JP2005228803A - 半導体装置およびその製造方法 - Google Patents

Abstract

【課題】 エッチングによるポリイミド膜のパターンサイズの減少を抑止すると共に、加工によって素子特性を変化させる恐れのない半導体装置およびその製造方法を提供する。
【解決手段】 半導体基板２上にポリイミドをスピンコートにより堆積し、ポリイミド膜１を形成する。続いて、ＣＶＤによりポリイミド膜１の上にＳｉＯ_２を堆積してＳｉＯ_２膜３を形成する。ＳｉＯ_２膜３をパターニングし、ＳｉＯ_２膜３をマスクとして、Ｏ_２を用いたプラズマ４によりポリイミド膜１のドライエッチングを行う。ポリイミド膜１を含む半導体基板２上に薄いＳｉＯ_２膜をＣＶＤにより堆積し、さらにその上に、ヒータの材料となる導電性膜５を真空蒸着法またはスパッタ法により堆積する。この導電性膜５をドライエッチングによりパターニングすると所望の構造が得られる。
【選択図】 図１

Description

この発明は、導波路型光スイッチの駆動回路などに用いられる薄膜ヒータを備えた半導体装置の製造方法に関し、特に薄膜ヒータと半導体基板との間に断熱層を設けた半導体装置およびその製造方法に関する。

微小領域を加熱する用途で用いられる発熱素子として薄膜ヒータが提案されている。薄膜ヒータは、例えば熱によって光路の切替を行う導波路型光スイッチの駆動回路などに応用される。このような薄膜ヒータを備えた半導体装置は主に、シリコンなどの半導体基板と、半導体基板上の断熱層と、断熱層上に形成される薄膜ヒータとから構成される。半導体基板上には各種の素子が形成されており、それらの素子を熱から保護するために上記の断熱層が設けられている。この断熱層として、例えばポリイミドが用いられる。ポリイミドは半導体基板との密着性が悪いため、ポリイミド層を半導体基板全体にわたって設けると、ポリイミドがはがれてしまうことがある。これを防ぐために、ポリイミド層をパターニングし、半導体基板との接着面積を小さくすることが行われている。

次に、従来の薄膜ヒータを備えた半導体装置の製造方法を以下で説明する。まず、シリコンなどの半導体基板上に断熱層となるポリイミドを堆積し、ポリイミド層の表面にレジストを塗布する。続いて従来のフォトリソグラフィー技術を用いてマスクパターンをレジスト表面に転写し、現像する。続いてレジストをマスクとし、ＴＭＡＨ（Ｔｅｔｒａｍｅｔｈｙｌａｍｍｏｎｉｕｍｈｙｄｒｏｘｉｄｅ：テトラメチルアンモニウムヒドロオキサイド）などを用いてポリイミドをエッチングする。エッチングによってパターニングされたポリイミドの上に薄膜ヒータとなる導電性材料を堆積する。この導電性材料による導電性膜をドライエッチングしてパターニングする。

断熱層として働くポリイミドは種類によって熱伝導率が異なり、熱伝導率の高いポリイミドを用いる場合には、所定の断熱性を得るために、ポリイミドを比較的厚く堆積することがある。図５はポリイミドを厚く堆積する場合のヒータ回路の製造方法を示す図である。まず、図５（ａ）のように、半導体基板２上にポリイミドを塗布し、ポリイミド膜１を形成する。このポリイミド膜１上にレジストを堆積し、フォトマスクを用いてレジスト表面にマスクパターンを転写、現像する。

続いてレジストをマスクとし、ＴＭＡＨなどを用いてポリイミドをエッチングすると、図５（ｂ）のようにサイドエッチングによってひさし状のポリイミド残滓６を含む形状が形成される。これは、ポリイミドとレジストとの密着性が良く、レジストと接触しているポリイミドのエッチングが抑制されるためである。図５（ｃ）のようにポリイミド膜１を含む半導体基板２の表面に対して、プラズマ４によるドライエッチングを行うと、同図（ｄ）のようにポリイミド残滓６が除去される。最後に導電性材料を堆積し導電性膜５を形成する。

なお、特許文献１には、ウェットエッチを用いないドライエッチングによる有機絶縁樹脂層の加工方法が記載されている。本方法は、アクリル系のレジストを用い、現像処理後に中性アルカリ金属塩水溶液中で含浸処理を行い、レジスト層の表面部にアルカリ金属を含浸させた後にドライエッチングを行う方法で、ドライエッチング時のレジストパターンの目減りを防ぎ、被エッチング層を所望の形状に製作することができる。
特開２０００−２４３７４１号公報

しかし、上述した従来の半導体装置の製造方法においては、以下の問題点があった。第一に、ポリイミドのパターニングをウェットエッチングにより行っていたため、レジストパターンの端部直下のポリイミドがエッチングされるサイドエッチングが生じ、これによりパターニング後のポリイミドの形状に寸法シフトが生じ、ポリイミドのパターンの寸法がマスクパターンの寸法よりも若干小さくなってしまうという問題点があった。したがって、最終的なポリイミドの形状を事前に予想してマスクを設計する手間があると共に、微細なパターンを設計することができないという問題があった。

第二に、ポリイミドを堆積し、ウェットエッチングを行うと、ポリイミドの種類や厚みによっては、上部に図５（ｃ）のようなひさし状のポリイミドが残ることがある。このひさしの上に導電性膜を堆積し、配線を形成すると、ひさしの端部に断線が生じるという問題点があった。これを避けるために、ポリイミドをあまり厚く堆積することができなかった。また、ポリイミドを厚く堆積してウェットエッチングを行った場合、ひさし状のポリイミドが残るので、このポリイミドを除去するためのドライエッチングが新たに必要となる。すると、このドライエッチングによりポリイミドの膜厚が減少してしまうという問題点があった。また、ドライエッチングを行っても、完全にひさし状のポリイミドを除去することができなかったり、空洞ができたりすることがあり、その上の配線に断線が生じることがあった。

また、特許文献１に記載された加工方法における問題点は、レジストの含浸処理に伴い、陽イオンがトランジスタ酸化膜に侵入し、素子特性を変化させる恐れがあることである。

本発明は、上述した問題点に鑑みてなされたものであって、エッチングによるポリイミド膜のパターンサイズの減少を抑止すると共に、加工によって素子特性を変化させる恐れのない半導体装置およびその製造方法を提供することを目的とする。

本発明は上記の課題を解決するためになされたもので、請求項１に記載の発明は、半導体基板上に断熱材料を堆積し、第１の層を形成する工程と、前記第１の層上に半導体材料の酸化物を堆積し、第２の層を形成する工程と、前記第２の層をエッチングする工程と、前記第２の層をマスクとして前記第１の層をドライエッチングによってエッチングする工程と、前記第２の層を除去し、前記半導体基板および前記第１の層上に導電性材料を堆積し、第３の層を形成する工程とを具備することを特徴とする半導体装置の製造方法である。

請求項２に記載の発明は、請求項１に記載の半導体装置の製造方法において、前記第２の層をマスクとして前記第１の層をドライエッチングによってエッチングする工程において、Ｏ_２プラズマを用いることを特徴とする。

請求項３に記載の発明は、請求項１または請求項２に記載の半導体装置の製造方法において、前記断熱材料は、熱抵抗が１．０×１０^−６〜３．０×１０^−５［ｍ^２Ｋ／Ｗ］の範囲内であるポリイミドであることを特徴とする。

請求項４に記載の発明は、半導体基板と、該半導体基板上に形成される断熱材料の第１の層と、前記半導体基板および前記第１の層上に形成された導電性材料の第２の層とを具備し、前記第１の層エッチング時に露出する前記第１の層の端面が平坦であることを特徴とする半導体装置である。

請求項５に記載の発明は、請求項４に記載の半導体装置において、前記断熱材料は、熱抵抗が１．０×１０^−６〜３．０×１０^−５［ｍ^２Ｋ／Ｗ］の範囲内であるポリイミドであることを特徴とする。

この発明によれば、断熱層となるポリイミド膜をドライエッチングによりエッチングするようにしたので、エッチングによるポリイミド膜のパターンサイズの減少を抑止すると共に、加工によって素子特性を変化させる恐れがないという効果が得られる。

以下、図面を参照し、この発明を実施するための最良の形態について説明する。図１は、この発明の一実施形態による半導体装置の製造方法を示す概略工程図である。図において、１は断熱層となるポリイミド膜、２はヒータ回路が形成される半導体基板、３はポリイミド膜１のエッチング時にマスクとなるＳｉＯ_２膜、４はプラズマ、５はヒータとなる導電性膜である。ポリイミド膜１は熱分解温度が６００℃のポリイミドである。なお、ポリイミド膜１として用いられるポリイミドの熱分解温度は３５０℃以上６５０℃以下であることが望ましい。

耐熱性のあるポリイミドを用いるのは、ＳｉＯ_２膜３を形成するために化学的気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）を行う際に、温度を例えば４００℃程度の高温まで上げるためである。なお、断熱層に用いる材料として本実施形態においてはポリイミドを用いているが、他の有機材料であって、半導体基板に対して付着性のよい材料であればポリイミドと同様に用いることができる。

次に、図１を用いて本実施形態による半導体装置の製造方法を説明する。まず、図１（ａ）のように半導体基板２上にポリイミドをスピンコートにより堆積し、ポリイミド膜１を形成する。なお、ポリイミド膜１の厚さは２００ｎｍ〜３０００ｎｍとすることが望ましい。続いて、ＣＶＤによりポリイミド膜１の上にＳｉＯ_２を堆積してＳｉＯ_２膜３を形成する。なお、ＳｉＯ_２膜３の厚さは５００〜１０００オングストロームとすることが望ましい。耐熱温度の高いポリイミドを用いるので、ＳｉＯ_２膜３を形成する過程において、ポリイミド膜１がダメージを受けることはない。堆積したＳｉＯ_２は稠密でひび割れのないものにでき、ＳｉＯ_２膜３をポリイミドのドライエッチングのマスクとすることができる。

続いてＳｉＯ_２膜３の上にレジストを塗布し、フォトマスクを用いてマスクパターンを転写、現像する。このＳｉＯ_２膜３の一部を、ＢＨＦ（バッファードフッ酸：Ｂｕｆｆｅｒｅｄ Ｈｙｄｒｏｇｅｎ Ｆｌｕｏｒｉｄｅ）等を用いたウェットエッチングによって除去する。このとき、ポリイミドはＢＨＦによってエッチングされることはない。酢酸ブチル等の有機溶剤を用いてレジストを除去すると図１（ｂ）のようにポリイミド膜１の上に部分的にＳｉＯ_２膜３が残る。なお、酢酸ブチルはポリイミドを侵すことはない。

続いて、このＳｉＯ_２膜３をマスクとし、Ｏ_２を用いたプラズマ４によりポリイミド膜１のドライエッチングを行う。この工程により、図１（ｃ）のようにポリイミドのパターンが形成される。ポリイミド膜１上のＳｉＯ_２膜３をＢＨＦ等のウェットエッチングによって除去すると、ＳｉＯ_２膜３で覆われていた箇所にポリイミド膜１のパターンが残る（図１（ｄ））。このポリイミド膜１の断面の形状は台形となる。

続いて、ポリイミド膜１を含む半導体基板２上に薄いＳｉＯ_２膜をＣＶＤにより堆積し、さらにその上に、ヒータの材料となる導電性膜５を真空蒸着法またはスパッタ法により堆積する（図１（ｅ））。この導電性膜５を再びレジストなどをマスクとしてドライエッチングによりパターニングすると所望の構造が得られる。このとき、ポリイミド膜１および半導体基板２は薄いＳｉＯ_２膜によって覆われているので、ドライエッチングによるダメージを受けない。

図２に、従来および本実施形態による製造方法によって製造された半導体装置の断面を示す模式図である。図２（ａ）は従来の製造方法によって製造された半導体装置の断面である。従来の半導体装置においては、ウェットエッチングによってエッチングしたポリイミド膜１の、ＳｉＯ_２膜３との接触面に突出部が生じている。なお、このＳｉＯ_２膜３はＳｉＯ_２膜３の上に形成される導電性膜のドライエッチング時にポリイミド膜１および半導体基板２がエッチングされないように保護するためのものである。

この突出部が形成されるのは、前述したとおり、ポリイミドとレジストとの密着性が良く、レジストと接触しているポリイミドのエッチングが抑制されるためである。このため、突出部の上に形成されたＳｉＯ_２膜３も突出した形状となり、この上に形成される導電性膜の配線は断線を生じやすい。図２（ｂ）は本実施形態による製造方法によって製造された半導体装置の断面である。ポリイミド膜１の、ＳｉＯ_２膜３と接触する面が平坦であるため、導電性膜の配線の断線は生じない。

なお、ポリイミドをウェットエッチングによってエッチングした場合には、エッチングがほぼ等方的に進むので、エッチング時に露出するポリイミドの端面は図２（ａ）のように曲面状となる。一方、ポリイミドをドライエッチングによってエッチングした場合には、エッチング速度が面方向によって異なる異方性エッチングとなるため、エッチング時に露出するポリイミドの端面は図２（ｂ）のようにほぼ平坦となる。

次に、ポリイミドの断熱性に係る計算結果を示す。図３は半導体基板の温度とポリイミドの熱抵抗との関係を求めるためのモデルである。図において７は薄膜ヒータとなる発熱体、８はポリイミド層、９は半導体基板、１０はヒートシンクである。また、以下の［数１］〜［数４］は上記の各層において成り立つ関係を表している。

［数１］および［数２］より以下の［数５］が得られる。

上式において、各記号の意味は以下のとおりである。
Ｐ：発熱体７の電力
Ｔ_Ｈ：発熱体７の温度
Ｓ：発熱体７の面積
Ｗ_ＰＩＸ［μｍ］：ポリイミド層８の厚み
Ｗ_ＳＩ［μｍ］：半導体基板９の厚み
Ｔ_ＳＩ［℃］：半導体基板９の温度
Ｔ_ＳＩＮＫ：ヒートシンク１０の温度
θ_ＰＩＸ［ｍ^２Ｋ／Ｗ］：ポリイミド層８の熱抵抗
λ_ＰＩＸ［Ｗ／ｍ・Ｋ］：ポリイミド層８の熱伝導率
θ_ＳＩ［ｍ^２Ｋ／Ｗ］：半導体基板９の熱抵抗
λ_ＳＩ＝１５０［Ｗ／ｍ・Ｋ］：半導体基板９の熱伝導率

図４は［数５］を用いて計算したポリイミド層８の熱抵抗θ_ＰＩＸと半導体基板９の温度Ｔ_ＳＩとの関係を表すグラフである。なお、［数５］におけるθ_ＳＩは［数４］より求められる。また、Ｔ_Ｈ、Ｗ_ＳＩ、およびＴ_ＳＩＮＫの各値については、実用上考え得る範囲としてそれぞれ、３００［℃］≦Ｔ_Ｈ≦４５０［℃］、１５０［μｍ］≦Ｗ_ＳＩ≦５５０［μｍ］および−１０［℃］≦Ｔ_ＳＩＮＫ≦４５［℃］とした。図４に示すように、計算結果は曲線ａおよび曲線ｂで囲まれる範囲（曲線ａおよび曲線ｂを含む）に収まる。

図４に示されているように、半導体基板９の温度を１５０℃（半導体の動作限界温度）とするためには、ポリイミド層８の熱抵抗が１．０×１０^−６ｍ^２Ｋ／Ｗ以上である必要がある。また、ポリイミド層８の熱抵抗の上限値は以下のようにして求まる。一般に入手可能なポリイミドの熱伝導率の下限は０．１０Ｗ／ｍ・Ｋであり、製造工程によって定まるポリイミド層８の厚みＷ_ＰＩＸの上限は３μｍである。したがって、［数３］よりポリイミド層８の熱抵抗の上限値は３．０×１０^−５ｍ^２Ｋ／Ｗとなる。以上から、ポリイミド層８として熱抵抗が１．０×１０^−６ｍ^２Ｋ／Ｗ以上、３．０×１０^−５ｍ^２Ｋ／Ｗ以下の範囲にあるポリイミドを用いることにより、半導体基板９の温度を半導体の動作限界温度以下とすることができる。

以上、図面を参照して本発明の実施形態について詳述してきたが、具体的な構成はこれらの実施の形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計変更等も含まれる。

本発明は、前述した導波路型光スイッチの駆動回路や、熱によって色や偏向が変わる液晶表示器の駆動回路の製造などに応用することができる。

この発明の一実施形態による半導体装置の製造方法を示す概略工程図である。 従来および本実施形態による半導体装置の製造方法によって製造されたポリイミド層の断面を示す模式図である。 半導体基板の温度とポリイミドの熱抵抗との関係を求めるためのモデルを示す参考図である。 ポリイミド層８の熱抵抗と半導体基板９の温度との関係を表すグラフである。 従来の半導体装置の製造方法を示す概略工程図である。

符号の説明

１・・・ポリイミド膜、２・・・半導体基板、３・・・ＳｉＯ_２膜、４・・・プラズマ、５・・・導電性膜、６・・・ポリイミド残滓、７・・・発熱体、８・・・ポリイミド層、９・・・半導体基板、１０・・・ヒートシンク。

Claims (5)

1. 半導体基板上に断熱材料を堆積し、第１の層を形成する工程と、
   前記第１の層上に半導体材料の酸化物を堆積し、第２の層を形成する工程と、
   前記第２の層をエッチングする工程と、
   前記第２の層をマスクとして前記第１の層をドライエッチングによってエッチングする工程と、
   前記第２の層を除去し、前記半導体基板および前記第１の層上に導電性材料を堆積し、第３の層を形成する工程と、
   を具備することを特徴とする半導体装置の製造方法。
2. 前記第２の層をマスクとして前記第１の層をドライエッチングによってエッチングする工程において、Ｏ_２プラズマを用いることを特徴とする請求項１に記載の半導体装置の製造方法。
3. 前記断熱材料は、熱抵抗が１．０×１０^−６〜３．０×１０^−５［ｍ^２Ｋ／Ｗ］の範囲内であるポリイミドであることを特徴とする請求項１または請求項２に記載の半導体装置の製造方法。
4. 半導体基板と、
   該半導体基板上に形成される断熱材料の第１の層と、
   前記半導体基板および前記第１の層上に形成された導電性材料の第２の層と、
   を具備し、
   前記第１の層エッチング時に露出する前記第１の層の端面が平坦である
   ことを特徴とする半導体装置。
5. 前記断熱材料は、熱抵抗が１．０×１０^−６〜３．０×１０^−５［ｍ^２Ｋ／Ｗ］の範囲内であるポリイミドであることを特徴とする請求項４に記載の半導体装置。
   
   

Images