JP2008053272A - 薄膜素子の製造方法 - Google Patents
薄膜素子の製造方法 Download PDFInfo
- Publication number
- JP2008053272A JP2008053272A JP2006225187A JP2006225187A JP2008053272A JP 2008053272 A JP2008053272 A JP 2008053272A JP 2006225187 A JP2006225187 A JP 2006225187A JP 2006225187 A JP2006225187 A JP 2006225187A JP 2008053272 A JP2008053272 A JP 2008053272A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- mask layer
- substrate
- opening
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】2回の蒸着作業で薄膜素子を製造し、かつマスク層の直下ではなくマスク層の開口部にギャップを配することも可能な薄膜素子の製造方法を提供する。
【解決手段】開口部を有するマスク層を用いた、半導体または半金属の薄膜を有する薄膜素子の製造方法であり、前記マスク層面に垂直な軸に対して第1の角度方向から、前記開口部を介して基板上に電極材料を蒸着する第1の蒸着工程と、前記軸と前記第1の角度方向とがなす2次元平面において、第2の角度方向から前記開口部を介して薄膜材料を前記基板上に蒸着する第2の蒸着工程とを有する。
【選択図】図5
【解決手段】開口部を有するマスク層を用いた、半導体または半金属の薄膜を有する薄膜素子の製造方法であり、前記マスク層面に垂直な軸に対して第1の角度方向から、前記開口部を介して基板上に電極材料を蒸着する第1の蒸着工程と、前記軸と前記第1の角度方向とがなす2次元平面において、第2の角度方向から前記開口部を介して薄膜材料を前記基板上に蒸着する第2の蒸着工程とを有する。
【選択図】図5
Description
本発明は、薄膜素子の製造方法に関するものである。
薄膜素子は、液晶機器などの電子機器の重要な部品である。特に、有機薄膜は安価で大面積の薄膜形成に適しているため、近年注目を集めている。しかし、これら薄膜材料は高い生産性を示す反面、環境の影響を受けて劣化する場合があり、エッチング処理などの加工が一律に行えない面もある。このため、薄膜へのダメージを極力抑え、かつ迅速簡便に測定評価できる薄膜素子の製造方法が必要である。
例えば、薄膜素子を作製する従来の方法として、非特許文献1に記載されているように、基板上の所定の距離hに設けられた幅Lのマスク層を用いて、図1に示すようにこのマスク層を介して斜め方向(角度θ1)に薄膜材料を蒸着し、次に垂直方向に電極材料を蒸着して薄膜素子を作製する方法がある。
この方法によれば、基板から離れた位置に固定されたマスク層を挟んで二方向から基板に薄膜材料を斜め蒸着するため、マスク層の直下に切れ目なく薄膜を形成できる。マスクの幅Lに応じて蒸着角度を調整する必要があるが、ある程度自由にLを設定することも可能である。
特願2005−327238号明細書
I.Yagi et al., "Alignment-Free Top Contact Formation for Organic Thin Film Transistors", Japanese Journal of Applied Physics, Vol.44,L479-L481(2005).
G.J.Dolan, "Offset masks for lift-off photoprocessing", Applied Physics Letters, Vol31,No.5,pp.337-339(1977).
この方法によれば、基板から離れた位置に固定されたマスク層を挟んで二方向から基板に薄膜材料を斜め蒸着するため、マスク層の直下に切れ目なく薄膜を形成できる。マスクの幅Lに応じて蒸着角度を調整する必要があるが、ある程度自由にLを設定することも可能である。
しかしながら、従来の方法は薄膜素子を作製可能ではあるが、薄膜と電極の形成に3回の蒸着が必要であるため、簡便性に欠ける上、薄膜の上に電極を蒸着するため、薄膜材料が繊細な場合、薄膜へのダメージが無視できなくなる場合もある。
薄膜材料を最後に蒸着することで薄膜へのダメージを抑え、かつマスクの寸法よりも小さい電極ギャップ(以後、単にギャップと呼ぶ)を提供する手法も提案されている(特許文献1参照)。この手法はマスク層の真上からチャネル領域を観察できる特徴も有するが、この手法でも電極と薄膜の形成に計3回の蒸着を要することには変わりはない。
薄膜材料を最後に蒸着することで薄膜へのダメージを抑え、かつマスクの寸法よりも小さい電極ギャップ(以後、単にギャップと呼ぶ)を提供する手法も提案されている(特許文献1参照)。この手法はマスク層の真上からチャネル領域を観察できる特徴も有するが、この手法でも電極と薄膜の形成に計3回の蒸着を要することには変わりはない。
異なる感光度を有する2種類のレジストをそれぞれ支持層とマスク層として用い、斜め蒸着によりギャップを作製する初期の例は、1977年に報告されている(非特許文献2参照)。この手法においてもマスクパターンの寸法よりも小さいギャップを作製できる。
しかしこの手法でも、ギャップがマスク直下に形成され、蒸着直後にギャップを直接観察することや、別種の材料をギャップに蒸着することなどは困難である。ギャップを露出させるために蒸着後にレジストとレジスト上に付着した電極材料を除去することは可能ではあるが、除去には手間がかかり、除去に際してレジスト材料や電極材料が電極や基板を汚染する可能性がある。
しかしこの手法でも、ギャップがマスク直下に形成され、蒸着直後にギャップを直接観察することや、別種の材料をギャップに蒸着することなどは困難である。ギャップを露出させるために蒸着後にレジストとレジスト上に付着した電極材料を除去することは可能ではあるが、除去には手間がかかり、除去に際してレジスト材料や電極材料が電極や基板を汚染する可能性がある。
本発明は、このような事情に鑑みてなされたものであり、2回の蒸着作業で薄膜素子を製造し、かつマスク層の直下ではなくマスク層の開口部にギャップを配することも可能な薄膜素子の製造方法を提供することを目的とする。
本発明の薄膜素子の製造方法は、開口部を有するマスク層を用いた、半導体または半金属の薄膜を有する薄膜素子の製造方法であり、前記マスク層面に垂直な軸に対して第1の角度方向から、前記開口部を介して基板上に電極材料を蒸着する第1の蒸着工程と、前記軸と前記第1の角度方向とがなす2次元平面において、第2の角度方向から前記開口部を介して薄膜材料を前記基板上に蒸着する第2の蒸着工程とを有することを特徴とする。
本発明の薄膜素子の製造方法は、開口部を有するマスク層を用いた、半導体または半金属の薄膜を有する薄膜素子の製造方法であり、前記マスク層面に垂直な軸に対して第1の角度方向から、前記開口部を介して基板上に薄膜材料を蒸着する第1の蒸着工程と、前記軸と前記第1の角度方向とがなす2次元平面において、第2の角度方向から前記開口部を介して電極材料を前記基板上に蒸着する第2の蒸着工程とを有することを特徴とする。
本発明の薄膜素子の製造方法は、前記マスク層の形成工程が、前記基板上に支持層を形成する支持層形成工程と、該支持層上に前記マスク層を形成するマスク層形成工程と、該マスク層上にレジスト層を形成するレジスト層形成工程と、該レジスト層に開口パターンを形成する開口パターン形成工程と、前記開口パターンが形成された前記レジスト層をマスクとしてエッチングを行い、前記マスク層に前記開口部を形成する開口部形成工程と、少なくとも前記基板が露出するまで前記開口部から前記支持層のエッチングを行う支持層エッチング工程とを有することを特徴とする。
本発明の薄膜素子の製造方法は、前記マスク層の形成工程が、前記基板上に第1のレジストにより支持層を形成する支持層形成工程と、該支持層上に、第2のレジストにより前記マスク層を形成するマスク層形成工程と、前記支持層及び前記マスク層に対して露光によって前記開口部を形成する露光工程と、前記マスク層に前記開口部からの追加現像により、少なくとも前記基板の表面が露出するよう前記支持層を除去する現像工程とを有し、前記第1のレジストと第2のレジストとがポジレジストであり、第2のレジストが第1のレジストに比較して高感度であることを特徴とする。
本発明の薄膜素子の製造方法は、前記基板が絶縁体であることを特徴とする。
本発明の薄膜素子の製造方法は、前記基板が表面に絶縁膜を有する導電性基板であることを特徴とする。
本発明の薄膜素子の製造方法は、前記第1の角度方向がθ1、前記第2の角度方向がθ2、前記マスク層と前記基板の表面との距離がh、前記マスク層の有する隣り合う前記開口部同士の間隔がLである場合に、h・tanθ1+h・tanθ2>Lの条件式が満たされる事を特徴とする。
本発明の薄膜素子の製造方法は、h・tanθ1>|L|の条件式が満たされる事を特徴とする。
以上説明したように、本発明によれば2回のみの材料蒸着作業により薄膜素子を作製でき、電極と薄膜の蒸着が完了次第、すぐに薄膜素子の特性を評価できる。また蒸着角度を制御することでギャップを基板の真上から見てマスク層の開口部に配することが可能となり、マスク層を加工することなくギャップを顕微鏡等で観察することができ、外部からの光制御などで、ギャップ内の薄膜の導電性などを制御可能である。このような簡便な製造方法により、取り扱いが容易な薄膜トランジスタ等を実現できる。
以下に本発明の一実施形態について説明する。
図2は、本発明の蒸着およびエッチングのプロセスである(薄膜および電極材料の作製は除く)。また、図4は製造のフローを示すフローチャートである。図2のプロセスについて、図4のフローチャートを参照しながら以下に説明する。
図2(a)のように基板1a(絶縁体とする)上に、支持層2とマスク層3とレジスト層4とをこの順に堆積する(図4;ステップS1からS3)。堆積方法は限定せず、蒸着、スピンコートなど各材料に適した堆積方法でよい。マスク層3の厚みは、容易に変形しない程度に厚く、後の電極材料の蒸着の障害にならない程度に薄い必要があり、通常は支持層2の厚さの1/5〜1/10程度とする。支持層2の厚さは、最終的に必要な電極8の寸法に応じて決める。支持層2は、マスク層3を基板1から離れた位置に固定するためのもので、マスク層3は基板表面から支持層2の厚み相当の高さ(基板1a表面とマスク層3との距離h)に固定される。
図2は、本発明の蒸着およびエッチングのプロセスである(薄膜および電極材料の作製は除く)。また、図4は製造のフローを示すフローチャートである。図2のプロセスについて、図4のフローチャートを参照しながら以下に説明する。
図2(a)のように基板1a(絶縁体とする)上に、支持層2とマスク層3とレジスト層4とをこの順に堆積する(図4;ステップS1からS3)。堆積方法は限定せず、蒸着、スピンコートなど各材料に適した堆積方法でよい。マスク層3の厚みは、容易に変形しない程度に厚く、後の電極材料の蒸着の障害にならない程度に薄い必要があり、通常は支持層2の厚さの1/5〜1/10程度とする。支持層2の厚さは、最終的に必要な電極8の寸法に応じて決める。支持層2は、マスク層3を基板1から離れた位置に固定するためのもので、マスク層3は基板表面から支持層2の厚み相当の高さ(基板1a表面とマスク層3との距離h)に固定される。
次に、リソグラフィによりレジストに開口部の開口パターンを形成後(図2(b)、図4;ステップS4)、上記レジストをマスクとしてそのパターンに沿ってマスク層3をエッチングして開口部を形成する(図2(c)、図4;ステップS5)。エッチングの手法に制限はないが、通常は異方性がある反応性イオンエッチングを用いる。マスク層3のエッチング後、開口部近傍の支持層2を基板表面が露出するまで開口部から等方的にエッチングする(図2(d)、図4;ステップS6)。ここでマスク層3の材料は、支持層2の材料を等方的にエッチングするエッチャントに対して、エッチングにおける選択比が高い(エッチング速度が相対的に低い)ものが望ましい。
基板1の材料を特に指定しない。二端子の薄膜素子の場合、基板1は薄膜材料と電極材料とを均一に蒸着できる絶縁体基板1aであれば何でも良い。一方、基板1をゲート電極に用いる三端子の薄膜素子を作製する場合、基板1として、表面に酸化膜や酸窒化膜などの絶縁膜1cを有する導電性基板1bが望ましい。通常は上記絶縁膜を有するSi(シリコン)基板を用いる。
基板が導電性を有し、その表面に絶縁膜1cを形成する場合は、図4のステップS1の前に導電性基板1bの表面に絶縁膜1cを形成する作業(図4;ステップS0)を行う。絶縁膜1cの形成方法は基板の熱酸化、基板表面への絶縁材料の蒸着など、必要に応じた手法を用いて良い。絶縁膜1c形成後の基本プロセスは、絶縁体基板を用いた場合と同様である。図3は導電性基板表面への絶縁膜形成を含む、本発明の蒸着およびエッチングのプロセスである。図4は図2、3の製造フローを示すフローチャートである。
支持層2はエッチングが容易な絶縁体が望ましい。例えば、支持層2がテトラエトキシシラン(TEOS)を原料とするSiO2の場合、希フッ酸によりマスク層3の開口部から支持層2が等方的にエッチングされるので本発明に適した素材である。TEOS-SiO2の形成方法は通常用いられる方法である。支持層2であるSiO2は、減圧CVD(化学的気相堆積;Chemical Vapor Deposition)法を用い、650〜750℃、20〜40Paの分圧でTEOSを熱分解してSiO2を生成し、基板1上に堆積することで形成される。TEOSから生成したSiO2は、基板1上に平坦性よく均一に堆積するため、平坦化の必要はない。
また、マスク層3は基板1と主成分が同じ素材が望ましい。例えば基板1がSiの場合、マスク層3に多結晶Siを用いると良い。
また、マスク層3は基板1と主成分が同じ素材が望ましい。例えば基板1がSiの場合、マスク層3に多結晶Siを用いると良い。
また、上述した製造方法に対し、従来どおりに支持層2とマスク層3とを異なる2種類のレジストに置き換え、それぞれをリソグラフィ工程により加工するようにしてもよい(非特許文献2参照)。具体的には、この製造方法は、基板1上にレジストにより支持層2を形成する支持層形成工程と、支持層2上に、レジストによりマスク層3を形成するマスク層形成工程と、支持層2及びマスク層3に対して露光によって開口部を形成する露光工程と、マスク層3に開口部からの追加現像により、少なくとも基板1の表面が露出するよう支持層2を除去する現像工程とからなる。
ただしこの場合でも、支持層2に使用するレジストはマスク層3に使用するレジストとは混合せず、現像に際しては等方的に除去されるレジスト材料がよい。レジストとしては、制御性の観点からポジ型を選択し、支持層2に用いるレジストはマスク層3に用いるレジストに比較して、フォトリソグラフィにおける投射光に対し感光性が高い(レジスト内部で光が散乱しやすい材料を含む等)ものを用い、より広範囲に感光の効果があるものが望ましい。
図5(a)は、それぞれサイズの異なる第1の開口部5と第2の開口部6とを有する長方形のマスクパターンを真上から見た模式図である。第1の開口部5と第2の開口部6とは、ともに電極8及び、電極8と外部端子とを接続する電極パッドが一体化したパターンを基板1上に形成する。
電極8は、第1の角度θ1方向による第1回目蒸着により形成され、薄膜7は第2の角度θ2の方向から第2回目蒸着により形成される(図4;ステップS7)。
また、図5(b)は上記図5(a)及び図5(c)における線分A-A’における線示断面図であり、電極形状と電極材料および薄膜材料の蒸着工程を示す。
電極8は、第1の角度θ1方向による第1回目蒸着により形成され、薄膜7は第2の角度θ2の方向から第2回目蒸着により形成される(図4;ステップS7)。
また、図5(b)は上記図5(a)及び図5(c)における線分A-A’における線示断面図であり、電極形状と電極材料および薄膜材料の蒸着工程を示す。
例えば、図5(a)の例では第1の開口部5と第2の開口部6の幅はそれぞれw1、w2である。上記の寸法を有するマスク層3が支持層2により、基板1表面から高さhの位置に固定されている。図5(b)では、基板1における垂直面(基板表面に垂直な軸と第1の角度方向と第2の角度方向とがなす2次元平面)において、第1の角度θ1の方向から電極材料を斜め蒸着し、続いて逆方向の第2の角度θ2から薄膜材料を斜め蒸着する。ここで電極材料の蒸着条件は、上記の蒸着方向以外は特に限定しない。しかし断線を防ぐため、電極材料は薄膜材料よりも厚みが薄い方が望ましい。最終的に薄膜素子として有効なチャネル幅Wはw2(ただしw1>w2)、チャネル長はLとなる。
しかしながら、図5(b)の例において、薄膜材料が電極8間に堆積するためには、マスクパターンの寸法(隣り合う開口部同士の間隔L)とマスク層3の固定位置hと蒸着角度θ1、θ2とは以下の条件式を満たす必要がある。
h・tanθ1+h・tanθ2>L 式(1)
また、ギャップをマスク層の開口部に配するためには、式(1)に加えて以下の条件式も満たす必要がある。
h・tanθ1>|L| 式(2)
h・tanθ1+h・tanθ2>L 式(1)
また、ギャップをマスク層の開口部に配するためには、式(1)に加えて以下の条件式も満たす必要がある。
h・tanθ1>|L| 式(2)
図6は図5(a)と同じマスクパターンと寸法を有するマスク層3を用いて、図5の例とは逆に、薄膜材料を初めに蒸着し、次に電極材料を蒸着(図4;ステップS7)した模式図である。図6(b)の例では、薄膜材料を角度θ2で蒸着し、次に逆方向の第2の角度θ1から電極材料を蒸着する。図6(b)においては、図5(b)の条件とは逆に、電極材料は薄膜材料よりも厚い方が望ましい。この場合でも、薄膜材料が電極8間に堆積し、かつマスク層3の開口部からチャネルの観察を可能にするには前述の式(1)、(2)を満たす必要がある。
本実施形態において、薄膜の蒸着方向以外は特に限定しない。通常の蒸着の他にECRスパッタなどを用いてもよい。蒸着する電極の材料は蒸着可能なものなら特に制限はなく、通常はPt、Cr、Ti、Au、Cu、Co、Agなどが用いられる。
本発明において、マスク層3のパターンは長方形に限らず、任意のパターンを用いてよい。また、式(1)、(2)を満たせば、第2の蒸着方向が第1の蒸着方向と順方向(θ1とθ2とが異符号)にしてもよい。通常はθ1=45°、θ2=0°、またはその逆が適当である。
図7(a)は、長方形の第1の開口部5(幅w1)及び第2の開口部6(幅w2<w1)が開口部線分A-A’に対して対称に向かい合っているマスク層3の一部を真上から見た模式図である。図7(a)のように開口部がw1>w2の場合、蒸着方向が図7(a)の面内で多少回転しても、薄膜素子として有効なチャネル幅W(=w2)に定まる。
また、図7(b)のように第1の開口部5及び第2の開口部6を線分A-A’に対してずらし、チャネル幅W(<w2)を得ることもできる。様々なチャネル幅Wとチャネル長Lを得ることで、様々な電気的特性を有する薄膜素子を作製できる。
また、図7(b)のように第1の開口部5及び第2の開口部6を線分A-A’に対してずらし、チャネル幅W(<w2)を得ることもできる。様々なチャネル幅Wとチャネル長Lを得ることで、様々な電気的特性を有する薄膜素子を作製できる。
図5の手法で作製した薄膜素子は、電極8の上に薄膜7が堆積しているため、電極8と探針や接続線との非導通が懸念される。しかし、非常に薄い薄膜7(数百ナノメートル以下の厚さ)の場合、探針や接続線は薄膜7を突き破り、大きな接触抵抗を有することなく電極材料に接することも有りうる。また、図5において、電極材料を蒸着後、電極8に接続線をボンディングしてから薄膜7を蒸着することも可能である。
<応用例>
以下に具体的な応用例を挙げて、本発明の用途について説明する。
図8は、表面に絶縁膜を有する導電性基板に図5(b)の要領で電極材料と薄膜膜材料を蒸着した、薄膜トランジスタ(TFT;Thin Film Transistor)の模式図である。第1の蒸着角度(θ1=45°)で金属材料を蒸着し、第2の蒸着角度(θ2=0°)で薄膜7を蒸着した。本応用例において、ギャップはマスク層3の開口部に形成される。ギャップの上に薄膜7が堆積しているため、ギャップそのものを明確に観察することはできないが、ギャップ部の薄膜7は凹型であるので、実質上はマスク層3の開口部を通してギャップ部を確認可能である。また、本応用例では、薄膜材料を素子作製の最終段階で蒸着するため、薄膜蒸着直後の素子の電気的特性を測定可能であり、とくに環境の変化に敏感な薄膜7の電気的特性を計測する上で有効である。しかも2回の蒸着作業で素子を作製できるため、素子作製から測定まで短時間で実行できる。
以下に具体的な応用例を挙げて、本発明の用途について説明する。
図8は、表面に絶縁膜を有する導電性基板に図5(b)の要領で電極材料と薄膜膜材料を蒸着した、薄膜トランジスタ(TFT;Thin Film Transistor)の模式図である。第1の蒸着角度(θ1=45°)で金属材料を蒸着し、第2の蒸着角度(θ2=0°)で薄膜7を蒸着した。本応用例において、ギャップはマスク層3の開口部に形成される。ギャップの上に薄膜7が堆積しているため、ギャップそのものを明確に観察することはできないが、ギャップ部の薄膜7は凹型であるので、実質上はマスク層3の開口部を通してギャップ部を確認可能である。また、本応用例では、薄膜材料を素子作製の最終段階で蒸着するため、薄膜蒸着直後の素子の電気的特性を測定可能であり、とくに環境の変化に敏感な薄膜7の電気的特性を計測する上で有効である。しかも2回の蒸着作業で素子を作製できるため、素子作製から測定まで短時間で実行できる。
図9は、電極と接続線との電気的接触をより確実にするため、電極材料蒸着後、ワイヤボンディングにより電極と接続線を接続したTFTの模式図である。
図10は、表面に絶縁膜を有する導電性基板に図6(b)の要領で電極材料と薄膜材料を蒸着した、薄膜トランジスタ(TFT)の模式図である。角度θ2=45°で薄膜材料を蒸着し、角度θ1=0°で電極材料を蒸着した。本応用例において、ギャップはマスク層3の開口部に形成されるので、ギャップを直接観察可能である。薄膜材料が環境の変化などに対して十分な耐久性を有する場合には、この製造方法でTFTの作製と測定ができる。
ここで、Si基板を例にTFTの作製方法について簡単に説明する。
A.支持層2をSiO2で形成する場合
図4のフローチャートのステップS0の工程として、絶縁膜1cの形成において導電性基板1b(Siとする)に熱酸化を行う。例えば、1000℃に加熱した熱処理の炉に導電性基板1bを入れて、酸素雰囲気下で導電性基板1b表面にSiO2を形成する。それから図4のフローチャートに従った処理を行い、薄膜素子の作製を行う。
また、ステップS6における支持層2のエッチングを行う際、TEOS-SiO2の支持層3とSiO2の絶縁膜1c(熱酸化膜)とのエッチング速度の違いを利用し、ゲート絶縁膜1cを所定の厚さに残す。もしくは、ゲート絶縁膜1cが残っていない場合は、導電性基板1bを再度熱処理し、ゲート絶縁膜1cを再形成する。
A.支持層2をSiO2で形成する場合
図4のフローチャートのステップS0の工程として、絶縁膜1cの形成において導電性基板1b(Siとする)に熱酸化を行う。例えば、1000℃に加熱した熱処理の炉に導電性基板1bを入れて、酸素雰囲気下で導電性基板1b表面にSiO2を形成する。それから図4のフローチャートに従った処理を行い、薄膜素子の作製を行う。
また、ステップS6における支持層2のエッチングを行う際、TEOS-SiO2の支持層3とSiO2の絶縁膜1c(熱酸化膜)とのエッチング速度の違いを利用し、ゲート絶縁膜1cを所定の厚さに残す。もしくは、ゲート絶縁膜1cが残っていない場合は、導電性基板1bを再度熱処理し、ゲート絶縁膜1cを再形成する。
B.支持層2をレジストで形成する場合
支持層2を形成する前の工程として、導電性基板1b(Siとする)の熱酸化を行い、例えば、1000℃に加熱した熱処理の炉に導電性基板1bを入れて、酸素雰囲気下で導電性基板1bの表面にSiO2を形成する。そしてゲート酸化膜1c上に支持層2とマスク層3とを順次形成して、レジストの支持層2及びマスク層3による電極と薄膜の形成を行う。
支持層2を形成する前の工程として、導電性基板1b(Siとする)の熱酸化を行い、例えば、1000℃に加熱した熱処理の炉に導電性基板1bを入れて、酸素雰囲気下で導電性基板1bの表面にSiO2を形成する。そしてゲート酸化膜1c上に支持層2とマスク層3とを順次形成して、レジストの支持層2及びマスク層3による電極と薄膜の形成を行う。
1a 絶縁性基板
1b 導電性基板
1c 絶縁膜
2 支持層
3 マスク層
4 レジスト層
5 第1の開口部
6 第2の開口部
7 薄膜
8 電極
9 ボンディング部
10 外部接続ワイヤ
1b 導電性基板
1c 絶縁膜
2 支持層
3 マスク層
4 レジスト層
5 第1の開口部
6 第2の開口部
7 薄膜
8 電極
9 ボンディング部
10 外部接続ワイヤ
Claims (8)
- 開口部を有するマスク層を用いた、半導体または半金属の薄膜を有する薄膜素子の製造方法であり、
前記マスク層面に垂直な軸に対して第1の角度方向から、前記開口部を介して基板上に電極材料を蒸着する第1の蒸着工程と、
前記軸と前記第1の角度方向とがなす2次元平面において、第2の角度方向から前記開口部を介して薄膜材料を前記基板上に蒸着する第2の蒸着工程と
を有することを特徴とする薄膜素子の製造方法。 - 開口部を有するマスク層を用いた、半導体または半金属の薄膜を有する薄膜素子の製造方法であり、
前記マスク層面に垂直な軸に対して第1の角度方向から、前記開口部を介して基板上に薄膜材料を蒸着する第1の蒸着工程と、
前記軸と前記第1の角度方向とがなす2次元平面において、第2の角度方向から前記開口部を介して電極材料を前記基板上に蒸着する第2の蒸着工程と
を有することを特徴とする薄膜素子の製造方法。 - 前記マスク層の形成工程が、
前記基板上に支持層を形成する支持層形成工程と、
該支持層上に前記マスク層を形成するマスク層形成工程と、
該マスク層上にレジスト層を形成するレジスト層形成工程と、
該レジスト層に開口パターンを形成する開口パターン形成工程と、
前記開口パターンが形成された前記レジスト層をマスクとしてエッチングを行い、前記マスク層に前記開口部を形成する開口部形成工程と、
少なくとも前記基板が露出するまで前記開口部から前記支持層のエッチングを行う支持層エッチング工程と
を有することを特徴とする請求項1または請求項2に記載の薄膜素子の製造方法。 - 前記マスク層の形成工程が、
前記基板上に第1のレジストにより支持層を形成する支持層形成工程と、
該支持層上に、第2のレジストにより前記マスク層を形成するマスク層形成工程と、
前記支持層及び前記マスク層に対して露光によって前記開口部を形成する露光工程と、
前記マスク層に前記開口部からの追加現像により、少なくとも前記基板の表面が露出するよう前記支持層を除去する現像工程と
を有し、
前記第1のレジストと第2のレジストとがポジレジストであり、第2のレジストが第1のレジストに比較して高感度であることを特徴とする請求項1または請求項2に記載の薄膜素子の製造方法。 - 前記基板が絶縁体であることを特徴とする請求項1または請求項2に記載の薄膜素子の製造方法。
- 前記基板が表面に絶縁膜を有する導電性基板であることを特徴とする請求項1または請求項2に記載の薄膜素子の製造方法。
- 前記第1の角度方向がθ1、前記第2の角度方向がθ2、前記マスク層と前記基板の表面との距離がh、前記マスク層の有する隣り合う前記開口部同士の間隔がLである場合に、
h・tanθ1+h・tanθ2>L
の条件式が満たされる事を特徴とする請求項1ないし6の何れか1項に記載の薄膜素子の製造方法。 - h・tanθ1>|L|
の条件式が満たされる事を特徴とする請求項7に記載の薄膜素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006225187A JP2008053272A (ja) | 2006-08-22 | 2006-08-22 | 薄膜素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006225187A JP2008053272A (ja) | 2006-08-22 | 2006-08-22 | 薄膜素子の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008053272A true JP2008053272A (ja) | 2008-03-06 |
Family
ID=39237072
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006225187A Pending JP2008053272A (ja) | 2006-08-22 | 2006-08-22 | 薄膜素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008053272A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016088216A1 (ja) * | 2014-12-03 | 2016-06-09 | パイオニア株式会社 | 光学フィルターの製造方法 |
-
2006
- 2006-08-22 JP JP2006225187A patent/JP2008053272A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016088216A1 (ja) * | 2014-12-03 | 2016-06-09 | パイオニア株式会社 | 光学フィルターの製造方法 |
JPWO2016088216A1 (ja) * | 2014-12-03 | 2017-08-24 | パイオニア株式会社 | 光学フィルターの製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9362364B2 (en) | Transfer-free batch fabrication of single layer graphene devices | |
TWI431781B (zh) | 製造薄膜電晶體元件的方法 | |
JP6092260B2 (ja) | アレイ基板の製造方法及びアレイ基板、ディスプレー | |
JP2008205469A (ja) | 薄膜トランジスタ及びその製造方法 | |
JP6437574B2 (ja) | 薄膜トランジスタおよびその製造方法、アレイ基板、並びに表示装置 | |
WO2015165174A1 (zh) | 一种薄膜晶体管及其制作方法、显示基板、显示装置 | |
WO2018113214A1 (zh) | 薄膜晶体管及其制作方法、显示基板、显示装置 | |
JP2008171989A (ja) | 電界効果型トランジスタ及びその製造方法 | |
US9614101B2 (en) | Array substrate and method for manufacturing the same | |
WO2017202115A1 (zh) | 薄膜晶体管及其制作方法、衬底基板及显示装置 | |
WO2017118096A1 (zh) | 显示基板及其制作方法、显示装置 | |
US20160315201A1 (en) | Display device | |
JP5117906B2 (ja) | ナノワイヤトランジスタおよびその製造方法 | |
US20180069022A1 (en) | Thin-film transistor and method of fabricating the same | |
WO2017024718A1 (zh) | 薄膜晶体管的制作方法和阵列基板的制作方法 | |
WO2019210776A1 (zh) | 阵列基板、显示装置、薄膜晶体管及阵列基板的制作方法 | |
JP2008053272A (ja) | 薄膜素子の製造方法 | |
US9147607B1 (en) | Method of fabricating ultra short gate length thin film transistors using optical lithography | |
JP2008171990A (ja) | 電界効果型トランジスタとその製造方法 | |
US9082794B1 (en) | Metal oxide thin film transistor fabrication method | |
TWI520347B (zh) | 氧化物半導體薄膜電晶體及其製造方法 | |
JP5857659B2 (ja) | 半導体素子の製造方法 | |
JP4101130B2 (ja) | 半導体装置の製造方法 | |
WO2020133808A1 (zh) | 阵列基板及其制作方法 | |
JPH07321091A (ja) | エッチング方法及び配線形成方法 |