JPS6111468B2 - - Google Patents
Info
- Publication number
- JPS6111468B2 JPS6111468B2 JP7193378A JP7193378A JPS6111468B2 JP S6111468 B2 JPS6111468 B2 JP S6111468B2 JP 7193378 A JP7193378 A JP 7193378A JP 7193378 A JP7193378 A JP 7193378A JP S6111468 B2 JPS6111468 B2 JP S6111468B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- hole
- sio
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 18
- 238000009792 diffusion process Methods 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 14
- 229920002120 photoresistant polymer Polymers 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 13
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 239000012535 impurity Substances 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 239000007788 liquid Substances 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 238000000151 deposition Methods 0.000 claims 1
- 239000010408 film Substances 0.000 description 101
- 229910004298 SiO 2 Inorganic materials 0.000 description 31
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000010410 layer Substances 0.000 description 5
- 230000007797 corrosion Effects 0.000 description 4
- 238000005260 corrosion Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910001413 alkali metal ion Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Landscapes
- Weting (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に関し、特に拡
散素子電極窓部の開孔方法に関するものである。
散素子電極窓部の開孔方法に関するものである。
半導体基板に不純物拡散素子電極を形成させる
場合、不純物の高温拡散と絶縁膜の開孔処理とに
より達成できるものである。通常、半導体基板に
シリコンを用いた時、拡散用絶縁膜としてSiO2
膜を用い、且つ、表面のアルカリ金属イオン付着
防止用にSi3N4膜を併設する。しかしながら、
SiO2膜とSi3N4膜が主面絶縁膜となる場合、その
開孔処理段階において障害が生ずる。例えば、拡
散時に形成したSiO2膜上へSi3N4膜を重ねて付着
（気相成長法、スパツタ法等を用いる）させて
後、所定領域の膜を連続開孔させると、Si3N4膜
下のSiO2膜が側面方向に過腐食されて該Si3N4膜
の突き出し部が生ずる。該構造になると、開孔さ
れた拡散素子電極に接して金属膜を付着して回路
配線を形成させた時、前記Si3N4膜の突き出し部
にはばまれて下部のSiO2膜の側面に空洞領域が
できると共に該窓部側面での金属膜の段切れを生
じて回路動作信号の伝播の役に立たなくなる。
場合、不純物の高温拡散と絶縁膜の開孔処理とに
より達成できるものである。通常、半導体基板に
シリコンを用いた時、拡散用絶縁膜としてSiO2
膜を用い、且つ、表面のアルカリ金属イオン付着
防止用にSi3N4膜を併設する。しかしながら、
SiO2膜とSi3N4膜が主面絶縁膜となる場合、その
開孔処理段階において障害が生ずる。例えば、拡
散時に形成したSiO2膜上へSi3N4膜を重ねて付着
（気相成長法、スパツタ法等を用いる）させて
後、所定領域の膜を連続開孔させると、Si3N4膜
下のSiO2膜が側面方向に過腐食されて該Si3N4膜
の突き出し部が生ずる。該構造になると、開孔さ
れた拡散素子電極に接して金属膜を付着して回路
配線を形成させた時、前記Si3N4膜の突き出し部
にはばまれて下部のSiO2膜の側面に空洞領域が
できると共に該窓部側面での金属膜の段切れを生
じて回路動作信号の伝播の役に立たなくなる。
本発明の目的は上記の欠点を除去し、Si3N4膜
を有する絶縁膜開孔処理において、該Si3N4膜の
突き出し部を形成させない。すなわちSiO2膜と
Si3N4膜の開孔部が同一側面を成すようにするた
めの製造方法を提供することにある。
を有する絶縁膜開孔処理において、該Si3N4膜の
突き出し部を形成させない。すなわちSiO2膜と
Si3N4膜の開孔部が同一側面を成すようにするた
めの製造方法を提供することにある。
本発明は、不純物拡散素子領域を形成した半導
体基板の一主面にシリコン酸化膜とシリコン窒化
膜の組合せで成る積層絶縁膜を被覆する工程と、
所定領域に付着させた第１のホトレジスト膜をマ
スクにして上記積層絶縁膜を腐食開孔して半導体
基板面を露出させる工程と、熱酸化法により該開
孔窓部内の露出した半導体基板面のみを酸化して
薄い酸化膜を形成させる工程と、第２のホトレジ
スト膜をマスクにして前記開孔窓部内に突き出し
ているシリコン窒化膜を腐食除去する工程と、し
かる後、前記薄い酸化膜を除去して積層絶縁膜の
開孔窓部内側面が一様な窓部を完成させる工程
と、該開孔窓に接して金属膜を配線施設する工程
とを含む半導体装置の製造方法である。
体基板の一主面にシリコン酸化膜とシリコン窒化
膜の組合せで成る積層絶縁膜を被覆する工程と、
所定領域に付着させた第１のホトレジスト膜をマ
スクにして上記積層絶縁膜を腐食開孔して半導体
基板面を露出させる工程と、熱酸化法により該開
孔窓部内の露出した半導体基板面のみを酸化して
薄い酸化膜を形成させる工程と、第２のホトレジ
スト膜をマスクにして前記開孔窓部内に突き出し
ているシリコン窒化膜を腐食除去する工程と、し
かる後、前記薄い酸化膜を除去して積層絶縁膜の
開孔窓部内側面が一様な窓部を完成させる工程
と、該開孔窓に接して金属膜を配線施設する工程
とを含む半導体装置の製造方法である。
本発明によると、半導体基板上のSiO2膜と
Si3N4膜の積層膜に対して開孔窓部を設ける時、
該Si3N4膜とSiO2膜の窓部側面を同一面にするた
め、従来のような該Si3N4膜下のSiO2膜の側面過
剰腐食によるSi3N4膜の突き出し部がないため
に、金属膜を配線施設した時の断線不良が解消で
き、半導体装置の信号伝播特性を良好に維持させ
ることができる。
Si3N4膜の積層膜に対して開孔窓部を設ける時、
該Si3N4膜とSiO2膜の窓部側面を同一面にするた
め、従来のような該Si3N4膜下のSiO2膜の側面過
剰腐食によるSi3N4膜の突き出し部がないため
に、金属膜を配線施設した時の断線不良が解消で
き、半導体装置の信号伝播特性を良好に維持させ
ることができる。
次に本発明について図面を参照して説明する。
尚、説明の都合上、半導体基板上の一つの不純物
拡散素子領域を用いて示した。
尚、説明の都合上、半導体基板上の一つの不純物
拡散素子領域を用いて示した。
第１図〜第８図は本発明の一実施例の半導体装
置の製造方法を示した断面図であり、シリコン基
板１と不純物拡散素子領域２とSiO2膜３を有す
る半導体基板において、該主面にSi3N4膜４と
SiO2膜５をSiH4ガス系の化学反応を利用した気
相成長法又はターゲツト材料から直接にスパツタ
する方法等で被膜形成し、ホトレジスト膜６ａを
パターン化して次工程のマスクとさせる（第１
図）。
置の製造方法を示した断面図であり、シリコン基
板１と不純物拡散素子領域２とSiO2膜３を有す
る半導体基板において、該主面にSi3N4膜４と
SiO2膜５をSiH4ガス系の化学反応を利用した気
相成長法又はターゲツト材料から直接にスパツタ
する方法等で被膜形成し、ホトレジスト膜６ａを
パターン化して次工程のマスクとさせる（第１
図）。
次に該ホトレジスト膜６をマスクにして前記
SiO2膜５とSi3N4膜４を連続腐食する。例えば、
公知技術のHF系腐食液でSiO2膜５、H3PO4系腐
食液でSi3N4膜４を腐食加工しても良く、CF4系
ガスプラズマ処理にしてSiO2膜５とSi3N4膜４を
腐食加工しても良い。いずれも両者相互間で腐食
速度差を有しているため、最下層のSiO2膜３を
残した状態で加工処理を停止できる（第２図）。
SiO2膜５とSi3N4膜４を連続腐食する。例えば、
公知技術のHF系腐食液でSiO2膜５、H3PO4系腐
食液でSi3N4膜４を腐食加工しても良く、CF4系
ガスプラズマ処理にしてSiO2膜５とSi3N4膜４を
腐食加工しても良い。いずれも両者相互間で腐食
速度差を有しているため、最下層のSiO2膜３を
残した状態で加工処理を停止できる（第２図）。
続いて、ホトレジスト膜６ａを除去後、最上層
のSiO2膜５をHF系液で除去してSi3N4膜４が表面
に出るようにすると同時に、露出している最下層
SiO2膜３を同時に腐食除去して、該積層絶縁膜
の開孔部を設ける。この時最下層SiO2膜３は側
面方向に腐食進行しているSi3N4膜４の突き出し
部７が形成される（第３図）。
のSiO2膜５をHF系液で除去してSi3N4膜４が表面
に出るようにすると同時に、露出している最下層
SiO2膜３を同時に腐食除去して、該積層絶縁膜
の開孔部を設ける。この時最下層SiO2膜３は側
面方向に腐食進行しているSi3N4膜４の突き出し
部７が形成される（第３図）。
次に前記Si3N4膜の突き出し部７を除去するた
めの工程に入る。即ち、開孔部の露出シリコン面
に対して、熱酸化処理を行つてSiO2膜８を形成
する。この場合、例えば拡散素子領域に影響にな
い800〜900℃の低温度でO2又はスチーム雰囲気
で20〜30分間処理するとSiO2膜８は200〜300Å
の膜厚に成長する。一方、Si3N4膜４の表面SiO2
膜が形成されないのでそのままの状態が維持され
る（第４図）。
めの工程に入る。即ち、開孔部の露出シリコン面
に対して、熱酸化処理を行つてSiO2膜８を形成
する。この場合、例えば拡散素子領域に影響にな
い800〜900℃の低温度でO2又はスチーム雰囲気
で20〜30分間処理するとSiO2膜８は200〜300Å
の膜厚に成長する。一方、Si3N4膜４の表面SiO2
膜が形成されないのでそのままの状態が維持され
る（第４図）。
次に、別のマスクパターンを用いてホトレジス
ト膜６ｂを設け、この時、前記Si3N4膜４の突き
出し部７が該ホトレジスト膜６ｂから露出するよ
うにパターン加工する（第５図）。
ト膜６ｂを設け、この時、前記Si3N4膜４の突き
出し部７が該ホトレジスト膜６ｂから露出するよ
うにパターン加工する（第５図）。
続いて、前記ホトレジスト膜６ｂをマスクにし
てSi3N4膜の突き出し部７をCF4のガスプラズマ
にて腐食処理して除去し、開孔部側面において、
Si3N4膜４とSiO2膜３の端部が同一面を有する構
造にさせ、その後ホトレジスト膜を除去する。該
開孔部のシリコン面に在る薄いSiO2膜はSi3N4膜
除去時のバリヤ膜となる（第６図）。
てSi3N4膜の突き出し部７をCF4のガスプラズマ
にて腐食処理して除去し、開孔部側面において、
Si3N4膜４とSiO2膜３の端部が同一面を有する構
造にさせ、その後ホトレジスト膜を除去する。該
開孔部のシリコン面に在る薄いSiO2膜はSi3N4膜
除去時のバリヤ膜となる（第６図）。
更に、開孔部のSiO2膜８をHF濃度の低い処理
液で除去する（第７図）。この時、該SiO2膜が
200〜300Åの薄い膜であり、且つ、処理液のHF
濃度が低いため、開孔部周辺のSiO2膜３の側面
腐食進行は押えられる。上記状態で拡散素子領域
の積層絶縁膜の開孔処理を終え、ここに接してＡ
膜９を真空蒸着とホトレジスト膜マスクによる
処理法で回路配線として施設し、半導体装置を完
成する（第８図）。
液で除去する（第７図）。この時、該SiO2膜が
200〜300Åの薄い膜であり、且つ、処理液のHF
濃度が低いため、開孔部周辺のSiO2膜３の側面
腐食進行は押えられる。上記状態で拡散素子領域
の積層絶縁膜の開孔処理を終え、ここに接してＡ
膜９を真空蒸着とホトレジスト膜マスクによる
処理法で回路配線として施設し、半導体装置を完
成する（第８図）。
尚、ここでは拡散素子領域と接する第１層Ａ
膜配線として示したが、更に層間絶縁膜を処理し
て多層構造にしてもさしつかえなく、要はシリコ
ン基板上の異種材料絶縁膜の開孔処理に際して開
孔窓部内側面が同一面を有する構造にさせる方法
を提供することを特徴にしたものである。
膜配線として示したが、更に層間絶縁膜を処理し
て多層構造にしてもさしつかえなく、要はシリコ
ン基板上の異種材料絶縁膜の開孔処理に際して開
孔窓部内側面が同一面を有する構造にさせる方法
を提供することを特徴にしたものである。
上記実施例によると、Si3N4膜下のSiO2膜即
ち、不純物拡散時のマスク用SiO2膜が該Si3N4膜
パターン加工時に窓部側面方向へ過腐食されて
Si3N4膜の突き出し部が生じても、該突き出し部
を選択的に除去され得るために該開孔窓部内側面
が同一面になり、従来のようなSi3N4膜の突き出
し部によるＡ膜配線した時の断線不良を解消
し、回路動作特性の安定した半導体装置を得るこ
とができる。
ち、不純物拡散時のマスク用SiO2膜が該Si3N4膜
パターン加工時に窓部側面方向へ過腐食されて
Si3N4膜の突き出し部が生じても、該突き出し部
を選択的に除去され得るために該開孔窓部内側面
が同一面になり、従来のようなSi3N4膜の突き出
し部によるＡ膜配線した時の断線不良を解消
し、回路動作特性の安定した半導体装置を得るこ
とができる。
第１図〜第８図は本発明の一実施例の半導体装
置の製造方法を示した断面図である。 １……シリコン基板、２……不純物拡散素子領
域、３……SiO2膜、４……Si3N4膜、５……SiO2
膜、６ａ，６ｂ……ホトレジスト膜、７……
Si3N4膜の開孔部内突き出し部、８……開孔部内
シリコン基板上のSiO2膜、９……Ａ膜。
置の製造方法を示した断面図である。 １……シリコン基板、２……不純物拡散素子領
域、３……SiO2膜、４……Si3N4膜、５……SiO2
膜、６ａ，６ｂ……ホトレジスト膜、７……
Si3N4膜の開孔部内突き出し部、８……開孔部内
シリコン基板上のSiO2膜、９……Ａ膜。
Claims (1)
- １ 不純物拡散素子領域を形成した半導体基板の
一主面に第１のシリコン酸化膜、シリコン窒化膜
および第２のシリコン酸化膜の組合せで成る積層
絶縁膜を被覆する工程と、所定領域に付着させた
第１のホトレジスト膜をマスクにして上記積層絶
縁膜の上方の該第２のシリコン酸化膜および該シ
リコン窒化膜を腐食し、該下方の第１のシリコン
酸化膜に達する開孔を形成する工程と、残余せる
該第２のシリコン酸化膜HF系液で除去すると同
時に該開孔下の該第１のシリコン酸化膜を除去し
て該半導体基板表面に達する貫通孔を形成この際
該貫通孔内に該シリコン窒化膜の一部が突き出し
ている形状とする工程と、熱酸化法により該貫通
孔内の露出した半導体基板面のみを酸化して薄い
酸化膜を形成させる工程と、第１のホトレジスト
膜をマスクにして前記貫通孔内に突き出している
シリコン窒化膜をガスプラズマにより腐食除去す
る工程と、しかる後、前記薄い酸化膜を除去して
積層絶縁膜の貫通孔内側面が一様な窓部を完成さ
せる工程と、該貫通孔に接して金属膜を配線施設
する工程とを含む半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7193378A JPS54162490A (en) | 1978-06-13 | 1978-06-13 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7193378A JPS54162490A (en) | 1978-06-13 | 1978-06-13 | Manufacture of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54162490A JPS54162490A (en) | 1979-12-24 |
| JPS6111468B2 true JPS6111468B2 (ja) | 1986-04-03 |
Family
ID=13474804
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7193378A Granted JPS54162490A (en) | 1978-06-13 | 1978-06-13 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS54162490A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58137215A (ja) * | 1982-02-08 | 1983-08-15 | Sanyo Electric Co Ltd | 半導体装置の絶縁膜のエツチング方法 |
| US4591547A (en) * | 1982-10-20 | 1986-05-27 | General Instrument Corporation | Dual layer positive photoresist process and devices |
| JPS59178732A (ja) * | 1983-03-29 | 1984-10-11 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1978
- 1978-06-13 JP JP7193378A patent/JPS54162490A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54162490A (en) | 1979-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4292156A (en) | Method of manufacturing semiconductor devices | |
| US5915198A (en) | Contact process using taper contact etching and polycide step | |
| JPS6111468B2 (ja) | ||
| JPH0653334A (ja) | 半導体装置の製造方法 | |
| JP3170458B2 (ja) | 微細半導体素子のコンタクトホールの形成方法 | |
| JP3323264B2 (ja) | 半導体装置の製造方法 | |
| JP2678049B2 (ja) | 半導体装置の洗浄方法 | |
| JP2623633B2 (ja) | 半導体装置の製造方法 | |
| JPH0451050B2 (ja) | ||
| JPH03150864A (ja) | 半導体装置の製造方法 | |
| JPS59144151A (ja) | 半導体装置の製造方法 | |
| JPH0589662A (ja) | 半導体装置の製造方法 | |
| JPH08236475A (ja) | コンタクト窓の形成方法 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPH065585A (ja) | 半導体装置の製造方法 | |
| JPH0358531B2 (ja) | ||
| JPS6249735B2 (ja) | ||
| JPS6249736B2 (ja) | ||
| JPH05308068A (ja) | 半導体装置の製造方法 | |
| JPS596560A (ja) | 半導体装置の製造方法 | |
| JPH028451B2 (ja) | ||
| JPH03259527A (ja) | 半導体装置の製造方法 | |
| JPS58155A (ja) | 半導体装置の製造方法 | |
| JPH0521616A (ja) | 半導体の製造方法 | |
| JPH07142710A (ja) | 半導体装置の製造方法 |