JP2000286519A - エッジ搭載が可能な集積回路パッケージ - Google Patents

エッジ搭載が可能な集積回路パッケージ

Info

Publication number
JP2000286519A
JP2000286519A JP2000067100A JP2000067100A JP2000286519A JP 2000286519 A JP2000286519 A JP 2000286519A JP 2000067100 A JP2000067100 A JP 2000067100A JP 2000067100 A JP2000067100 A JP 2000067100A JP 2000286519 A JP2000286519 A JP 2000286519A
Authority
JP
Japan
Prior art keywords
region
edge
coating layer
conductive coating
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000067100A
Other languages
English (en)
Inventor
Robert J Roessler
ジョセフ ルースラー ロバート
Jr William L Woods
ロンゾ ウッズ ジュニア ウィリアム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nokia of America Corp
Original Assignee
Lucent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lucent Technologies Inc filed Critical Lucent Technologies Inc
Publication of JP2000286519A publication Critical patent/JP2000286519A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/366—Assembling printed circuits with other printed circuits substantially perpendicularly to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09181—Notches in edge pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10568—Integral adaptations of a component or an auxiliary PCB for mounting, e.g. integral spacer element
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/167—Using mechanical means for positioning, alignment or registration, e.g. using rod-in-hole alignment
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】 エッジ搭載が可能な集積回路パッケージを提
供する。 【解決手段】 エッジ搭載が可能な集積回路パッケージ
は、主表面１１１，１１２と、ほぼ平面状のエッジ１１
５とを有する基板１１０と、主表面の一部の上に配置さ
れた第１領域１２１と、平面状エッジの一部の上に配置
された第２領域１２２とを有する導電コーティング層と
を有し、前記第２領域１２２はほぼ平面状で、前記第２
領域１２２は、隣接するプリント回路基板（ＰＷＢ）１
３０にリフローはんだ付けされることを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電子部品の搭載技
術に関し、特に、エッジ搭載可能な集積回路、ＩＣパッ
ケージと、このＩＣパッケージをプリント回路基板（pr
inted wiring board：ＰＷＢ）への搭載方法に関する。
【０００２】
【従来の技術】電子産業界は、小さなスペースとより複
雑な電子組立体への顧客のニーズおよび商業上のニーズ
により成長し発達しつつある。真空管から集積回路への
変換に伴い、主要シャーシ上の個々の手動による有線素
子から、その上に集積回路組立体が載ったプリント回路
基板（ＰＷＢ）の組立体へと電子業界は移り変わってい
る。電子技術の初期の時代には、ほとんどすべての電子
部品は、シャーシの下側に配線されたワイヤーにより相
互接続されていた。トランジスタが、そしてその後は集
積回路が幅広く用いられるにつれて、シャーシの指定領
域上に主要な電子機能部品を、グループ分けすることが
可能となった。
【０００３】ある種の機能部品を、より小さなＰＷＢ、
あるいは「ドータ（娘）ボード」に移すことが可能にな
ったときには、このシャーシは、「マザー（母親）ボー
ド」となる。本明細書において、「マザーボード」と
「ドーターボード」は、コンピュータアプリケーション
に限定されるわけではなく一般的に機能するＰＷＢを具
備する電子デバイスを含む。
【０００４】ＰＷＢ組立体は、２つの平行な主表面を有
する、平坦で四角形のパッケージと、この主表面に直交
する複数の小さな表面すなわちエッジを有する。この主
表面と小さな表面は、主表面の表面領域が小さな表面の
表面領域よりも大きくなるよう設計される。
【０００５】本明細書においては、マザーボードは水平
方向に搭載されるものを、一方ドーターボードは水平方
向あるいは垂直方向に搭載されるものを指す。マザーボ
ードが垂直方向となるようなアプリケーションも存在す
る。水平方向の搭載により、マザーボードとドーターボ
ードの主表面は並列となる。垂直方向の搭載は、ドータ
ーボードの主表面はマザーボードの主表面に直交する。
また、垂直方向の搭載により設計者は、マザーボードの
より少ない領域に、より多くの電子部品を実装すること
ができ、これにより電子部品の全体の設置表面積を低減
できる。
【０００６】かくして、ＰＷＢ副組立体／ドーターボー
ドをマザーボードに取り付け、電気的に接続する手段が
きわめて重要である。モデム、ビデオカード、ディスク
ドライブコントローラ等の取り外し可能な機能用のドー
ターボードを相互接続することは、中心から０．１イン
チ離れた摩擦接触接点を有するエッジカードコネクタに
より行われる。しかし、ある種のドーターボードの機能
を有する副組立体は、電子部品の全体機能にとって必須
のものであり、そのためマザーボードに永久接続する必
要がある。
【０００７】従来、永久に搭載されたシングルインライ
ンパッケージ（single in-line packages：ＳＩＰ）
は、プラグコネクタ、あるいはエッジカードコネクタの
いずれかによりマザーボードに電気的に接続される。こ
のコネクタは、マザーボードにリフローはんだ付けされ
るものである。
【０００８】別の構成例として、ドーターボードとマザ
ーボード間の電気的接続は、これらのボードが電気的接
続無しに機械的に結合されたときに、ワイヤーにより行
うようにしてもよい。当然のことながら、プラグコネク
タ、エッジカードコネクタ、ワイヤー接続は、組立体全
体の複雑性および製造コストを上げることになる。これ
ら両方の技術は、高価で組立時に望ましくないインダク
タンスを起こさせる不利な点がある。
【０００９】
【発明が解決しようとする課題】本発明の目的は、イン
ダクタンスと、スペースと、製造コストを最小にするた
めに、集積回路パッケージをプリント回路基板に取り付
ける方法、およびエッジ搭載可能な集積回路パッケージ
を提供することである。
【００１０】
【課題を解決するための手段】本発明の一実施例によれ
ば、本発明は請求項１に記載した特徴を有する。
【００１１】そのため、本発明によれば、従来のエッジ
コネクタとワイヤボンドを必要とせず、基板はＰＷＢに
エッジの上で直接結合できる。本発明は、基板のエッジ
に導電性コーティングを形成することにより行われ、こ
れは基板をＰＷＢに結合する際の従来のはんだリフロー
プロセスで用いることができる。
【００１２】本発明の一実施例によれば、本発明は請求
項２に記載した特徴を有する。
【００１３】かくして、１つのエッジは、複数の領域
（端子）を収納できる。本発明の一実施例によれば、本
発明は請求項３に記載した特徴を有する。これにより、
導電性コーティング層が、平面上のエッジの長さ方向に
沿って直列に配置される。各導電性コーティング層は、
それぞれの隣接する主表面にルーティングされ、パッケ
ージが有することのできる端子の数が倍となる。当然の
ことながらタンデム（直列）の配置は、必ずしも必要な
ものではない。
【００１４】本発明の一実施例によれば、本発明は請求
項４に記載した特徴を有する。しかし、この導電性コー
ティングを収納できる他の従来のおよび後で発見される
基板材料も本発明の範囲内に含まれる。
【００１５】本発明の一実施例によれば、本発明は請求
項５に記載した特徴を有する。かくしてコーティング層
は、主表面に沿ってあるいはその下に電流を流させるよ
うな従来の表面あるいは層間トレースの一部を形成する
あるいはそれに接続される。
【００１６】本発明の一実施例によれば、本発明は請求
項６に記載した特徴を有する。さらに、本発明の一実施
例によれば、本発明は請求項７に記載した特徴を有す
る。
【００１７】本発明の一実施例によれば、この開口は、
基板の厚さ以上の直径を有する回転ツールにより形成さ
れる。この開口を用いて、基板を束ねてこの基板をリフ
ローはんだ中のＰＷＢに摩擦で固着できる。
【００１８】本発明の一実施例によれば、本発明は請求
項８に記載した特徴を有する。このノッチにより導電性
コーティング層を有する平面上のエッジは、このコーテ
ィング層がＰＷＢに接触するように立ち上がっている。
これは、ＰＷＢが完全に平面状態ではない場合に有効で
ある。
【００１９】
【発明の実施の形態】図１において、エッジ搭載可能な
集積回路パッケージ１００は、基板１１０と導電性コー
ティング層１２０とを有する。この実施例においては、
基板１１０は、レジンを含浸させたガラスファイバから
構成されるが、他の類似の材料を用いてもよい。基板１
１０は、２つの平行な主表面１１１、１１２と、この主
表面１１１、１１２に直交する平面状の平面状エッジ１
１５を有する。この導電性コーティング層１２０は、主
表面１１１の一部の上に配置された、第１主表面コンポ
ーネントすなわち第１領域１２１と、平面状エッジ１１
５上に配置されたエッジコンポーネントすなわち第２領
域１２２とを有する。第１領域１２１と第２領域１２２
は導電性を維持するために接触している。第１領域１２
１には、導電性トレース１１７が接続されて、導電性コ
ーティング層１２０から基板１１０に搭載された電子部
品１４０への電流パスが形成される。導電性コーティン
グ層１２０と導電性トレース１１７を基板１１０の上に
形成するプロセスは公知である。第２領域１２２は、マ
ザーボード１３０の表面１３２上の導電性領域１３１に
隣接して示されている。当然のことながら、複数の表面
１３２、１３４、１２５は、特定のアプリケーションに
より基板１１０の上に形成して、対応する導電性領域１
３３、１３４、１３５に適合してもよい。
【００２０】本発明の一実施例においては、エッジ搭載
可能な集積回路パッケージ１００はさらに、平面状エッ
ジ１１５内に配置された第１ノッチ１１３、第２ノッチ
１１４を有してもよい。この第１ノッチ１１３は、導電
性コーティング層１２０の第１エッジ１２６に近接して
配置され、第２ノッチ１１４は、導電性コーティング層
１２０の第２エッジ１２７に近接して配置される。第２
領域１２２と導電性領域１３１の間の接触が、平面状エ
ッジ１１５にノッチを形成することにより確保される。
【００２１】本発明の他の実施例においては、基板１１
０は、平面状エッジ１１５から突出した第１突起部１４
１、第２突起部１４２をさらに有する。いかなる数の突
出部を設けることも可能である。第１突起部１４１、第
２突起部１４２は、マザーボード１３０内の対応する第
１開口１３６、第２開口１３７に係合する。本発明の一
実施例においては、第１開口１３６、第２開口１３７
は、第１突起部１４１、第２突起部１４２が対応する第
１開口１３６、第２開口１３７に挿入された際に、基板
１１０上に曲げモーメント１１８ａ、曲げモーメント１
１８ｂをかけるようなオフセットした（ずれた）周囲１
３８、１３９を有する。この曲げモーメント１１８ａ、
１１８ｂにより、第２領域１２２を導電性領域１３１に
リフローはんだ付けを行う間、基板１１０がマザーボー
ド１３０と適正に整合するように保持する。
【００２２】電気的接続を行うためにエッジ搭載可能な
集積回路パッケージ１００は、第１突起部１４１、第２
突起部１４２を第１開口１３６、第２開口１３７に係合
することにより、マザーボード１３０に機械的に搭載さ
れる。エッジ搭載可能な集積回路パッケージ１００とマ
ザーボード１３０は、第２領域１２２と導電性領域１３
１との間で電気的接続が形成されるような従来方法によ
りリフローはんだ付けされる。このリフローはんだ付け
技術は、当業者に公知である。
【００２３】次に図２には、図１の導電性コーティング
層１２０の２つの他の実施例が示されている。この実施
例においては、エッジ搭載可能な集積回路パッケージ２
００は、基板２１０と第１導電性コーティング層２２０
と第２導電性コーティング層２３０とを有する。この第
１導電性コーティング層２２０は、第１導電性表面素子
２２１と第２導電性表面素子２２２と共通導電性エッジ
コンポーネント２２３とを有する。第１導電性表面素子
２２１は、基板２１０の部分の上に配置され、一方第２
導電性表面素子２２２は、第２主表面２１２の部分の上
に配置されている。第１導電性表面素子２２１と第２導
電性表面素子２２２は、共通導電性エッジコンポーネン
ト２２３を共有する。この実施例においては、図１の導
電性トレース１１７に類似する電気的トレース（図示せ
ず）は、必要により第１主表面２１１、第２主表面２１
２の両方の上に形成してもよい。共通導電性エッジコン
ポーネント２２３は、適合する導電性領域２６０の近傍
に示されている。
【００２４】本発明の他の実施例においては、第２導電
性コーティング層２３０は、第１主表面２１１と第２主
表面２１２のそれぞれの上に、第２導電性表面素子２３
１、２３２を有する。しかしこの実施例においては、２
つのエッジコンポーネント２３３、２３４が形成されて
いる。エッジコンポーネント２３３、２３４は、基板２
１０のエッジ２１５の幅の半分以下の部分にのびてい
る。かくして、エッジコンポーネント２３３、２３４
は、マザーボード２４０の上のそれぞれ導電性領域２３
５、２３６とともに、リフローはんだにより同時に接続
されている。
【００２５】本発明の他の実施例においては、交互に設
けられた第１開口２３８、第２開口２３９は、長方形を
しており、基板２１０の厚さ２１４より若干小さな幅２
２４に切られている。かくして、第１開口２３８、第２
開口２３９と、第１突起部２４１、第２突起部２４２と
の間の摩擦力により、エッジ搭載可能な集積回路パッケ
ージ２００をリフローはんだ処理の間確実にマザーボー
ド２４０に保持している。
【００２６】本発明の他の実施例においては、基板２１
０は、全長２０７の上に製造され、第１開口２３８、第
２開口２３９の間の全長２０７と２４３が組み合わされ
て、エッジ搭載可能な集積回路パッケージ２００がマザ
ーボード２４０に搭載された際に、エッジ搭載可能な集
積回路パッケージ２００の上に若干の圧縮力２５０を形
成する。この圧縮力２５０は、リフローはんだ処理の
間、エッジ搭載可能な集積回路パッケージ２００をマザ
ーボード２４０に適正に整合するように、かつ、共通導
電性エッジコンポーネント２２３を導電性領域２６０に
接触するように、かつエッジコンポーネント２３３、２
３４を対応する導電性領域２３５、２３６に接触するよ
うに保持する。
【００２７】次に図３において、共通導電性エッジコン
ポーネント２２３は、開口３１０を基板２１０に形成す
ることにより、基板２１０の上に形成される。第１導電
性表面素子２２１と、第２導電性表面素子２２２と、共
通導電性エッジコンポーネント２２３は同時にメッキに
より形成される。その後、過剰部分３２０は、エッジ２
１５と２１３、厚さ２１４を形成するカットライン３２
５に沿って、エッジ搭載可能な集積回路パッケージ２０
０から切り取られる。
【００２８】次に図４において、第２導電性コーティン
グ層２３０は、第２導電性表面素子２３１、２３２と、
２つのエッジコンポーネント２３３、２３４を有する。
この２つのエッジコンポーネント２３３、２３４は、基
板２１０のエッジ２１５に形成された切り溝４１０によ
り分離される。同図には、弓形の部分４２０、４３０を
有する第１ノッチ４１６、第２ノッチ４１７を有する基
板２１０のエッジ４１５が示されており、これにより、
エッジコンポーネント２３３、２３４は、若干のびて、
図２の導電性領域２３５、２３６と正接触するようにす
る。部分４２０、４３０の形状は、傾斜しているが、マ
ザーボード１３０のエッジ４１５、表面１３２の間に隙
間が提供できるように製造されている。
【図面の簡単な説明】
【図１】本発明により構成された、エッジ搭載可能な集
積回路パッケージの一実施例の等角投影図。
【図２】図１の導電性コーティング層１２０の２つの他
の実施例を表す図。
【図３】製造中の図２のエッジ搭載可能な集積回路パッ
ケージの展開図。
【図４】図２の第２実施例の拡大反転図。
【符号の説明】
１００ エッジ搭載可能な集積回路パッケージ １１０ 基板 １１１、１１２ 主表面 １１３ 第１ノッチ １１４ 第２ノッチ １１５ 平面状エッジ １１７ 導電性トレース １１８ 曲げモーメント １２０ 導電性コーティング層 １２１ 第１領域 １２２ 第２領域 １２３、１２４、１２５ 導電性コーティング層 １２６ 第１エッジ １２７ 第２エッジ １３０ マザーボード １３１ 導電性領域 １３２ 表面 １３３、１３４、１３５ 導電性領域 １３６ 第１開口 １３７ 第２開口 １３８、１３９ オフセット周囲 １４０ 電子部品 １４１ 第１突起部 １４２ 第２突起部 ２００ エッジ搭載可能な集積回路パッケージ ２１０ 基板 ２１１ 第１主表面 ２１２ 第２主表面 ２１４ 厚さ ２１５ エッジ ２２０ 第１導電性コーティング層 ２２１ 第１導電性表面素子 ２２２ 第２導電性表面素子 ２２３ 共通導電性エッジコンポーネント ２３０ 第２導電性コーティング層 ２３３、２３４ エッジコンポーネント ２３８ 第１開口 ２３９ 第２開口 ２４０ マザーボード ２４１ 第１突起部 ２４２ 第２突起部 ２４４ 幅 ２５０ 圧縮力 ２６０ 導電性領域 ３２０ 過剰材料 ３２５ カットライン ４１０ 切り溝 ４１５ エッジ ４１６ 第１ノッチ ４１７ 第２ノッチ ４２０、４３０ 部分
───────────────────────────────────────────────────── フロントページの続き (71)出願人 596077259 600 Ｍｏｕｎｔａｉｎ Ａｖｅｎｕｅ, Ｍｕｒｒａｙ Ｈｉｌｌ， Ｎｅｗ Ｊｅ ｒｓｅｙ 07974−0636Ｕ．Ｓ．Ａ. (72)発明者 ウィリアム ロンゾ ウッズ ジュニア アメリカ合衆国、75142 テキサス、カウ フマン、カウンティ ロード 133 9453

Claims (23)

    【特許請求の範囲】
  1. 【請求項１】 主表面（１１１，１１２）とほぼ平面状
    のエッジ（１１５）とを有する基板（１１０）と、 前記主表面（１１１，１１２）の一部の上に配置された
    第１領域（１２１）と、前記平面状エッジ（１１５）の
    一部の上に配置された第２領域（１２２）とを有する導
    電コーティング層とを有し、 前記第２領域（１２２）は、ほぼ平面状であり、 前記第２領域（１２２）は、プリント回路基板ＰＷＢ
    （１３０）にリフローはんだ付けされることを特徴とす
    るエッジ搭載が可能な集積回路パッケージ。
  2. 【請求項２】 前記主表面の第２部分の上に配置された
    第１領域と、前記平面状エッジの第２部分の上に配置さ
    れた第２領域とを有する第２導電性コーティング層をさ
    らに有し、 前記第２導電性コーティング層の第２領域は、平面状で
    あり、 前記第２導電性コーティング層の、第２領域は、前記プ
    リント回路基板に同時にリフローはんだ付けされること
    を特徴とする請求項１記載のパッケージ。
  3. 【請求項３】 前記第２領域の幅は、前記平面状エッジ
    の幅の半分以下であることを特徴とする請求項１記載の
    パッケージ。
  4. 【請求項４】 前記基板は、レジン含有のガラスファイ
    バ製であることを特徴とする請求項１記載のパッケー
    ジ。
  5. 【請求項５】 前記第１領域は、導電性トレース（１１
    ７）を含むことを特徴とする請求項１記載のパッケー
    ジ。
  6. 【請求項６】 前記平面状エッジから突出し、前記プリ
    ント回路基板内（１３０）の第１と第２の開口（１３
    ６，１３７）に係合する第１と第２の突起部（１４１，
    １４２）をさらに有することを特徴とする請求項１記載
    のパッケージ。
  7. 【請求項７】 前記プリント回路基板（１３０）をさら
    に有し、 前記第１と第２の開口（１３６，１３７）は、オフセッ
    トした周囲（１３８，１３９）を有し、これにより、前
    記第１と第２の突起部（１４１，１４２）が、前記対応
    する開口に係合したときに、前記基板に曲げモーメント
    （１１８）を加えることを特徴とする請求項６記載のパ
    ッケージ。
  8. 【請求項８】 前記平面状エッジ（１１５）は、第１と
    第２のノッチ（１１３，１１４）を有し、 前記第１ノッチ（１１３）は、前記導電性コーティング
    層の第１エッジ（１２６）に近接して形成され、 前記第２ノッチ（１１４）は、前記導電性コーティング
    層の第２エッジ（１２７）に近接して形成されることを
    特徴とする請求項１記載のパッケージ。
  9. 【請求項９】 （Ａ） 主表面とほぼ平面状のエッジと
    を有する基板を用意するステップと、 （Ｂ） 前記主表面の一部の上に配置された第１領域
    と、前記平面状エッジの一部の上に配置された第２領域
    とを有する導電コーティング層を形成するステップとを
    有し、 前記第２領域は、ほぼ平面状で、 前記第２領域は、隣接するプリント回路基板ＰＷＢにリ
    フローはんだ付けされることを特徴とするエッジ搭載が
    可能な集積回路パッケージの製造方法。
  10. 【請求項１０】 （Ｃ） 前記主表面の第２部分の上に
    配置された、第１領域と、前記平面状エッジの第２部分
    の上に配置された第２領域とを有する、第２導電性コー
    ティング層を形成するステップをさらに有し、 前記第２導電性コーティング層の第２領域は、平面状
    で、 前記第２導電性コーティング層の第２領域は、前記隣接
    するプリント回路基板に同時にリフローはんだ付けされ
    ることを特徴とする請求項９記載の方法。
  11. 【請求項１１】 前記第２領域の幅は、前記平面状エッ
    ジの幅の半分以下であることを特徴とする請求項９記載
    の方法。
  12. 【請求項１２】 前記基板は、レジン含有のガラスファ
    イバ製であることを特徴とする請求項９記載の方法。
  13. 【請求項１３】 前記（Ｂ）ステップは、 （Ｂ１） 前記基板に開口を形成するステップと、 （Ｂ２） 前記開口の内側表面を、前記導電性コーティ
    ング層でコーティングするステップと、 （Ｂ３） 前記開口の一部が、平面状エッジを形成する
    ように、前記基板を切断するステップと、を有すること
    を特徴とする請求項９記載の方法。
  14. 【請求項１４】 前記平面状エッジから突出し、前記回
    路基板内の第１と第２の開口に係合する第１と第２の突
    起部を形成するステップをさらに有することを特徴とす
    る請求項９記載の方法。
  15. 【請求項１５】 （Ｅ） 前記プリント回路基板と、パ
    ッケージとを結合するステップをさらに有し、 前記第１と第２の開口は、前記第１と第２の突起部が、
    前記開口に係合したときに、前記基板に曲げモーメント
    をかけるようにオフセット周囲を有することを特徴とす
    る請求項１４記載の方法。
  16. 【請求項１６】 （Ｆ） 前記平面状エッジに、第１と
    第２のノッチを形成するステップ、をさらに有し前記第
    １ノッチは前記導電性コーティング層の第１エッジ近傍
    に形成され、 前記第２ノッチは前記導電性コーティング層の第２エッ
    ジ近傍に形成されることを特徴とする請求項９記載の方
    法。
  17. 【請求項１７】 （Ａ） 主表面と平面状エッジと前記
    主表面の一部の上に形成された第１領域と前記平面状エ
    ッジの一部の上に形成された第２領域とを有する導電性
    コーティング層とを有する基板を用意するステップと、 （Ｂ） 前記第２領域を、前記プリント回路基板のボン
    ディングパッドと直接接触するよう配置するステップ
    と、 （Ｃ） 前記第２領域を、前記ボンディングパッドに、
    リフローはんだ付けするステップとを有することを特徴
    とするエッジ搭載可能な集積回路パッケージをプリント
    回路基板に搭載する方法。
  18. 【請求項１８】 前記パッケージは、前記主表面の第２
    部分の上に配置された、第１領域と、前記平面状エッジ
    の第２部分の上に配置された第２領域とを有する、第２
    導電性コーティング層をさらに有し、 （Ｄ）前記第２導電性コーティング層の第２領域を、前
    記隣接するプリント回路基板に、同時にリフローはんだ
    付けするステップをさらに有することを特徴とする請求
    項１７記載の方法。
  19. 【請求項１９】 前記第２領域の幅は、前記平面状エッ
    ジの幅の半分以下であることを特徴とする請求項１７記
    載の方法。
  20. 【請求項２０】 前記基板は、レジン含有のガラスファ
    イバ製であることを特徴とする請求項１７記載の方法。
  21. 【請求項２１】 前記第１領域は、導電性トレースを含
    むことを特徴とする請求項１７記載の方法。
  22. 【請求項２２】 （Ｅ） 前記平面状エッジから突出し
    た第１と第２の突起部を、前記プリント回路基板内の第
    １と第２の開口に係合させるステップをさらに有するこ
    とを特徴とする請求項１７記載の方法。
  23. 【請求項２３】 （Ｆ） 前記第１と第２の突起部が、
    前記対応する開口に係合したときに、前記基板に曲げモ
    ーメントを加えるステップをさらに有することを特徴と
    する請求項２２記載の方法。
JP2000067100A 1999-03-11 2000-03-10 エッジ搭載が可能な集積回路パッケージ Pending JP2000286519A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/266,531 US6246016B1 (en) 1999-03-11 1999-03-11 Edge-mountable integrated circuit package and method of attaching the same to a printed wiring board
US09/266531 1999-03-11

Publications (1)

Publication Number Publication Date
JP2000286519A true JP2000286519A (ja) 2000-10-13

Family

ID=23014955

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000067100A Pending JP2000286519A (ja) 1999-03-11 2000-03-10 エッジ搭載が可能な集積回路パッケージ

Country Status (3)

Country Link
US (1) US6246016B1 (ja)
EP (1) EP1035759A3 (ja)
JP (1) JP2000286519A (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2374734A (en) * 2001-04-20 2002-10-23 3Com Corp Printed circuit board with dual purpose profile
EP1384320B1 (en) * 2001-05-03 2015-03-04 Thomson Licensing Method and apparatus for reducing electromagnetic radiation
US6709989B2 (en) 2001-06-21 2004-03-23 Motorola, Inc. Method for fabricating a semiconductor structure including a metal oxide interface with silicon
US20030015134A1 (en) * 2001-07-18 2003-01-23 Motorola, Inc. Semiconductor structure for edge mounting applications and process for fabrication
US6693298B2 (en) 2001-07-20 2004-02-17 Motorola, Inc. Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same
US6806202B2 (en) 2002-12-03 2004-10-19 Motorola, Inc. Method of removing silicon oxide from a surface of a substrate
US6893271B2 (en) * 2003-10-08 2005-05-17 Ingersoll-Rand Company Circuit board assembly, main and connector boards, and connector pins for same
US6986671B2 (en) * 2004-04-22 2006-01-17 Molex Incorporated Board mounted electrical connector assembly
JP2006324326A (ja) * 2005-05-17 2006-11-30 Elpida Memory Inc 半導体装置
JP2011049216A (ja) * 2009-08-25 2011-03-10 Elpida Memory Inc 回路基板及びこれを備える半導体装置、メモリモジュール、メモリシステム、並びに、回路基板の製造方法
US8344842B1 (en) 2010-01-20 2013-01-01 Vlt, Inc. Vertical PCB surface mount inductors and power converters
US8897032B2 (en) * 2011-05-24 2014-11-25 Xirrus, Inc. Surface mount antenna contacts
GB2494919B (en) * 2011-09-23 2015-06-17 Control Tech Ltd Method for connecting printed circuit boards.
US20130335931A1 (en) * 2012-06-15 2013-12-19 Delphi Technologies, Inc. Surface mount interconnection system for modular circuit board and method
TWI456379B (zh) * 2012-07-23 2014-10-11 Chicony Power Tech Co Ltd 電源系統及其組合式電源裝置
WO2015177060A1 (en) * 2014-05-22 2015-11-26 Koninklijke Philips N.V. Printed circuit board arrangement and method for mounting a product to a main printed circuit board
FR3034573A1 (fr) * 2015-04-03 2016-10-07 St Microelectronics Tours Sas Connecteur electrique
US10163687B2 (en) * 2015-05-22 2018-12-25 Qualcomm Incorporated System, apparatus, and method for embedding a 3D component with an interconnect structure
US10098241B2 (en) 2015-10-23 2018-10-09 International Business Machines Corporation Printed circuit board with edge soldering for high-density packages and assemblies
JP6451655B2 (ja) * 2016-01-15 2019-01-16 株式会社村田製作所 複合電子部品
WO2018136736A1 (en) * 2017-01-20 2018-07-26 Fci Usa Llc Compact card edge connector
US10398025B2 (en) * 2017-11-09 2019-08-27 International Business Machines Corporation Peripheral end face attachment of exposed copper layers of a first printed circuit board to the surface of a second printed circuit board by surface mount assembly
US10321564B2 (en) 2017-11-09 2019-06-11 International Business Machines Corporation Solder assembly of pins to the peripheral end face of a printed circuit board
US10587060B2 (en) 2017-11-30 2020-03-10 International Business Machines Corporation Electrical contacts on the sidewall of a circuit board
KR102654718B1 (ko) * 2018-07-31 2024-04-08 삼성디스플레이 주식회사 커넥터 및 이를 포함하는 디스플레이 장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0040379A1 (en) * 1980-05-19 1981-11-25 General Electric Company Improved printed wire board sub-assembly for a hybrid thick film circuit
GB2137805B (en) * 1982-11-19 1987-01-28 Stanley Bracey Chip carrier
US5031072A (en) * 1986-08-01 1991-07-09 Texas Instruments Incorporated Baseboard for orthogonal chip mount
US5260601A (en) * 1988-03-14 1993-11-09 Texas Instruments Incorporated Edge-mounted, surface-mount package for semiconductor integrated circuit devices
JPH04155991A (ja) * 1990-10-19 1992-05-28 Taiyo Yuden Co Ltd 電子部品及びその実装方法
DE4135007C2 (de) * 1990-10-25 1994-12-22 Cts Corp SMD-Bauelemente mit Maßnahmen gegen Lötbrückenbildung und Temperaturwechselbeanspruchung
JPH05327161A (ja) * 1992-05-22 1993-12-10 Fujitsu Ltd 電子回路モジュール
US5545924A (en) * 1993-08-05 1996-08-13 Honeywell Inc. Three dimensional package for monolithic microwave/millimeterwave integrated circuits
JPH0823163A (ja) * 1994-07-06 1996-01-23 Tanaka Kikinzoku Kogyo Kk 基板の実装方法
US5629839A (en) * 1995-09-12 1997-05-13 Allen-Bradley Company, Inc. Module interconnect adapter for reduced parasitic inductance

Also Published As

Publication number Publication date
EP1035759A2 (en) 2000-09-13
EP1035759A3 (en) 2003-02-12
US6246016B1 (en) 2001-06-12

Similar Documents

Publication Publication Date Title
JP2000286519A (ja) エッジ搭載が可能な集積回路パッケージ
EP0567814B1 (en) Printed circuit board for mounting semiconductors and other electronic components
JP4209490B2 (ja) 配線基板
JPH07240496A (ja) 半導体装置、その製造方法、半導体素子のテスト方法、そのテスト基板およびそのテスト基板の製造方法
JPH11224705A (ja) コネクタチップ及びテーピングコネクタチップ
US6603079B2 (en) Printed circuit board electrical interconnects
JPH0661606A (ja) 回路パッケージ構造
JPH0594841A (ja) 電気コネクタ及び電気的接続方法
JP2000031617A (ja) メモリモジュールおよびその製造方法
JP2003332743A (ja) リジットフレキシブル基板
EP0997944B1 (en) Printed circuit board with integrated circuit devices mounted on both sides thereof
KR20010051944A (ko) 테이프 캐리어, 테이프 캐리어의 제조방법 및 패키지의제조방법
JPS61148706A (ja) フレキシブル・ケーブルを有するディスプレイ組立体
JP2003124480A (ja) 光コネクタ及び光素子
KR20010112322A (ko) 소자의 전기 접촉을 위한 방법 및 장치
JPH0997661A (ja) 電子部品用ソケット
JP2821315B2 (ja) シングルインラインモジュール
JP2910731B2 (ja) 半導体装置
JP3080106B2 (ja) Ｉｃモジュールの接続方法
JP2876789B2 (ja) 半導体モジュール
JPH113955A (ja) 半導体チップ搭載ボード
JPH0651285A (ja) 液晶表示パネルユニット
JP2535766Y2 (ja) 基板間相互接続装置
JPH095769A (ja) 電子素子の配線接続構造
JPH04181792A (ja) 印刷配線板の接続装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050328

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050628

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050701

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050928

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060320