JPH11224705A - コネクタチップ及びテーピングコネクタチップ - Google Patents

コネクタチップ及びテーピングコネクタチップ

Info

Publication number
JPH11224705A
JPH11224705A JP10025637A JP2563798A JPH11224705A JP H11224705 A JPH11224705 A JP H11224705A JP 10025637 A JP10025637 A JP 10025637A JP 2563798 A JP2563798 A JP 2563798A JP H11224705 A JPH11224705 A JP H11224705A
Authority
JP
Japan
Prior art keywords
connector
connector chip
printed circuit
boards
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10025637A
Other languages
English (en)
Other versions
JP4025885B2 (ja
Inventor
Yoshimitsu Kumagai
良光 熊谷
Ryoji Tanaka
良治 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyoshin Kogyo KK
Rhythm Kyoshin Co Ltd
Original Assignee
Kyoshin Kogyo KK
Kyoshin Kogyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyoshin Kogyo KK, Kyoshin Kogyo Co Ltd filed Critical Kyoshin Kogyo KK
Priority to JP02563798A priority Critical patent/JP4025885B2/ja
Priority to US09/121,048 priority patent/US5984692A/en
Publication of JPH11224705A publication Critical patent/JPH11224705A/ja
Application granted granted Critical
Publication of JP4025885B2 publication Critical patent/JP4025885B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/51—Fixed connections for rigid printed circuits or like structures
    • H01R12/55—Fixed connections for rigid printed circuits or like structures characterised by the terminals
    • H01R12/57—Fixed connections for rigid printed circuits or like structures characterised by the terminals surface mounting terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1031—Surface mounted metallic connector elements
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Multi-Conductor Connections (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】 ２つのプリント基板の間に介装させ、プリン
ト基板を積層させることのできるコネクターチップを提
供する。 【解決手段】 板材を折曲して端面視がほぼ矩形状のコ
ネクタチップ１を形成し、このコネクタチップ１の対向
する上部及び下部を夫々、各基板の導体パターンに接合
する上部接合部２及び下部接合部３，４とすることで、
対向する２枚のプリント基板２１，２２の間に介在させ
て基板２１，２２を所定間隔隔てて対向配置させ、且つ
基板２１，２２の導体パターン間を電気的に接続するこ
とを可能にする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、対向する２枚のプ
リント基板間に介在させ、プリント基板を積層させるコ
ネクタチップに関する。
【０００２】
【関連する背景技術】パソコンや電話機などの電子機器
は、内蔵する電子部品が非常に多く、一般にこれらの電
子部品を複数のプリント基板に実装して機器筐体内に収
容している。電子部品の実装された複数のプリント基板
を筐体に収容するに当たって、省スペースや組み付けの
容易化を図るために基板同士を互いに対向配置させた状
態で収容することが多い。
【０００３】２つのプリント基板を互いに対向させて配
置するためには、プリント基板間にコネクタを介在させ
る方式が考えられる。具体的には、２つのプリント基板
の対向面の所定位置に雄コネクタと雌コネクタを夫々固
定する。そして、これらのコネクタを嵌合させること
で、２つのプリント基板を対向配置させることができ
る。各コネクタを、プリント基板上の導体パターンに夫
々電気的に接続しておくと、２つのプリント基板間の電
気的導通も同時に図ることができる。
【０００４】２つのプリント基板を対向させて配置する
別の方式として、ピンを基板間に介在させる方式も考え
られる。この方式は、対向させる２つのプリント基板の
一方にピンの基部を植設し、他方にこのピンの先端部が
挿通する挿通孔を穿設する。そして、この挿通孔に上記
ピンを挿通してその先端部を挿通孔の周囲にはんだ付け
し、ピンをスペーサとして基板間に介在させることで、
２つのプリント基板を対向配置させる方式である。ピン
が導体であれば、ピンを介して２つのプリント基板の夫
々の導体パターン間の電気的導通も図ることができる。
【０００５】一方、近年、電子部品の小型化、部品実装
技術の進歩、プリント基板上への電子部品の高密度実装
の要望等から、電子部品実装法は、従来の挿入実装方式
の代わりに表面実装方式が採られるようになってきた。
従来の挿入実装方式は、電子部品のリード線をプリント
基板の孔に挿通して部品を固定する方式であるが、表面
実装方式は、ＦＰ（Flat Package）やＳＯＰ（Small Ou
tline Package）、チップ部品をプリント基板上の導体
パターンの表面に搭載する方式である。
【０００６】表面実装方式は、リフローソルダリング法
により、上記の電子部品をプリント基板の導体パターン
上に直接密着させたままはんだ付けしてしまうので、基
板に実装するためのリード線を電子部品に備える必要が
ない。同様に、プリント基板にもリード線を挿通するた
めの孔を穿設する必要がなく、基板への孔開け工程を省
略することができる。更に、プリント基板の導体パター
ン上に電子部品をじかに実装できるので、基板面からの
電子部品の高さを抑えることができ、対向するプリント
基板間の間隔を狭くすることが可能となる。従って、プ
リント基板部の省スペースを図ることができる。
【０００７】
【発明が解決しようとする課題】雄コネクタと雌コネク
タとをプリント基板間に介在させて２つの基板を対向配
置させる従来方式では、基板間の間隔がこれらのコネク
タの高さによって決められてしまい、対向するプリント
基板間の間隔を狭くすることができず、上述のような表
面実装法特有のメリットを生かせない。
【０００８】一方、対向するプリント基板間にピンを介
在させる従来方式では、基板の一方にリード線挿通用の
孔を穿設しなければならず、余分な孔開け工程を必要と
する。その為、プリント基板への余分な加工を必要とし
ない表面実装法特有のメリットを生かせない。又、プリ
ント基板の経時的な変形（例えば、基板の反り等）によ
りリード線の、基板導体パターンとのはんだ接合部に応
力が集中し、はんだ接合部が剥離し易い。
【０００９】本発明の目的は、２つのプリント基板を狭
い間隔で対向配置させることができるコネクタチップを
提供することにある。本発明の別の目的は、プリント基
板の導体パターン上に塗布されたはんだペーストの厚み
が不均一でも両基板に確実に接合することができ、且つ
互いに対向する２つのプリント基板の間隔が厳密に一定
でなくとも両基板に確実に接合することができるコネク
タチップを提供することにある。
【００１０】
【課題を解決するための手段】本発明にかかるコネクタ
チップは、対向する２枚のプリント基板間に介在させ、
プリント基板を積層させるコネクタチップであって、板
材を折曲して端面視がほぼ矩形状に形成し、対向する上
部及び下部を各基板の導体パターンに接合する接合部と
したことを特徴としている。
【００１１】プリント基板を対向配置させるに当たっ
て、従来のように対向するプリント基板間に雄コネクタ
と雌コネクタを夫々取り付けてこれらのコネクタを嵌合
させる必要がないので、プリント基板間の間隔を狭くで
き、表面実装法のメリットを最大限生かして基板部の省
スペースを図ることができる。又、一方の基板に植設さ
れたピンを他方の基板の挿通孔に挿通させてディップソ
ルダリングによりはんだ付けしたりする必要がないた
め、基板への孔開けなどの余分な工程を必要とせず、電
子部品実装工程の簡略化という表面実装法特有のメリッ
トを生かすことができる。
【００１２】本発明の請求項２にかかるコネクタチップ
は、上部及び下部の接合部の各端部間に延在し、互いに
対向する側部を備え、該側部は各々、接合される基板に
対して垂直方向に伸縮可能な折曲部を備えていることを
特徴としている。プリント基板の導体パターン上に塗布
されたはんだペーストの量が不均一でも複数のコネクタ
チップを基板の導体パターン間に確実に接合させること
ができる。
【００１３】又、対向する２つのプリント基板の間隔が
厳密に一定でなくても複数のコネクタチップを基板の導
体パターン間に確実に接合させることができる。本発明
の請求項３にかかるコネクタチップは、板材の継ぎ合わ
せ部分が、上部及び下部の接合部のいずれかに形成され
ていることを特徴としている。変形し易い継ぎ合わせ部
分をプリント基板の導体パターンにはんだで固着させる
ことができるので、基板へ実装した後のコネクタチップ
の不必要な変形を防止することができる。
【００１４】本発明の請求項４にかかるコネクタチップ
は、板材の継ぎ合わせ部分が、夫々先端に向かって対向
する接合部側に傾斜していることを特徴としている。継
ぎ合わせ側の接合部とこれが接合する導体パターンとの
隙間に入り込んだはんだが凝固するので、コネクタチッ
プをプリント基板により強固に接合することができる。
【００１５】本発明の請求項５にかかるコネクタチップ
は、上部及び下部の接合部のいずれか一方の外側面には
幅広面が形成されていることを特徴としている。コネク
タチップを台紙テープの凹部から取り出し、プリント基
板に搭載する際、吸着装置が幅広面をしっかりと吸着す
ることができ、搭載作業中にコネクタチップが吸着装置
から脱落することがない。
【００１６】
【発明の実施の形態】以下、図面を参照して本発明の一
実施形態に係るコネクタチップ１について説明する。本
発明の一実施形態に係るコネクタチップ１は、図１に示
すように、はんだ付けに適したメッキを表面に施した銅
合金の板材からなり、この板材を折曲して端面視がほぼ
矩形状に形成している。そして、コネクタチップ１の、
対向する上部及び下部が上側プリント基板２２及び下側
プリント基板２１の導体パターンに接合する上部接合部
２及び下部接合部３，４をなし、対向する側部は、基板
間を支持する基板支持部５，６をなしている。基板支持
部５，６は、夫々接合されるプリント基板に対して垂直
方向に伸縮可能な折曲部５ａ，６ａを備えている。
【００１７】上部接合部２の外側面には、上側プリント
基板２２の導体パターン２２ａにコネクタチップ１を接
合するためのはんだ接合面２ａが形成されている。接合
面２ａは、上側プリント基板２２の導体パターン２２ａ
にはんだ接合し易いようにほぼ面一である。そして、上
部接合部２の略中央には、図２に示すように、その両側
面から側方に突出した突出部２ｂ，２ｃが形成されてい
る。突出部２ｂ，２ｃが形成された部分の接合面は他の
部分の接合面より幅広になっており、コネクタチップ吸
着のための幅広面２ｄを形成している。
【００１８】下部接合部３，４は、図１及び図２に示す
ように、板材の端部が基板支持部５，６の夫々の下端
（基端部）から互いに近づくように延在して構成されて
いる。又、下部接合部３，４の先端はわずかに離間して
おり、板材の継ぎ合わせ部分を形成している。そして、
下部接合部３，４は夫々、基端部から夫々の先端（板材
の継ぎ合わせ部分）に向かって上方に傾斜している。こ
の傾斜角度（接合部３，４と導体パターン２１ａとのな
す角度）ａは、図１に示すように、コネクタチップ１の
下部接合部３，４を下側プリント基板２１の導体パター
ン２１ａに搭載したとき、下部接合部３，４の外側に形
成された接合面３ａ，４ａと導体パターン２１ａとの間
のはんだが凝固してコネクタチップ１を導体パターン２
１ａに強固に固定できる角度であり、好ましくは、約５
度〜約１５度である。
【００１９】尚、上述のはんだが凝固してコネクタチッ
プ１を導体パターン２１ａにしっかりと接合できれば、
下部接合部３，４の先端は、ある程度離間していても良
い。下部接合部３，４の基端部は、図２に示すように、
継ぎ合わせ部分近傍より幅広となっており、図１に示す
ように、下側プリント基板２１の導体パターン２１ａと
の当接部３ｂ，４ｂを形成している。そして、コネクタ
チップ１の下部接合部３，４を基板２１の導体パターン
２１ａに搭載したとき、コネクタチップ１は、この当接
部３ｂ，４ｂで導体パターン２１ａに安定して支持され
る。
【００２０】基板支持部５，６は、コネクタチップ１に
上側プリント基板２２を載置しても、容易に折れ曲らな
い程度の板厚を有する。又、基板支持部５，６のほぼ中
央には夫々、図１及び図２に示すように、くびれ部５
ｂ，６ｂが形成され、幅狭となっている。そして、基板
支持部５，６は、このくびれ部５ｂ，６ｂにおいて、各
側部５，６が互いに近づくように内方に折曲されてい
る。このくびれ部５ｂ，６ｂのくびれ度合い及び折曲度
合いは、不均一な量のはんだペーストが塗布された導体
パターン間に複数のコネクタチップ１を接合させる際、
はんだペースト面間の間隔に応じて夫々のくびれ部を折
り曲げ（変形させ）、全てのコネクタチップ１が上側プ
リント基板２２の導体パターン２２ａに確実に接合でき
る程度にくびれ且つ折曲している。更には、コネクタチ
ップ接合後にプリント基板に熱影響等による反りが生
じ、基板間の間隔が変化しても折曲部５ａ，６ａが変形
してはんだ接合部に過大な応力集中が生じるのを防止で
きる程度にくびれ且つ折曲している。
【００２１】このようなコネクタチップ１を実際に表面
実装機を使って回路基板に実装する際には、ハンドリン
グが容易なように、多数のコネクタチップ１を、図３に
示すように、エンボスキャリアテープ（台紙テープ）１
０に等間隔で収容して用いる。より具体的には、このエ
ンボスキャリアテープ１０には、十字型の凹部１０ａが
所定間隔で形成されており、コネクタチップ１は、その
長手方向がエンボスキャリアテープ１０の長手方向と直
交する向きで、且つ、図４に示すように、コネクタチッ
プ１の当接部３ｂ，４ｂが凹部１０ａの底面に当接する
ように凹部１０ａに収容されている。
【００２２】又、エンボスキャリアテープ１０の上面に
は貼布テープ１１が接着被覆され、コネクタチップ１が
脱落しないようになっている。尚、コネクタチップ１の
上部接合部２の接合面２ａは、エンボスキャリアテープ
１０の上面とほぼ面一であるので、貼布テープ１１は、
コネクタチップ１の接合面２ａにも接着しており、コネ
クタチップ１を凹部１０ａに確実に収容保持している。
【００２３】コネクタチップ１を、図５に示す下側プリ
ント基板２１に実装するに当たって、エンボスキャリア
テープ１０をチップマウンタの電子部品供給部（図示せ
ず）に装着し、図３に示すエンボスキャリアテープ１０
の送り丸穴１０ｂに電子部品供給部の送り機構を噛合さ
せ、エンボスキャリアテープ１０を所定ピッチで送出す
る。そして、これと同時にエンボスキャリアテープ１０
に被覆された貼布テープ１１を剥離しながら、エンボス
キャリアテープ１０の凹部１０ａに収納されたコネクタ
チップ１を１つづつ取り出す。この取り出し作業は、コ
ネクタチップ１の上部接合部２の接合面２ａを吸着装置
（図示せず）で吸着することによって行う。
【００２４】尚、接合面２ａには幅広面２ｄが形成され
ているのでコネクタチップ１の吸引面積を大きくとるこ
とができ、コネクタチップ１を吸引装置で確実に保持す
ることができる。その為、下側プリント基板２１への実
装中にコネクタチップ１が脱落するのを極力防止するこ
とができる。次に、取り出したコネクタチップ１を下側
プリント基板２１の導体パターン２１ａの所定位置に搭
載する。この搭載位置は、図５に示す位置に限らず、下
側プリント基板２１と上側プリント基板２２とを一定間
隔で対向配置でき、且つ、図６に示すように、双方の基
板２１，２２の導体パターン２１ａ，２２ａ間に介装で
きる位置であればいずれの位置でも良い。例えば、基板
２１，２２の電源用導体パターン（図示せず）や信号伝
達用導体パターン（図示せず）の、一定距離離間した複
数の位置が考えられる。尚、この搭載位置にはフラック
スの含有したはんだ、即ち、はんだペーストが予め塗布
されている。
【００２５】コネクタチップ１の当接部３ｂ，４ｂは幅
広であるため、コネクタチップ１を下側基板２１の導体
パターン２１ａに搭載する際、コネクタチップ１が誤っ
て倒れたりすることなく、コネクタチップ１の導体パタ
ーン２１ａへの搭載を確実に行うことができる。電子部
品及びコネクタチップ１をチップマウンターを用いて全
て搭載した後、下側プリント基板２１を加熱炉で加熱
し、はんだを再溶融する。
【００２６】この加熱工程により、はんだは、コネクタ
チップ１の下部接合部３，４の接合面３ａ，４ａと下側
基板２１の導体パターン２１ａとの間に入り込み、その
後、はんだが凝固して、コネクタチップ１を導体パター
ン２１ａ上にしっかりと接合する。尚、コネクタチップ
１の下部接合部３，４に形成された継ぎ合わせ部の周囲
は、はんだによって導体パターン上に固着されるので、
コネクタチップ１の不必要な変形を防止することができ
る。
【００２７】このように、表面実装法及びリフローソル
ダリング法によって下側基板２１への電子部品及びコネ
クタチップ１の実装を迅速且つ確実に行うことができ
る。又、基板２１への孔開けなどの特別な加工を必要と
しない。次に、下側基板２１に実装されたコネクタチッ
プ１に上側プリント基板２２を載置する。尚、この上側
プリント基板２２の上面には、上述の表面実装法及びリ
フローソルダリング法によって必要な電子部品（図示せ
ず）が予め実装されている。
【００２８】この載置作業に当たっては、図６及び図７
に示すように、下側プリント基板２１に実装されたコネ
クタチップ１の上側接合面２ａを、上側プリント基板２
２の下面に形成された導体パターン２２ａの所定位置に
当接させる。尚、この所定位置にもフラックスの含有し
たはんだ、即ち、はんだペーストが予め塗布されてい
る。
【００２９】尚、各コネクタチップ１と当接する部分の
導体パターン２２ａに塗布されたはんだペースト量が不
均一の場合がある。このような状態で上側プリント基板
２２をコネクタチップ１に載置した際、コネクタチップ
１が全て上側基板２２の導体パターンに当接せず、一部
のコネクタチップ１と導体パターンとの間に隙間が生じ
ることがある。その為、この状態で加熱炉で上側基板２
２を加熱してもコネクタチップ１と上側基板２２の導体
パターン２２ａとの間にはんだ付け不良個所が生じてし
まう。しかし、このような場合であっても、コネクタチ
ップ１の基板支持部５，６には折曲部５ａ，６ａが形成
されているので、上側基板２２をコネクタチップ１に載
置した後、この上側基板２２を一定の押圧力で下方に押
圧すれば、各コネクタチップ１の折曲部５ａ，６ａを夫
々適度に変形させることができ、全てのコネクタチップ
１の上側接合面２ａを、上側基板２２の導体パターン２
２ａに密着させることが可能となる。
【００３０】尚、上側プリント基板２２の自重で全ての
コネクタチップ１の上側接合面２ａが上側基板２２の導
体パターン２２ａに密着するように折曲部５ａ，６ａ及
びくびれ部５ｂ，６ｂを形成しても良い。これにより、
上側プリント基板２２を下方に押し付ける工程を省略す
ることができる。次に、以上のように対向配置させたプ
リント基板２１，２２を加熱炉で再加熱して、上側基板
２２のはんだを再溶融させ、コネクタチップ１の上側接
合面２ａにはんだを接合させる。上述のように、全ての
コネクタチップ１の上側接合面２ａを上側基板２２の導
体パターン２２ａに密着させているので、はんだの溶融
・凝固により全てのコネクタチップ１を、図８に示すよ
うに、上側プリント基板２２の導体パターン２２ａに確
実に接合できる。
【００３１】上述のようにして対向配置させた２枚のプ
リント基板２１，２２を任意の向きで電子機器筐体に収
容する。このように、上述の実施形態に係るコネクタチ
ップ１を、対向配置された基板２１，２２の間に介装さ
せることで、基板間の間隔を非常に狭くすることがで
き、プリント基板部の省スペースを図ることが可能にな
る。
【００３２】又、上述の実施形態に係るコネクタチップ
１を介在させた基板を電子機器の筐体に収容した後、プ
リント基板が熱影響などにより若干変形し、プリント基
板間の間隔が変化しても、コネクタチップ１の折曲部５
ａ，６ａが変形することで上部及び下部の接合部２，
３，４に接合したはんだへの応力集中を回避することが
でき、はんだ剥離を防止することができる。
【００３３】尚、上述の実施形態と異なり、板材は、折
り曲げ易く且つ導電性に優れた材料であればいずれの材
料でも良い。又、コネクタチップ１の上部接合部２に板
材の継ぎ合わせ部分を形成しても良い。更に、折曲部を
夫々、基板支持部の外方に折れ曲がるように形成しても
良く、一方の折曲部を基板支持部の外方に折れ曲がるよ
うに形成し、他方の折曲部を基板支持部の内方に折れ曲
がるように形成しても良い。
【００３４】更に又、折曲部５ａ，６ａには必ずしも絞
り部５ｂ，６ｂを形成する必要はないが、絞り部５ｂ，
６ｂを形成することでより変形させ易くなるという効果
を有する。又、上述の実施形態のように本発明に係るコ
ネクタチップを２枚のプリント基板間に介装させるだけ
でなく、複数枚のプリント基板間に介装させて多層構造
のプリント基板を組み付けることも可能であることは言
うまでもない。
【００３５】尚、本発明に係るコネクタチップ１を接合
させる導体パターンは、基板上のいずれの導体パターン
でも良いが、スルーホール近傍のランドであることがよ
り好ましい。ランドにコネクタチップ１を接合すること
で、基板をよりしっかりと積層させることができる。
又、コネクタチップ１を電気的接続を伴わない単なるス
ペーサとしてプリント基板間に介装させることも可能で
ある。この場合には、コネクタチップ１の材質が導電性
であることを必ずしも必要とせず、又、コネクタチップ
１の接合されるパターンは導電パターンでなく、単なる
ダミーのパターンでも良いことは言うまでもない。
【００３６】
【発明の効果】以上説明したように、本発明にかかるコ
ネクタチップは、対向する２枚のプリント基板間に介在
させ、プリント基板を積層させるコネクタチップであっ
て、板材を折曲して端面視がほぼ矩形状に形成され、対
向する上部及び下部を各基板の導体パターンに接合する
接合部としたことを特徴としている。
【００３７】従来のように雄コネクタと雌コネクタとを
夫々、対向配置したプリント基板間に介在させる必要が
ないので、プリント基板間の間隔を狭くすることがで
き、表面実装法のメリットを最大限生かして基板部の省
スペースを図ることが可能になる。又、従来のようにピ
ンをプリント基板間に介在させる必要がないので、基板
への孔開けやピン先端部のはんだ付けなどの余分な工程
を必要としない。その為、部品実装工程の簡略化という
表面実装法特有のメリットを生かすことができる。
【００３８】更に、端面視がほぼ矩形状をなしているの
で、コネクタチップのプリント基板上での占有面積が小
さくて済み、基板上への電子部品の高密度実装化に貢献
する。本発明の請求項２にかかるコネクタチップは、上
部及び下部の接合部の各端部間に延在し、互いに対向す
る側部を備え、該側部は各々、接合される基板に対して
垂直方向に伸縮可能な折曲部を備えていることを特徴と
している。
【００３９】プリント基板の導体パターン上に塗布され
たはんだペーストの量が不均一でも一方のプリント基板
に実装した全てのコネクタチップを他方の基板の導体パ
ターンに確実に接合させることができる。又、対向する
２つのプリント基板の間隔が厳密に一定でなくても複数
のコネクタチップを基板の導体パターン間に確実に接合
させることができる。
【００４０】更に、２つのプリント基板間の間隔が経時
的に変化した場合、コネクタチップのはんだ接合部が剥
離するのを極力防止する。本発明の請求項３にかかるコ
ネクタチップは、板材の継ぎ合わせ部分が、上部及び下
部の接合部のいずれかに形成されていることを特徴とし
ている。変形し易い継ぎ合わせ部分をプリント基板の導
体パターンにはんだで固着させることができるので、コ
ネクタチップの、基板実装後の不必要な変形を防止する
ことができる。
【００４１】本発明の請求項４にかかるコネクタチップ
は、板材の継ぎ合わせ部分が、夫々先端に向かって対向
する接合部側に傾斜していることを特徴としている。継
ぎ合わせ側の接合部とこれが接合する導体パターンとの
隙間に入り込んだはんだが凝固するので、コネクタチッ
プをプリント基板により強固に接合することができる。
【００４２】本発明の請求項５にかかるコネクタチップ
は、上部及び下部の接合部のいずれか一方の外側面に幅
広面が形成されていることを特徴としている。コネクタ
チップをチップ収容テープから取り出し、プリント基板
に搭載する際、吸着装置が幅広面をしっかりと吸着する
ことができ、搭載作業中にコネクタチップが吸着装置か
ら脱落することがない。
【図面の簡単な説明】
【図１】本発明の一実施形態に係るコネクタチップ１の
正面図である。
【図２】本発明の一実施形態に係るコネクタチップ１の
斜視図である。
【図３】本発明の一実施形態に係るテーピングコネクタ
チップを示す図である。
【図４】本発明の一実施形態に係るテーピングコネクタ
チップの図３におけるIV-IV断面図である。
【図５】本発明の一実施形態に係るコネクタチップ１
を、下側プリント基板２１に搭載した状態を上方から見
た図である。
【図６】本発明の一実施形態に係るコネクタチップ１
を、プリント基板２１，２２の間に介装した状態を側方
から見た図である。
【図７】本発明の一実施形態に係るコネクタチップ１
を、プリント基板２１，２２の間に介装した状態を基板
の長手方向から見た図である。
【図８】本発明の一実施形態に係るコネクタチップ１
を、プリント基板２１，２２の間にはんだ接合した状態
を拡大して示す図である。
【符号の説明】
１ コネクタチップ ２ｄ 幅広面 ２ 上部接合部 ３，４ 下部接合部 ５ 基板支持部 ５ａ 折曲部 ６ 基板支持部 ６ａ 折曲部 １０ エンボスキャリアテープ １０ａ 凹部 １１ 貼布テープ ２１ 下側プリント基板 ２２ 上側プリント基板

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 対向する２枚のプリント基板間に介在さ
    せ、プリント基板を積層させるコネクタチップであっ
    て、 板材を折曲して端面視がほぼ矩形状に形成し、対向する
    上部及び下部を各基板の導体パターンに接合する接合部
    としたことを特徴とするコネクタチップ。
  2. 【請求項２】 上記上部及び下部の接合部の各端部間に
    延在し、互いに対向する側部を備え、該側部は各々、接
    合される基板に対して垂直方向に伸縮可能な折曲部を備
    えていることを特徴とする、請求項１に記載のコネクタ
    チップ。
  3. 【請求項３】 板材の継ぎ合わせ部分は、上記上部及び
    下部の接合部のいずれかに形成されていることを特徴と
    する、請求項１に記載のコネクタチップ。
  4. 【請求項４】 上記板材の継ぎ合わせ部分は、夫々先端
    に向かって対向する接合部側に傾斜していることを特徴
    とする、請求項１に記載のコネクタチップ。
  5. 【請求項５】 上記上部及び下部の接合部のいずれか一
    方の外側面には幅広面が形成されていることを特徴とす
    る、請求項１に記載のコネクタチップ。
  6. 【請求項６】 台紙テープの所定間隔で設けられた凹部
    に、請求項１乃至５のいずれかに記載のコネクタチップ
    を収容し、これらのコネクタチップが脱落不能に上記凹
    部の開口を貼布テープで覆われていることを特徴とする
    テーピングコネクタチップ。
JP02563798A 1998-02-06 1998-02-06 コネクタチップ及びテーピングコネクタチップ Expired - Fee Related JP4025885B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP02563798A JP4025885B2 (ja) 1998-02-06 1998-02-06 コネクタチップ及びテーピングコネクタチップ
US09/121,048 US5984692A (en) 1998-02-06 1998-07-23 Board stacking connector chip and tape cartridge containing the chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02563798A JP4025885B2 (ja) 1998-02-06 1998-02-06 コネクタチップ及びテーピングコネクタチップ

Publications (2)

Publication Number Publication Date
JPH11224705A true JPH11224705A (ja) 1999-08-17
JP4025885B2 JP4025885B2 (ja) 2007-12-26

Family

ID=12171377

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02563798A Expired - Fee Related JP4025885B2 (ja) 1998-02-06 1998-02-06 コネクタチップ及びテーピングコネクタチップ

Country Status (2)

Country Link
US (1) US5984692A (ja)
JP (1) JP4025885B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100927440B1 (ko) 2008-04-02 2009-11-19 수퍼나노텍(주) 표면 실장 부품용 접속 장치
KR101204517B1 (ko) * 2011-04-25 2012-11-26 (주)아이앤씨 전기접촉단자 및 그 제조방법
WO2022244550A1 (ja) * 2021-05-17 2022-11-24 パナソニックＩｐマネジメント株式会社 電力変換装置及び基板間接続部
JP2022176731A (ja) * 2021-05-17 2022-11-30 パナソニックＩｐマネジメント株式会社 電力変換装置及び基板間接続部

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2266158C (en) * 1999-03-18 2003-05-20 Ibm Canada Limited-Ibm Canada Limitee Connecting devices and method for interconnecting circuit components
DE10003696A1 (de) * 2000-01-28 2001-08-09 Eupec Gmbh & Co Kg Abnahmeeinrichtung für elektrischen Strom
JP4479083B2 (ja) * 2000-10-03 2010-06-09 パナソニック株式会社 誘電体フィルタ及び端子
US6750396B2 (en) * 2000-12-15 2004-06-15 Di/Dt, Inc. I-channel surface-mount connector
US6503088B2 (en) * 2000-12-15 2003-01-07 Di/Dt, Inc. I-channel surface-mount connector with extended flanges
US6585527B2 (en) 2001-05-31 2003-07-01 Samtec, Inc. Compliant connector for land grid array
US6747875B2 (en) * 2001-06-19 2004-06-08 Innoveta Technologies Surface mount power supplies for standard assembly process
US6786736B2 (en) * 2002-08-23 2004-09-07 Artesyn Technologies, Inc. Surface mount interconnect and device including same
US20040048498A1 (en) * 2002-09-06 2004-03-11 Hong Huang Metallic surface mount technology power connector
US6924437B1 (en) * 2003-04-10 2005-08-02 Cisco Technology, Inc. Techniques for coupling an object to a circuit board using a surface mount coupling device
US6940013B2 (en) * 2003-11-14 2005-09-06 Vlt, Inc. Surface mounting a power converter
US6898087B1 (en) * 2003-12-29 2005-05-24 Wei-Chen Chen Resilient element
US6832917B1 (en) * 2004-01-16 2004-12-21 Intercon Systems, Inc. Interposer assembly
US7189079B2 (en) * 2004-05-28 2007-03-13 Molex Incorporated Electro-formed ring interconnection system
US7284991B2 (en) * 2004-05-28 2007-10-23 Molex Incorporated Flexible scrub ring contact
US20050277313A1 (en) * 2004-06-09 2005-12-15 Aldrin Pangilinan Surface mountable pin assembly for a printed circuit board
US20060046525A1 (en) * 2004-08-27 2006-03-02 Allan Mark Printed circuit board type connector using surface mount and through hole technologies
US7321493B2 (en) * 2004-12-01 2008-01-22 Cisco Technology, Inc. Techniques for attaching a heatsink to a circuit board using anchors which install from an underside of the circuit board
US7324344B2 (en) * 2004-12-01 2008-01-29 Cisco Technology, Inc. Techniques for attaching a heatsink to a circuit board using anchors which install from an underside of the circuit board
TWM268878U (en) * 2004-12-24 2005-06-21 Wintek Corp Fixing structure of circuit board for optical display module
EP2058867A3 (en) * 2007-11-12 2009-07-22 Multi-Holding AG Junction box for a photovoltaic solar panel
US8045333B2 (en) * 2008-01-14 2011-10-25 Rosemount Inc. Intrinsically safe compliant circuit element spacing
JP2009176947A (ja) * 2008-01-24 2009-08-06 Olympus Corp ３次元モジュール
JP5280108B2 (ja) * 2008-05-29 2013-09-04 京セラ株式会社 端子部品及び携帯電子機器
CN101895019B (zh) * 2009-05-18 2012-10-17 深圳富泰宏精密工业有限公司 弹片结构
JP2013094824A (ja) * 2011-11-01 2013-05-20 Aisin Aw Co Ltd 半導体装置
US20140185214A1 (en) * 2012-12-31 2014-07-03 Zhen Jia Stacked power module for graphics processing unit
MX2013013363A (es) * 2013-11-15 2015-05-15 Mikhail Sotnikov Contactos electricos con una seccion reducida de aluminio.
FR3021814B1 (fr) * 2014-08-08 2018-06-15 Commissariat Energie Atomique Connecteur pour la connexion en matrice entre un boitier et un support, comportant un corps principal plie
US10249972B1 (en) * 2017-09-22 2019-04-02 Google Llc Vertically stacking circuit board connectors
CN110391527A (zh) * 2018-04-23 2019-10-29 卓英社有限公司 电接触端子及其安装结构、安装方法以及安装装置
US11589864B2 (en) * 2019-12-13 2023-02-28 Dinesh Vyas Stapler apparatus and methods for use
US20230056943A1 (en) * 2019-12-13 2023-02-23 Dinesh Vyas Stapler apparatus and methods for use
KR20210087830A (ko) * 2020-01-03 2021-07-13 삼성전자주식회사 기판 적층 구조를 포함하는 전자 장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4673967A (en) * 1985-01-29 1987-06-16 Texas Instruments Incorporated Surface mounted system for leaded semiconductor devices
US4647126A (en) * 1985-06-17 1987-03-03 Sperry Corporation Compliant lead clip
US4813129A (en) * 1987-06-19 1989-03-21 Hewlett-Packard Company Interconnect structure for PC boards and integrated circuits
US5007872A (en) * 1989-06-12 1991-04-16 Babcock Display Products, Inc. Screened interconnect system

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100927440B1 (ko) 2008-04-02 2009-11-19 수퍼나노텍(주) 표면 실장 부품용 접속 장치
KR101204517B1 (ko) * 2011-04-25 2012-11-26 (주)아이앤씨 전기접촉단자 및 그 제조방법
WO2022244550A1 (ja) * 2021-05-17 2022-11-24 パナソニックＩｐマネジメント株式会社 電力変換装置及び基板間接続部
JP2022176731A (ja) * 2021-05-17 2022-11-30 パナソニックＩｐマネジメント株式会社 電力変換装置及び基板間接続部

Also Published As

Publication number Publication date
JP4025885B2 (ja) 2007-12-26
US5984692A (en) 1999-11-16

Similar Documents

Publication Publication Date Title
JP4025885B2 (ja) コネクタチップ及びテーピングコネクタチップ
JP3376285B2 (ja) 表面実装可能なフレキシブル相互接続構造
US6398559B2 (en) Connecting terminal and a connecting terminal assembly
US4894015A (en) Flexible circuit interconnector and method of assembly thereof
JPH10275966A (ja) プリント配線板及びその製造方法
TW200836414A (en) Back-to-back PCB USB connector
TW201121157A (en) Board with connection terminals
JP2003197299A (ja) 表面実装型直角電気コネクタ
CN111052363A (zh) 网格阵列连接器系统
US6271480B1 (en) Electronic device
US8902605B2 (en) Adapter for plated through hole mounting of surface mount component
US6963494B2 (en) Blind hole termination of pin to pcb
JP5479406B2 (ja) コネクタ
US20090246984A1 (en) Method and apparatus for compliantly connecting stack of high-density electronic modules in harsh environments
JP2003060353A (ja) 電子部品ユニットおよびその製造方法
JP2003515252A (ja) はんだ付け重ね継ぎ手により印刷回路基板を接続する装置及び方法
JP3321050B2 (ja) 基板間の電気的接続をとるためのコネクタおよびそのコネクタを用いた基板間の電気的接続をとるための方法
US6326554B1 (en) Surface mount flexible interconnect and component carrier
JPH04280667A (ja) 高集積半導体装置
JP3424685B2 (ja) 電子回路装置とその製造方法
JP3099768B2 (ja) 電子部品組立体およびその製造方法
JP2002368348A (ja) Ｌｓｉパッケージ及びｌｓｉパッケージの製造方法
US11032908B2 (en) Circuit board, assembly and method of assembling
JPH05327161A (ja) 電子回路モジュール
JPH0710515Y2 (ja) フレキシブル配線基板の接続構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061220

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070711

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070813

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070905

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7426

Effective date: 20070919

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070919

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101019

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101019

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131019

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131019

Year of fee payment: 6

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131019

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees