JP2008091927A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2008091927A5 JP2008091927A5 JP2007259038A JP2007259038A JP2008091927A5 JP 2008091927 A5 JP2008091927 A5 JP 2008091927A5 JP 2007259038 A JP2007259038 A JP 2007259038A JP 2007259038 A JP2007259038 A JP 2007259038A JP 2008091927 A5 JP2008091927 A5 JP 2008091927A5
- Authority
- JP
- Japan
- Prior art keywords
- cell array
- region
- distance
- array region
- conductive lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (10)
- セルアレイ領域を間に置いて提供された第1及び第2コア領域を有する半導体基板と、
前記セルアレイ領域を横切って前記第1コア領域に延長された第1及び第2導電性ラインと、
前記セルアレイ領域を横切って前記第2コア領域に延長された第3及び第4導電性ラインと、を含み、
前記第1、第2、第3及び第4導電性ラインは、リソグラフィ工程の限界解像度よりも小さい線幅を有することを特徴とする半導体素子。 - 前記第1及び第2導電性ラインは、前記セルアレイ領域でリソグラフィ工程の限界解像度よりも小さい寸法の第1距離離隔され、前記第1コア領域で前記第1距離よりも大きい第2距離離隔された部分を有し、
前記第3及び第4導電性ラインは、前記セルアレイ領域で前記第1距離離隔され、前記第2コア領域で前記第1距離よりも大きい前記第2距離離隔された部分を有することを特徴とする請求項1に記載の半導体素子。 - 前記第1導電性ラインは前記セルアレイ領域から前記第1コア領域に第1長さ延長され、
前記第2導電性ラインは前記セルアレイ領域から前記第1コア領域に前記第1長さよりも小さい第2長さ延長され、
前記第3導電性ラインは前記セルアレイ領域から前記第2コア領域に前記第1長さ延長され、
前記第4導電性ラインは前記セルアレイ領域から前記第2コア領域に前記第2長さ延長されたことを特徴とする請求項1に記載の半導体素子。 - 前記第1導電性ラインは前記セルアレイ領域から前記第1コア領域に第1長さ延長され、
前記第2導電性ラインは前記セルアレイ領域から前記第1コア領域に前記第1長さよりも大きい第2長さ延長され、
前記第3導電性ラインは前記セルアレイ領域から前記第2コア領域に前記第2長さ延長され、
前記第4導電性ラインは前記セルアレイ領域から前記第2コア領域に前記第1長さ延長されたことを特徴とする請求項1に記載の半導体素子。 - 前記セルアレイ領域で前記第2及び第3導電性ラインはリソグラフィ工程の限界解像度よりも小さい寸法の第1距離離隔され、
前記第1及び第2導電性ラインは前記セルアレイ領域で前記第1距離よりも大きい第2距離離隔され、前記第1コア領域で前記第2距離よりも大きい第3距離離隔された部分を有し、
前記第3及び第4導電性ラインは前記セルアレイ領域で前記第2距離離隔され、前記第2コア領域で前記第3距離離隔された部分を有することを特徴とする請求項1に記載の半導体素子。 - セルアレイ領域を間に置いて提供された第1及び第2コア領域を有する半導体基板と、
前記セルアレイ領域を横切って前記第1及び第2コア領域に延長されて前記セルアレイ領域に順に配列されると共に、リソグラフィ工程の限界解像度よりも小さい寸法の線幅を有する第1、第2、第3及び第4導電性ラインと、
前記第1コア領域での前記第2及び第4導電性ラインの端部分に電気的に接続された第1コンタクトパッドと、
前記第2コア領域での前記第1及び第3導電性ラインの端部分に電気的に接続された第2コンタクトパッドと、を含み、
前記第1コンタクトパッドは行方向及び列方向に沿って互いに交差して繰り返し配列され、前記第2コンタクトパッドは行方向及び列方向に沿って互いに交差して繰り返し配列されたことを特徴とする半導体素子。 - 前記セルアレイ領域で前記第1及び2導電性ラインはリソグラフィ工程の限界解像度よりも小さい寸法の第1距離離隔されると共に、前記第3及び4導電性ラインは前記第1距離離隔され、
前記セルアレイ領域で前記第2及び第3導電性ラインは前記第1距離よりも大きい第2距離離隔されたことを特徴とする請求項6に記載の半導体素子。 - 前記第1及び第3導電性ラインのそれぞれは前記セルアレイ領域から前記第1コア領域に第1長さ延長されると共に、前記第2コア領域で前記第1長さよりも大きい第2長さ延長され、
前記第2及び第4導電性ラインのそれぞれは前記セルアレイ領域から前記第2コア領域に前記第1長さ延長されると共に、前記第1コア領域で前記第2長さ延長されたことを特徴とする請求項6に記載の半導体素子。 - 前記第1コア領域の前記第2及び第4導電性ラインの端部分と前記第1コンタクトパッドとの間に提供された第1接続部と、
前記第2コア領域の前記第1及び第3導電性ラインの端部分と前記第2コンタクトパッドとの間に提供された第2接続部と、をさらに含み、
前記第1及び第2接続部のそれぞれは前記第1ないし第4導電性ラインよりも大きい幅を有すると共に、前記第1及び第2コンタクトパッドよりも小さい幅を有することを特徴とする請求項6に記載の半導体素子。 - 前記導電性ラインは、埋め込みゲートラインであることを特徴とすることを特徴とする請求項6に記載の半導体素子。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060097266A KR100810616B1 (ko) | 2006-10-02 | 2006-10-02 | 미세 선폭의 도전성 라인들을 갖는 반도체소자 및 그제조방법 |
KR10-2006-0097266 | 2006-10-02 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2008091927A JP2008091927A (ja) | 2008-04-17 |
JP2008091927A5 true JP2008091927A5 (ja) | 2010-11-18 |
JP5602986B2 JP5602986B2 (ja) | 2014-10-08 |
Family
ID=39375665
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007259038A Active JP5602986B2 (ja) | 2006-10-02 | 2007-10-02 | 微細線幅の導電性ラインを有する半導体素子 |
Country Status (3)
Country | Link |
---|---|
US (2) | US7888720B2 (ja) |
JP (1) | JP5602986B2 (ja) |
KR (1) | KR100810616B1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7745876B2 (en) | 2007-02-21 | 2010-06-29 | Samsung Electronics Co., Ltd. | Semiconductor integrated circuit devices including gate patterns having step difference therebetween and a connection line disposed between the gate patterns and methods of fabricating the same |
US8222159B2 (en) * | 2008-08-25 | 2012-07-17 | Elpida Memory, Inc. | Manufacturing method of semiconductor device |
KR101565798B1 (ko) * | 2009-03-31 | 2015-11-05 | 삼성전자주식회사 | 콘택 패드와 도전 라인과의 일체형 구조를 가지는 반도체 소자 |
KR101645720B1 (ko) * | 2009-09-15 | 2016-08-05 | 삼성전자주식회사 | 패턴 구조물 및 이의 형성 방법. |
KR20120126433A (ko) | 2011-05-11 | 2012-11-21 | 에스케이하이닉스 주식회사 | 반도체 소자 및 그 제조 방법 |
KR20130078210A (ko) * | 2011-12-30 | 2013-07-10 | 에스케이하이닉스 주식회사 | 반도체 소자 및 그 제조 방법 |
US8921216B2 (en) * | 2012-07-19 | 2014-12-30 | SK Hynix Inc. | Semiconductor device and method of fabricating the same |
KR101950350B1 (ko) * | 2012-07-19 | 2019-02-20 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그의 제조 방법 |
US20160351573A1 (en) * | 2013-03-25 | 2016-12-01 | Hiroshi Yoshino | Semiconductor device and method for manufacturing the same |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2862584B2 (ja) * | 1989-08-31 | 1999-03-03 | 株式会社東芝 | 不揮発性半導体メモリ装置 |
JPH04274362A (ja) * | 1991-02-28 | 1992-09-30 | Mitsubishi Electric Corp | 半導体記憶装置 |
JPH04352469A (ja) * | 1991-05-30 | 1992-12-07 | Nec Corp | 半導体記憶装置 |
KR960008572B1 (en) * | 1993-03-15 | 1996-06-28 | Hyundai Electronics Ind | Dram device |
JP2006245625A (ja) | 1997-06-20 | 2006-09-14 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
JP3281304B2 (ja) * | 1997-11-28 | 2002-05-13 | 株式会社東芝 | 半導体集積回路装置 |
JP2000019709A (ja) * | 1998-07-03 | 2000-01-21 | Hitachi Ltd | 半導体装置及びパターン形成方法 |
JP3420089B2 (ja) * | 1998-11-04 | 2003-06-23 | Necエレクトロニクス株式会社 | 電子デバイス並びに半導体装置、及び電極形成方法 |
JP2000307084A (ja) * | 1999-04-23 | 2000-11-02 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
JP4936582B2 (ja) * | 2000-07-28 | 2012-05-23 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
JP4103497B2 (ja) | 2002-04-18 | 2008-06-18 | ソニー株式会社 | 記憶装置とその製造方法および使用方法、半導体装置とその製造方法 |
KR100454131B1 (ko) * | 2002-06-05 | 2004-10-26 | 삼성전자주식회사 | 라인형 패턴을 갖는 반도체 소자 및 그 레이아웃 방법 |
JP2004134702A (ja) | 2002-10-15 | 2004-04-30 | Renesas Technology Corp | 不揮発性半導体記憶装置 |
DE10260185B4 (de) | 2002-12-20 | 2007-04-12 | Infineon Technologies Ag | Halbleiterspeicher mit vertikalen Charge-trapping-Speicherzellen und Verfahren zu seiner Herstellung |
KR100539276B1 (ko) | 2003-04-02 | 2005-12-27 | 삼성전자주식회사 | 게이트 라인을 포함하는 반도체 장치 및 이의 제조 방법 |
JP4498088B2 (ja) * | 2004-10-07 | 2010-07-07 | 株式会社東芝 | 半導体記憶装置およびその製造方法 |
US7253118B2 (en) * | 2005-03-15 | 2007-08-07 | Micron Technology, Inc. | Pitch reduced patterns relative to photolithography features |
-
2006
- 2006-10-02 KR KR1020060097266A patent/KR100810616B1/ko active IP Right Grant
-
2007
- 2007-10-02 JP JP2007259038A patent/JP5602986B2/ja active Active
- 2007-10-02 US US11/865,738 patent/US7888720B2/en active Active
-
2011
- 2011-01-27 US US13/014,952 patent/US8164119B2/en active Active