JP2009278078A5 - - Google Patents

Download PDF

Info

Publication number
JP2009278078A5
JP2009278078A5 JP2009100063A JP2009100063A JP2009278078A5 JP 2009278078 A5 JP2009278078 A5 JP 2009278078A5 JP 2009100063 A JP2009100063 A JP 2009100063A JP 2009100063 A JP2009100063 A JP 2009100063A JP 2009278078 A5 JP2009278078 A5 JP 2009278078A5
Authority
JP
Japan
Prior art keywords
conductive film
wiring
insulating film
film
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009100063A
Other languages
English (en)
Other versions
JP5552256B2 (ja
JP2009278078A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2009100063A priority Critical patent/JP5552256B2/ja
Priority claimed from JP2009100063A external-priority patent/JP5552256B2/ja
Publication of JP2009278078A publication Critical patent/JP2009278078A/ja
Publication of JP2009278078A5 publication Critical patent/JP2009278078A5/ja
Application granted granted Critical
Publication of JP5552256B2 publication Critical patent/JP5552256B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (8)

  1. 第１の誘電体と、
    第２の誘電体と、
    第１電源電位が印加される第１配線と、
    前記第１の誘電体を介して前記第１配線に隣接して形成され、第２電源電位が印加される第２配線と、
    複数の半導体素子を含み、前記第１配線および前記第２配線に電気的に接続され、前記第１配線および前記第２配線に取り囲まれている集積回路と、
    前記第２の誘電体を介して前記第１配線および前記第２配線と重なり、電気的に浮遊状態とされている少なくとも１つの半導体膜または導電膜と、を有することを特徴とする半導体装置。
  2. 第１電源電位が印加される第１配線と、
    第２電源電位が印加される第２配線と、
    第１絶縁膜と、
    前記第１絶縁膜上に形成されている第２絶縁膜と、
    前記第１配線に含まれ、前記第１絶縁膜上に形成されている第１導電膜と、
    前記第２配線に含まれ、前記第２絶縁膜を介して前記第１導電膜と隣接して前記第１絶縁膜上に形成されている第２導電膜と、
    複数の半導体素子を含み、前記第１導電膜および前記第２導電膜に取り囲まれ、前記第１導電膜を経て前記第１電源電位が印加され、前記第２導電膜を経て前記第２電源電位が印加される集積回路と、
    前記第１絶縁膜を介して前記第１導電膜および前記第２導電膜に重なり、電気的に浮遊状態とされている少なくとも１つの半導体膜または第３導電膜と、を有することを特徴とする半導体装置。
  3. 第１電源電位が印加される第１配線と、
    第２電源電位が印加される第２配線と、
    第１絶縁膜と、
    前記第１絶縁膜上に形成されている第２絶縁膜と、
    前記第２絶縁膜上に形成されている第３絶縁膜と、
    前記第１配線に含まれ、前記第１絶縁膜上に形成されている第１導電膜と、
    前記第２配線に含まれ、前記第２絶縁膜を介して前記第１導電膜に隣接して前記第１絶縁膜上に形成されている第２導電膜と、
    前記第１配線に含まれ、前記第２絶縁膜を介して前記第１導電膜および前記第２導電膜上に形成されている第３導電膜と、
    前記第２配線に含まれ、記第３絶縁膜を介して前記第３導電膜に隣接し、前記第２絶縁膜を介して前記第１導電膜および前記第２導電膜上に形成されている第４導電膜と、
    複数の半導体素子を含み、前記第１導電膜乃至前記第４導電膜に取り囲まれ、前記第１導電膜および前記第３導電膜を経て前記第１電源電位が印加され、前記第２導電膜および前記第４導電膜を経て前記第２電源電位が印加される集積回路と、
    前記第１導電膜乃至前記第４導電膜に重なり、前記第１絶縁膜に覆われ、電気的に浮遊状態とされている少なくとも１つの半導体膜または第５導電膜と、を有することを特徴とする半導体装置。
  4. 第１電源電位が印加される第１配線と、
    第２電源電位が印加される第２配線と、
    第１絶縁膜と、
    前記第１絶縁膜上に形成されている第２絶縁膜と、
    前記第１配線に含まれ、前記第１絶縁膜上に形成されている第１導電膜と、
    前記第２配線に含まれ、前記第２絶縁膜を介して前記第１導電膜と隣接して前記第１絶縁膜上に形成されている第２導電膜と、
    複数の半導体素子を含み、前記第１導電膜および前記第２導電膜に取り囲まれ、前記第１導電膜を経て前記第１電源電位が印加され、前記第２導電膜を経て前記第２電源電位が印加される集積回路と、を有することを特徴とする半導体装置。
  5. 第１電源電位が印加される第１配線と、
    第２電源電位が印加される第２配線と、
    第１絶縁膜と、
    前記第１絶縁膜上に形成されている第２絶縁膜と、
    前記第２絶縁膜上に形成されている第３絶縁膜と、
    前記第１配線に含まれ、前記第１絶縁膜上に形成されている第１導電膜と、
    前記第２配線に含まれ、前記第２絶縁膜を介して前記第１導電膜に隣接して前記第１絶縁膜上に形成されている第２導電膜と、
    前記第１配線に含まれ、前記第２絶縁膜を介して前記第１導電膜および前記第２導電膜上に形成されている第３導電膜と、
    前記第２配線に含まれ、記第３絶縁膜を介して前記第３導電膜に隣接し、前記第２絶縁膜を介して前記第１導電膜および前記第２導電膜上に形成されている第４導電膜と、
    複数の半導体素子を含み、前記第１導電膜乃至前記第４導電膜に取り囲まれ、前記第１導電膜および前記第３導電膜を経て前記第１電源電位が印加され、前記第２導電膜および前記第４導電膜を経て前記第２電源電位が印加される集積回路と、を有することを特徴とする半導体装置。
  6. 請求項３又は請求項５において、
    前記第１導電膜と前記第４導電膜は、前記第２絶縁膜を介して隣接し、
    前記第２導電膜と前記第３導電膜は、前記第２絶縁膜を介して隣接していることを特徴とする半導体装置。
  7. 請求項１乃至６のいずれか１項において、
    前記集積回路は、
    光電変換素子と、
    前記光電変換素子を流れる電流を増幅する増幅回路と、
    を有することを特徴とする半導体装置。
  8. 請求項１乃至７のいずれか１項において、
    前記集積回路は、ガラス基板上に形成されていることを特徴とする半導体装置。
JP2009100063A 2008-04-18 2009-04-16 半導体装置 Expired - Fee Related JP5552256B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009100063A JP5552256B2 (ja) 2008-04-18 2009-04-16 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008108896 2008-04-18
JP2008108896 2008-04-18
JP2009100063A JP5552256B2 (ja) 2008-04-18 2009-04-16 半導体装置

Publications (3)

Publication Number Publication Date
JP2009278078A JP2009278078A (ja) 2009-11-26
JP2009278078A5 true JP2009278078A5 (ja) 2012-04-12
JP5552256B2 JP5552256B2 (ja) 2014-07-16

Family

ID=41200418

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009100063A Expired - Fee Related JP5552256B2 (ja) 2008-04-18 2009-04-16 半導体装置

Country Status (2)

Country Link
US (1) US8106474B2 (ja)
JP (1) JP5552256B2 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9180278B2 (en) * 2008-08-11 2015-11-10 Terumo Kabushiki Kaisha Medical instrument
KR20120091243A (ko) * 2009-10-30 2012-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101945171B1 (ko) 2009-12-08 2019-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011070892A1 (en) * 2009-12-08 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101768433B1 (ko) * 2009-12-18 2017-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
JP2012147393A (ja) * 2011-01-14 2012-08-02 Fujifilm Corp 放射線画像撮影装置、放射線画像撮影プログラム、及び放射線画像撮影方法
JP2012209543A (ja) * 2011-03-11 2012-10-25 Semiconductor Energy Lab Co Ltd 半導体装置
US9064694B2 (en) * 2012-07-12 2015-06-23 Tokyo Electron Limited Nitridation of atomic layer deposited high-k dielectrics using trisilylamine
JP2014120615A (ja) * 2012-12-17 2014-06-30 Fujitsu Semiconductor Ltd 容量素子、容量アレイおよびａ／ｄ変換器
EP2778715A1 (en) * 2013-03-14 2014-09-17 Agfa Healthcare A pixel unit for a radiographic image detecting apparatus
CN203811938U (zh) * 2014-05-14 2014-09-03 北京京东方光电科技有限公司 一种显示面板和显示装置
US11205669B2 (en) * 2014-06-09 2021-12-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including photoelectric conversion element
US9431363B1 (en) * 2014-11-25 2016-08-30 Automated Assembly Corporation Wire bonded IC components to round wire
JP6426068B2 (ja) 2015-08-10 2018-11-21 朝日インテック株式会社 カテーテル及びバルーンカテーテル
US9911756B2 (en) * 2015-08-31 2018-03-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor and electronic device surrounded by layer having assigned band gap to prevent electrostatic discharge damage
US9595501B1 (en) 2015-10-30 2017-03-14 Automated Assembly Corporation Wire bonded electronic devices to round wire
US9484209B1 (en) 2015-11-20 2016-11-01 International Business Machines Corporation Flexible and stretchable sensors formed by patterned spalling
CN108511411B (zh) * 2017-02-28 2021-09-10 株式会社村田制作所 半导体装置
US11227862B2 (en) 2017-02-28 2022-01-18 Murata Manufacturing Co., Ltd. Semiconductor device
US10381325B1 (en) 2017-08-04 2019-08-13 Automated Assembly Corporation Guide posts for wire bonding
JP6991816B2 (ja) * 2017-09-29 2022-01-13 キヤノン株式会社 半導体装置および機器
US10171133B1 (en) 2018-02-20 2019-01-01 Automated Assembly Corporation Transponder arrangement
WO2023166379A1 (ja) * 2022-03-04 2023-09-07 株式会社半導体エネルギー研究所 半導体装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6327044A (ja) 1986-07-18 1988-02-04 Nec Corp 半導体装置
JP2721909B2 (ja) * 1989-01-18 1998-03-04 三菱電機株式会社 半導体記憶装置
JPH0511667A (ja) 1991-07-02 1993-01-22 Mitsubishi Electric Corp 電子写真画像形成装置
JP3184251B2 (ja) * 1991-07-25 2001-07-09 株式会社日立製作所 半導体装置
JPH0685308A (ja) * 1992-09-01 1994-03-25 Sanyo Electric Co Ltd 光センサ
US5477414A (en) * 1993-05-03 1995-12-19 Xilinx, Inc. ESD protection circuit
JP3195474B2 (ja) * 1993-09-20 2001-08-06 富士通株式会社 半導体装置
US5639989A (en) * 1994-04-19 1997-06-17 Motorola Inc. Shielded electronic component assembly and method for making the same
US5483099A (en) * 1994-08-31 1996-01-09 Intel Corporation Standardized power and ground design for pin grid array packages
US5825601A (en) * 1997-06-16 1998-10-20 Lsi Logic Corporation Power supply ESD protection circuit
EP0903780A3 (en) * 1997-09-19 1999-08-25 Texas Instruments Incorporated Method and apparatus for a wire bonded package for integrated circuits
JP4080582B2 (ja) * 1997-12-22 2008-04-23 株式会社東芝 半導体集積回路装置
JP3522144B2 (ja) * 1999-02-25 2004-04-26 富士通株式会社 容量回路および半導体集積回路装置
US6310379B1 (en) * 1999-06-03 2001-10-30 Texas Instruments Incorporated NMOS triggered NMOS ESD protection circuit using low voltage NMOS transistors
JP3505461B2 (ja) 2000-03-03 2004-03-08 三洋電機株式会社 絶縁ゲート型半導体装置
JP2001339051A (ja) 2000-05-30 2001-12-07 Toshiba Corp 回路素子の保護回路
DE60140722D1 (de) * 2000-09-05 2010-01-21 Nxp Bv Integrierte elektromagnetische Abschirmvorrichtung
JP3983067B2 (ja) * 2001-03-19 2007-09-26 Ｎｅｃエレクトロニクス株式会社 半導体集積回路の静電保護回路
EP1494167A1 (en) * 2003-07-04 2005-01-05 Koninklijke Philips Electronics N.V. Flexible semiconductor device and identification label
JP2006196803A (ja) * 2005-01-17 2006-07-27 Toshiba Lsi System Support Kk 半導体装置
JP4532418B2 (ja) * 2005-02-18 2010-08-25 株式会社半導体エネルギー研究所 光センサ及びその作製方法
US7566971B2 (en) * 2005-05-27 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2008071931A (ja) * 2006-09-14 2008-03-27 Toshiba Corp 半導体装置

Similar Documents

Publication Publication Date Title
JP2009278078A5 (ja)
JP2006203187A5 (ja)
JP2010097203A5 (ja)
JP2017010052A5 (ja) 半導体装置
JP2014022561A5 (ja)
JP2011054951A5 (ja) 半導体装置
JP2011119675A5 (ja)
JP2008270757A5 (ja)
JP2010113346A5 (ja)
JP2010170108A5 (ja) 半導体装置
JP2009231824A5 (ja) 半導体装置
JP2010135777A5 (ja) 半導体装置
JP2013016831A5 (ja)
JP2010041042A5 (ja)
JP2008182214A5 (ja)
JP2009094492A5 (ja)
JP2011118887A5 (ja) 半導体装置及び表示装置
ATE532126T1 (de) Berührungsoberfläche mit isolierschicht
JP2012164976A5 (ja) 半導体装置の作製方法
JP2013257863A5 (ja) タッチパネル
JP2010087494A5 (ja) 半導体装置
JP2010135778A5 (ja) 半導体装置
JP2014186139A5 (ja)
JP2013219348A5 (ja)
JP2011014892A5 (ja)