JP2010041042A5 - - Google Patents

Claims (12)

1. 第１端子と、
   第２端子と、
   前記第１端子および前記第２端子に電気的に接続されている第１の回路と、
   過電圧から前記第１の回路を保護することができる機能を有し、前記第１端子および前記第２端子の間に挿入されている第２の回路と、を有する半導体装置であって、
   前記第２の回路は、
   絶縁表面上に形成され、Ｎ型不純物領域およびＰ型不純物領域が形成されている半導体膜を有するダイオードと、
   前記半導体膜上に形成され、前記Ｎ型不純物領域に達する複数の第１開口および前記Ｐ型不純物領域に達する複数の第２開口を有する第１絶縁膜と、
   前記第１絶縁膜上に形成され、前記複数の第１開口において前記Ｎ型不純物領域と電気的に接続された第１導電膜と、
   前記第１絶縁膜上に形成され、前記複数の第２開口において前記Ｐ型不純物領域と電気的に接続された第２導電膜と、
   前記第１導電膜および前記第２導電膜上に形成され、前記第１導電膜に達する複数の第３開口および前記第２導電膜に達する複数の第４開口を有する第２絶縁膜と、
   前記第２絶縁膜上に形成され、前記第１端子に電気的に接続され、前記複数の第３開口において前記第１導電膜と電気的に接続された第３導電膜と、
   前記第２絶縁膜上に形成され、前記第２端子に電気的に接続され、前記複数の第４開口において前記第２導電膜と電気的に接続された第４導電膜と、を有し、
   前記複数の第１開口における複数の電気的な接続部は、前記Ｎ型不純物領域の全体に分布するように設けられ、
   前記複数の第２開口における複数の電気的な接続部は、前記Ｐ型不純物領域の全体に分布するように設けられることを特徴とする半導体装置。
2. 第１端子と、
   第２端子と、
   前記第１端子および前記第２端子に電気的に接続されている第１の回路と、
   過電圧から前記第１の回路を保護することができる機能を有し、前記第１端子および前記第２端子の間に挿入されている第２の回路と、を有する半導体装置であって、
   前記第２の回路は、
   絶縁表面上に形成され、第１のＰ型不純物領域、第２のＰ型不純物領域、および前記第１のＰ型不純物領域と前記第２のＰ型不純物領域とを囲む１つのＮ型不純物領域が形成されている半導体膜を有するダイオードと、
   前記半導体膜上に形成され、前記Ｎ型不純物領域に達する複数の第１開口、前記第１のＰ型不純物領域に達する複数の第２開口、および前記第２のＰ型不純物領域に達する複数の第３開口を有する第１絶縁膜と、
   前記第１絶縁膜上に形成され、前記複数の第１開口において前記Ｎ型不純物領域と電気的に接続された第１導電膜と、
   前記第１絶縁膜上に形成され、前記複数の第２開口において前記第１のＰ型不純物領域と電気的に接続された第２導電膜と、
   前記第１絶縁膜上に形成され、前記複数の第３開口において前記第２のＰ型不純物領域と電気的に接続された第３導電膜と、
   前記第１導電膜、前記第２導電膜、および前記第３導電膜上に形成され、前記第１導電膜に達する複数の第４開口、前記第２導電膜に達する複数の第５開口、および前記第３導電膜に達する複数の第６開口を有する第２絶縁膜と、
   前記第２絶縁膜上に形成され、前記第１端子に電気的に接続され、前記複数の第４開口において前記第１導電膜と電気的に接続された第４導電膜と、
   前記第２絶縁膜上に形成され、前記第２端子に電気的に接続され、前記複数の第５開口において前記第２導電膜と電気的に接続され、前記複数の第６開口において前記第３導電膜と電気的に接続された第５導電膜と、を有し、
   前記複数の第１開口における複数の電気的な接続部は、前記Ｎ型不純物領域の全体に分布するように設けられ、
   前記複数の第２開口における複数の電気的な接続部は、前記第１のＰ型不純物領域の全体に分布するように設けられ、
   前記複数の第３開口における複数の電気的な接続部は、前記第２のＰ型不純物領域の全体に分布するように設けられることを特徴とする半導体装置。
3. 第１端子と、
   第２端子と、
   前記第１端子および前記第２端子に電気的に接続されている第１の回路と、
   過電圧から前記第１の回路を保護することができる機能を有し、前記第１端子および前記第２端子の間に挿入されている第２の回路と、を有する半導体装置であって、
   前記第２の回路は、
   絶縁表面上に形成され、第１のＮ型不純物領域、第２のＮ型不純物領域、および前記第１のＮ型不純物領域と前記第２のＮ型不純物領域とを囲む１つのＰ型不純物領域が形成されている半導体膜を有するダイオードと、
   前記半導体膜上に形成され、前記Ｐ型不純物領域に達する複数の第１開口、前記第１のＮ型不純物領域に達する複数の第２開口、および前記第２のＮ型不純物領域に達する複数の第３開口を有する第１絶縁膜と、
   前記第１絶縁膜上に形成され、前記複数の第１開口において前記Ｐ型不純物領域と電気的に接続された第１導電膜と、
   前記第１絶縁膜上に形成され、前記複数の第２開口において前記第１のＮ型不純物領域と電気的に接続された第２導電膜と、
   前記第１絶縁膜上に形成され、前記複数の第３開口において前記第２のＮ型不純物領域と電気的に接続された第３導電膜と、
   前記第１導電膜、前記第２導電膜、および前記第３導電膜上に形成され、前記第１導電膜に達する複数の第４開口、前記第２導電膜に達する複数の第５開口、および前記第３導電膜に達する複数の第６開口を有する第２絶縁膜と、
   前記第２絶縁膜上に形成され、前記第１端子に電気的に接続され、前記複数の第４開口において前記第１導電膜と電気的に接続された第４導電膜と、
   前記第２絶縁膜上に形成され、前記第２端子に電気的に接続され、前記複数の第５開口において前記第２導電膜と電気的に接続され、前記複数の第６開口において前記第３導電膜と電気的に接続された第５導電膜と、を有し、
   前記複数の第１開口における複数の電気的な接続部は、前記Ｐ型不純物領域の全体に分布するように設けられ、
   前記複数の第２開口における複数の電気的な接続部は、前記第１のＮ型不純物領域の全体に分布するように設けられ、
   前記複数の第３開口における複数の電気的な接続部は、前記第２のＮ型不純物領域の全体に分布するように設けられることを特徴とする半導体装置。
4. 請求項１において、
   前記半導体膜には、さらに、前記Ｎ型不純物領域と前記Ｐ型不純物領域の間に、かつ前記Ｎ型不純物領域および前記Ｐ型不純物領域に隣接して、前記Ｎ型不純物領域および前記Ｐ型不純物領域よりも抵抗の高い領域が形成されていることを特徴とする半導体装置。
5. 請求項２において、
   前記半導体膜には、さらに、前記第１のＰ型不純物領域を取り囲み、かつ前記Ｎ型不純物領域および前記第１のＰ型不純物領域に隣接して第１の領域が形成され、前記第２のＰ型不純物領域を取り囲み、かつ前記Ｎ型不純物領域および前記第２のＰ型不純物領域に隣接して第２の領域が形成され、
   前記第１の領域および前記第２の領域は、前記Ｎ型不純物領域、前記第１のＰ型不純物領域、および前記第２のＰ型不純物領域よりも抵抗が高いことを特徴とする半導体装置。
6. 請求項３において、
   前記半導体膜には、さらに、前記第１のＮ型不純物領域を取り囲み、かつ前記第１のＮ型不純物領域および前記Ｐ型不純物領域に隣接して第１の領域が形成され、前記第２のＮ型不純物領域を取り囲み、かつ前記第２のＮ型不純物領域および前記Ｐ型不純物領域に隣接して第２の領域が形成され、
   前記第１の領域および前記第２の領域は、前記第１のＮ型不純物領域、前記第２のＮ型不純物領域、および前記Ｐ型不純物領域よりも抵抗が高いことを特徴とする半導体装置。
7. 請求項１または４において、
   前記第１導電膜、および前記第２導電膜は、それぞれ、前記第１の回路の配線または電極を構成する部分を有することを特徴とする半導体装置。
8. 請求項２、３、５および６のいずれか１項において、
   前記第１導電膜は、前記第１の回路の配線または電極を構成する部分を有することを特徴とする半導体装置。
9. 請求項１乃至８のいずれか１項において、
   前記第１の回路および前記第２の回路は、ガラス基板上の第３絶縁膜上に設けられていることを特徴とする半導体装置。
10. 請求項１乃至９のいずれか１項において、
    前記半導体膜は非単結晶半導体膜であることを特徴とする半導体装置。
11. 請求項１乃至９のいずれか１項において、
    前記第１の回路は、非単結晶半導体膜でチャネル形成領域が形成されているトランジスタを有し、
    前記第２の回路が有する前記半導体膜は非単結晶半導体膜であることを特徴とする半導体装置。
12. 請求項１乃至１１のいずれか１項において、
    前記第１の回路は、フォトダイオードと、前記フォトダイオードの出力電流を増幅する増幅回路とを有することを特徴とする半導体装置。