JP4605996B2 - 半導体集積回路装置の製造方法 - Google Patents

半導体集積回路装置の製造方法 Download PDF

Info

Publication number
JP4605996B2
JP4605996B2 JP2003152329A JP2003152329A JP4605996B2 JP 4605996 B2 JP4605996 B2 JP 4605996B2 JP 2003152329 A JP2003152329 A JP 2003152329A JP 2003152329 A JP2003152329 A JP 2003152329A JP 4605996 B2 JP4605996 B2 JP 4605996B2
Authority
JP
Japan
Prior art keywords
wire
semiconductor chip
chip
semiconductor
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003152329A
Other languages
English (en)
Other versions
JP2004356382A (ja
Inventor
英敏 倉谷
南木 森賀
文昭 英賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2003152329A priority Critical patent/JP4605996B2/ja
Publication of JP2004356382A publication Critical patent/JP2004356382A/ja
Application granted granted Critical
Publication of JP4605996B2 publication Critical patent/JP4605996B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/8503—Reshaping, e.g. forming the ball or the wedge of the wire connector
    • H01L2224/85035—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball"
    • H01L2224/85045—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball" using a corona discharge, e.g. electronic flame off [EFO]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85186—Translational movements connecting first outside the semiconductor or solid-state body, i.e. off-chip, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【０００１】
【発明の属する技術分野】
この発明は、２つ以上の半導体チップを平面配置して一つのパッケージに搭載する半導体集積回路装置（ＭＣＰ）に関するもので、特に、樹脂封止する時に発生するワイヤ流れやダイパッドの傾きにより、隣り合うワイヤ同士の接触や、ワイヤとチップコーナーエッヂとの接触を防止するための技術に関するものである。
【０００２】
【従来の技術】
２つ以上の半導体チップを平面配置して一つのパッケージに搭載し、半導体チップと半導体チップをワイヤリングする場合、片方の半導体チップ側にボール接合し、もう一方の半導体チップ側にステッチ接合を行う。この場合、各半導体チップの厚みが等しく、両接合点に高低差がないために、半導体チップをモールド樹脂で封止する際に、ワイヤとチップコーナーエッヂの接触が、問題となっていた。
【０００３】
従来は、この問題を解決するためにボール接合側のワイヤループ高さを高く設定し、ワイヤとチップコーナーエッヂのクリアランス（隙間）を確保する手段がとられているが、ワイヤループの形成性（安定性）が悪くなる傾向があり、樹脂封止の際に、ワイヤ流れ（モールド成形の樹脂注入でワイヤの形状がくずれる欠陥）が大きくなり、隣り合うワイヤどうしの接触が問題となる。
【０００４】
最近の半導体パッケージは、厚みが薄くなる傾向にあり、上述のような手段をとるとワイヤ露出等問題が生じてしまう。
【０００５】
また、一般的な半導体チップは、パッドを半導体チップの外周部に配列しているが、パッドよりも外側に能動領域をもつ半導体チップも出てきており、このような半導体チップと半導体チップのワイヤリングになるとループ長も長くなり、ワイヤとチップコーナーエッヂの接触、隣り合うワイヤどうしの接触がより問題となる。
【０００６】
なお、従来、特許文献１（特開昭６２−１３４９３９号公報）において、混成集積回路を構成するベアチップ部品やベアチップＩＣの電極が、ボンディング用ワイヤを介してマザーボードの導電パターンからなる電極に接続されている図（第１図）が示されており、そこでは厚みの異なるベアチップ部品とベアチップＩＣとがワイヤ接続されている様子が示されているが、チップ間の厚みの具体的な記載、ボールボンド及びステッチボンドについての記載がない。
【０００７】
また、従来、特許文献２（特開平４−２９４５５２号公報）において、ボンディングパッド部にステッチボンディングを行う際、突起電極を介して行うようにし、接合に十分な強度を得、衝撃荷重を小さくでき、ボンディングパッド周辺のペレットへのダメージを抑制できることが示されているが、半導体チップ厚みの差については開示されていない。
【０００８】
更に、従来、特許文献３（特開２０００−１５６４５３号公報）において、ワイヤボンディングしたワイヤの改修作業を容易にしたワイヤボンディング接続構造並びにワイヤの改修方法が示されている。そこでは、基板上に搭載された２つの半導体素子間のワイヤボンディング接続構造において、それぞれの半導体素子上に、電極を２ｎ列以上の複数列に配列し、且つ配列方向に直交する方向で各列の電極の中心が重ならないようそれぞれ中心をずらして配列し、各電極列別に第１ボンド側と第２ボンド側と交互になるように分けてボンディングされている。
【０００９】
【特許文献１】
特開昭６２−１３４９３９号公報（第１図）
【特許文献２】
特開平４−２９４５５２号公報（発明の効果）
【特許文献３】
特開２０００−１５６４５３号公報（請求項１、発明が解決しようとする課題）
【００１０】
【発明が解決しようとする課題】
以上、従来の半導体チップの樹脂封止工程における技術的課題は、（１）隣り合うワイヤ同士の接触、（２）ワイヤとチップコーナーエッヂとの接触であり、これらの問題が生じる理由は、（ａ）ワイヤリング時に、ワイヤとチップコーナーエッヂとのクリアランスが少ないこと、（ｂ）モールド樹脂等による封止の際に、ワイヤが流れて変形すること、（ｃ）モールド樹脂等による封止の際に、ダイパッドが傾くこと、（ｄ）ワイヤループ長が長くなること（ワイヤが安定しない、垂れる）である。
【００１１】
この発明は、上記のような課題を解消するためになされたもので、ワイヤのショートの懸念を改善し、２つ以上の半導体チップを平面配置して一つのパッケージに容易に搭載できる半導体集積回路装置に適した製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
この発明による半導体集積回路装置の製造方法は、以下の工程を有している。
第１のパッドが設けられた第１の主面と第１の主面に隣接する第１の側面とを有しかつ厚みｐを有する半導体チップＡと、第２の主面と第２の主面に隣接する第２の側面とを有しかつ厚みｐよりも小さい厚みｑを有する半導体チップＢとが、第１および第２の側面が互いに向き合うように配置される。ワイヤの先端にボールが形成される。ボールを第１のパッドに押し付けることで、ボールを介して第１のパッドにワイヤが接合される。第１のパッドに接合されたワイヤが、第２の主面にステッチ接合される。ステッチ接合の後に、半導体チップＡおよびＢがモールド樹脂により封止される。
【００１３】
また、半導体チップＢ側のワイヤボンド接合をバンプ上ステッチ接合としたことを特徴とする。
【００１４】
更に、半導体チップＡと半導体チップＢの厚みの差（ｐ−ｑ）が５０μｍ以上あることが好ましい。
【００１５】
また、半導体チップＡと半導体チップＢを接合するワイヤのループ形状を、第１屈曲点及び第２屈曲点をつけた台形形状とし、第１屈曲点と第２屈曲点間との間の長さを、ワイヤおよび半導体チップＡの接合部分と、ワイヤおよび半導体チップＢの接合部分との間の水平方向に沿った直線の長さの１５％〜４０％にすることを特徴とする。
【００１６】
また、ワイヤおよび半導体チップＡの接合部分と、ワイヤおよび半導体チップＢの接合部分との間の水平方向に沿った直線の長さを０．８〜３ｍｍとすることを特徴とする。
【００１８】
また、半導体チップＢのパッド位置を当該チップ端部から０．５ｍｍ以上中央方向に配置したことを特徴とする。
【００１９】
更に、モールド樹脂として、エポキシ樹脂を主成分とし無機充填材が全体に対して７０％以上含有していると共に、当該モールド樹脂の流動特性が、溶融粘度１５．０Ｐａ・Ｓ以下、スパイラルフローが１００ｃｍ以上であるものを使用する。
【００２０】
更に、モールド樹脂の注入方向に対して、半導体チップ間を結合するワイヤ方向が、上記樹脂注入方向と平行の場合を０度とした場合、０〜８０度となるようにワイヤリングされていることを特徴とする。
【００２１】
【発明の実施の形態】
実施の形態１．
以下、この発明の実施の形態を図面に基づいて説明する。図１（ａ）及び（ｂ）は、この発明の実施の形態１による半導体集積回路装置を示す内部平面図及び側面断面図である。
【００２２】
図１は、２つの半導体チップ１（半導体チップＡ）及び半導体チップ２（半導体チップＢ）をダイパッド５上に平面配置して搭載している半導体集積回路装置を示している。ワイヤ３は半導体チップＡと半導体チップＢを結ぶ金線等の接続線であり、ワイヤ４は半導体チップＡ又はＢとインナーリード７を結ぶ金線等の接続線である。また、パッド６はワイヤボンディングのために半導体チップＡ及びＢに形成された電極である。そして、半導体チップＡ及びＢ、ダイパッド５、並びにワイヤ３及び４は、エポキシ樹脂等を主成分とした封止樹脂８によりモールド成形されている。
【００２３】
また、図１（ｂ）に示すように、半導体チップＡの厚みをｐ、半導体チップＢの厚みをｑ、半導体チップＡと半導体チップＢ間の距離をｗ、ワイヤ３のループ高さ（ワイヤ３がえがく弧の最高点とボンディング面からの高さ）をｘ、ワイヤ３上の樹脂の厚みをｙ、半導体チップＢにおけるチップエッヂとワイヤ間距離をｚとする。
【００２４】
本実施の形態では、ボール接合部側の半導体チップＡの厚みｐを、ステッチ接合部側の半導体チップＢの厚みｑより厚くしている。ここで、ボール接合とは、第１ボンド（２点以上に接続するワイヤボンディング作業で初めにボンディングを行う側）において、電気トーチ等によりワイヤ先端に形成されたボールをキャピラリで押し付けて接合するボンディングを意味し、ステッチ接合とは、第２ボンド以降に行われる接合で、キャピラリの周縁の一部分によりワイヤを圧接して行うボンディングを意味する。
【００２５】
従来は、図２に示すように、ボール接合部側の半導体チップＡの厚みｐとステッチ接合部側の半導体チップＢの厚みｑが同一のため、ステッチ接合部側の半導体チップＢにおけるチップエッヂとワイヤ間の距離が少なくなり（図示Ｃ）、ワイヤショートの懸念がある。これに対して、本実施の形態によれば、ボール接合部側の半導体チップＡの厚みｐをステッチ接合部側の半導体チップＢの厚みｑより厚くしているので、チップエッヂとワイヤ間の距離ｚが大きくなり、ワイヤとチップエッヂとのショートを回避することができる。
【００２６】
また、本実施の形態において、半導体チップＢ側にバンプ上ステッチ接合技術を用いると、更に上述の効果が増す。図３において、（３０）はバンプ上ステッチ接合技術、（３１）は通常ワイヤボンディングのステッチ接合技術の各ステップを示す。通常のステッチ接合技術（３１）では、上述したように、ステップ（３１Ａ）において、半導体チップＡのパッド上に、電気トーチ等によりワイヤ先端に形成されたボールをキャピラリで押し付けてボール接合する。次に、ステップ（３１Ｂ）において、半導体チップＢのパッド上に、キャピラリの周縁の一部分によりワイヤ３を圧接してステッチ接合を行う。これに対して、バンプ上ステッチ技術（３０）は、まずステップ（３０Ａ）において、半導体チップＢのパッド上にワイヤ先端に形成されたボールをキャピラリで押し付けてバンプを形成した後、ワイヤを引きちぎる。そしてステップ（３０Ｂ）において半導体チップＡのパッド上にボール接合を行い、ステップ（３０Ｃ）において半導体チップＢのパッド上に形成されたバンプ上にワイヤ３を圧接してステッチ接合を行う。このように、半導体チップＡとＢの厚みに有意差（ｐ−ｑ＞０）を持たせるのに加えて、半導体チップＢ側の接合をバンプ上ステッチ接合とすると、半導体チップＢにおけるチップエッヂとワイヤ間の距離ｚがさらに大きくなり、ワイヤとチップエッヂとのショートを回避することができる。
【００２７】
次に、半導体チップＢのチップ厚みｑを変化させ、樹脂モールド後の半導体チップＢのチップエッヂ・ワイヤ間距離ｚの確認を行った。半導体チップＡと半導体チップＢ間の距離ｗは１．０ｍｍとし（ループ形状安定のためｗは０．８ｍｍ以上が望ましい）、ループ高さｘは２５０±３０μｍとし、ワイヤ上樹脂厚ｙはワイヤが露出しないよう４０μｍ以下として、評価を行った。図４に示すように、半導体チップＢのチップ厚みｑを半導体チップＡのチップ厚みｐより薄くすることで、半導体チップＢにおけるチップエッヂ・ワイヤ間距離ｚは大きくなり、良好な結果となった。なお、図４においてはチップ厚み（従って厚みの差ｐ−ｑも）が１００μｍ単位のものが示されているが、半導体チップＡとＢの厚みの差（ｐ−ｑ）が５０μｍあれば断面を測定した時に、十分に上述の効果を達成することが判明した。現在の製品において、半導体チップＡとＢの厚みの差（ｐ−ｑ）が０であってもエッジショートは起こっていないが、これはワイヤループの高さを高く（すなわちパッケージ厚みが大きくなる、ワイヤ流れが生じる）すること等によってショートを回避している。本実施の形態では、半導体チップＡとＢの厚みに有意差を持たせることで、ループ高さを低く設定してもショート回避のマージンが大きくなり、量産時のバラツキが生じても充分なマージンができる。
【００２８】
図５は半導体チップＢのチップエッヂ・ワイヤ間距離ｚの観察結果を表わす図であり、図５（ａ）において、チップエッヂが見えるまでパッケージを研磨して半導体チップＢのチップエッヂ・ワイヤ間距離ｚを観察した写真及びデータが図５（ｂ）又は図５（ｃ）である。すなわち、図５（ｂ）は半導体チップＡ及びＢの厚みｐ，ｑがともに４００μｍの場合の、図５（ｃ）は半導体チップＡの厚みｐが４００μｍ、半導体チップＢの厚みｑが３００μｍの場合の、チップエッヂ・ワイヤ間距離の観察写真と、チップエッヂ・ワイヤ間距離ｚ（μｍ）の平均値（Ａｖｅ）、最大値（Ｍａｘ）、最小値（Ｍｉｎ）、標準偏差（σ）を表わしている。なお、図５に示した評価は、チップ間距離ｗが約１．５ｍｍ、半導体チップＢ側のチップエッヂ・パッド間距離が約５０μｍのものである。
【００２９】
以上のように、実施の形態１によれば、ボール接合部側の半導体チップＡの厚みｐをステッチ接合部側の半導体チップＢの厚みｑより厚くすることにより、ステッチ接合部側の半導体チップＢのチップエッヂとワイヤ間の距離ｚが大きくなり、ワイヤとチップエッヂとのショートを回避することができる。
【００３０】
実施の形態２．
実施の形態２は、所定の樹脂特性を有するモールド樹脂を使用することにより、ワイヤとチップエッヂとのショートを抑制しようとするものである。
【００３１】
図６は、モールド樹脂の流動特性がワイヤ流れ曲率、ダイパッドシフトに及ぼす影響を調査した結果を示した図である。図６において、モールド樹脂の粘度が低くなること、スパイラルフロー（ＳＦ）長さが長くなることによってワイヤ流れ曲率、ダイパッドシフトが抑制されることが分かる。
【００３２】
ここで、スパイラルフロー（ＳＦ）とは、射出成形での樹脂の流動性を評価する方法であり、スパイラル形状をしたフローテスト金型に、一定の条件下で樹脂を充填した時に樹脂が到達する長さをスパイラルフロー長さと呼ぶ。図６での測定条件は以下の通りである。
（１）測定装置
金型 ：ＥＭＭＩ−１−６６に規定
成形機 ：トランスファー成形機
（２）測定試料（ｎ＝３）
試料を保存庫から取り出し、未開封のまま２時間室温下に放置後、開封して測定を行う。なお、開封後２時間以内に試験を完了する。
（３）測定条件
▲１▼試料量 ：約１５ｇ（カル厚約３ｍｍに設定）
▲２▼射出圧力 ：６．９±０．５ＭＰａ
▲３▼成形時間 ：１２０±５秒間
▲４▼プレヒート：なし
▲５▼温度水準 ：１７５±２℃
（４）測定方法
規定の温度水準に達したことを確認後、試料を仕込み、速やかにプランジャーを降下させ１０秒以内に加圧を開始する。規定時間終了後に金型を解体し、樹脂のフロー長さ（ｃｍ）を読み取る。
【００３３】
また、ゲル化時間（ＧＴ）の測定条件は以下の通りである。
Figure 0004605996
（２）測定試料（ｎ＝３）
試料を保存庫から取り出し、未開封のまま２時間室温下に放置後、開封して測定を行う。なお、開封後２時間以内に試験を完了する。
（３）測定条件
▲１▼試料量 ：１．７ｃｃ
▲２▼温度水準 ：１７５±０．５℃
（４）測定方法
指定の温度水準にコントロールされた熱板上に試料を置き、ステンレス製スパチュラーにてほぼ円形に広げ、同時にストップウォッチにて測定を開始する。試料が熱板の温度により溶け始めた時点から、ステンレス製スパチュラーにて試料の周囲を削り取り、熱板表面に残った試料の状態を観察し、ゲル化が開始された時点をもって終了する。
【００３４】
また、図７はワイヤ近接とワイヤ流れを説明するための一般的な半導体装置の概略平面図であり、ワイヤ流れ曲率は、Ｘ（ワイヤ流れ方向の距離）／Ｌ（ワイヤ接合点の直線距離）×１００（％）で表わされる。
【００３５】
更に、図８はダイパッドシフトを説明するための一般的な半導体装置の概略平面図である。ダイパッドシフトはダイパッドのコーナー４点の平均位置とダイパッドの設計位置とのズレで表わされ、ダイパッド傾きはダイパッドのコーナー４点の相対位置ズレの最大値で表わされる。具体的には、図８（ｂ）に示すようにダイパッドの所定のコーナー４点において、ダイパッド（チップ）が見える位置まで研磨する。そして、図８（ｃ）に示すように、各断面でダイパッド（チップ）からパッケージ裏面までの距離を測定し、ダイパッドシフト（＝コーナー４箇所の平均値−設計値）、ダイパッド傾き（＝コーナー４箇所の最大値−コーナー４箇所の最小値）を計算する。
【００３６】
本実施の形態の評価によれば、ワイヤショート回避のためには、モールド樹脂の組成が、エポキシ樹脂を主成分とし、無機充填材が全体に対して７０％以上含有しており、その流動特性が、溶融粘度が１５．０Ｐａ・Ｓ以下、スパイラルフロー長さが１００ｃｍ以上であることが望ましいことが判明した。
【００３７】
実施の形態３．
実施の形態３では、半導体チップＡと半導体チップＢを結ぶワイヤ形状を変化させ、ワイヤ流れの評価を行った。
【００３８】
図１０はこの発明の実施の形態３によるワイヤループ形状を示す図である。図１０において、半導体チップＡ側にワイヤボンディングのボールボンド接合を行い、第１屈曲点及び第２屈曲点をつけたワイヤループ形状にし、半導体チップＢ側にステッチボンド接合を行うことにより、台形形状のワイヤループを形成した。そして、第１屈曲点と第２屈曲点間の長さ（Ｔｏｐループ長と呼ぶ）を変化させることにより、またループ高さを変化させることにより、図９に示すようにワイヤ流れ曲率を求め、ワイヤ流れの評価を行った。
【００３９】
本実施の形態によるワイヤ流れ評価の結果、第１屈曲点と第２屈曲点間の長さ（Ｔｏｐループ長）を、総ループ長の１５％〜４０％にすることで、ループが安定し、ワイヤ流れを抑制することが分かった。また、ループ高さは低い方がワイヤ流れを抑制する傾向があることも分かった。
【００４０】
更に、図１１に示すように、総ループ長が長くなることで、ワイヤが垂れたり、Ｓ字曲がりを発生するので、半導体チップＡと半導体チップＢを接合するワイヤの総ループ長が０．８〜３ｍｍになるように、パッド配置又は半導体チップＡとＢの距離を設定することによって、ループの安定、ワイヤショート抑制に効果があることが分かった。
【００４１】
実施の形態４．
上記実施の形態において、ボールボンド接合する側の半導体チップＡの厚さｐがステッチボンド接合する側の半導体チップＢの厚さｑより厚いため、半導体チップＡのパッド位置がチップ中央にある場合、半導体チップＡのチップエッヂとワイヤ３が接触してショートする危険性がある。
【００４２】
そこで、本実施の形態では、図１２に示すように、ワイヤループの総ループ長を一定にしたまま、半導体チップＡ上のループ長を変化させ、チップエッヂショートの可能性を評価した結果、半導体チップＡ上のループ長がワイヤ３の全ループ長の７０％までは、ワイヤショートの発生はなく良好な結果を得た。なお、半導体チップＡのパッド位置はチップ端から１．０ｍｍ以上内側に配置していることを条件とする。
【００４３】
実施の形態５．
本実施の形態では、モールド樹脂注入方向に対して、半導体チップ間を結ぶワイヤの方向を変化させ評価した結果、図１３に示すように、モールド樹脂注入方向に対して平行方向にワイヤを張るほどワイヤ流れを抑制でき、垂直方向（９０度）で最もワイヤ流れが大きくなることが分かった。ワイヤショートは、垂直方向（９０度）のサンプルで３／８発生した。
【００４４】
評価の結果、ワイヤ流れ抑制するため、チップとチップを結ぶワイヤの方向はモールド注入方向に対して平行０度から８０度になるようにすることが望ましいことが分かった。
【００４５】
実施の形態６．
パッド位置がチップ中央にある半導体チップが半導体チップＢ側に搭載された場合、ワイヤが垂れて、当該ワイヤと半導体チップＢのチップエッヂが接触してショートする可能性がある。そこで、本実施の形態では、ステッチボンド部側の半導体チップＢのパッド位置をチップ端部から中央部まで変化させ、ワイヤショートの評価を行った。
【００４６】
図１４に示すように、半導体チップＢのパッドをチップ端部から中央方向へ移動させるにつれてワイヤとチップエッヂ間距離が大きくなり、ワイヤが垂れることなく、チップエッヂとワイヤのショートの発生が起こらないことが分かった。特に、半導体チップＢのパッドをチップ端部から０．５ｍｍ以上中央方向へ移動させると効果が上がった。
【００４７】
このように、ワイヤショートを回避するためにステッチボンド部側の半導体チップＢのパッド位置がチップ中央にある場合において、チップ端部から０．５ｍｍ以上中央方向に移動させることは、ワイヤショートを回避するのに有効な手段となることが分かった。
【００４８】
【発明の効果】
以上のように、この発明によれば、複数の半導体チップが搭載され、少なくとも２つの半導体チップＡ及びＢ間がワイヤボンド接合されると共に、モールド樹脂により封止成形されている半導体集積回路装置において、ボール接合部側の半導体チップＡの厚みｐをステッチ接合部側の半導体チップＢの厚みｑより厚くしているので、ステッチ接合部側の半導体チップＢのチップエッヂとワイヤ間の距離ｚが大きくなり、ワイヤとチップエッヂとのショートを回避することができる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１による半導体集積回路装置を示す内部平面図及び側面断面図である。
【図２】 従来の半導体集積回路装置を示す側面断面図である。
【図３】 この発明の実施の形態１によるバップ上ステッチ接合技術（３０）及び通常ワイヤボンディングのステッチ接合技術（３１）を示す図である。
【図４】 この発明の実施の形態１による半導体チップの厚さの差によるチップエッヂ・ワイヤ間距離ｚを示す図である。
【図５】 この発明の実施の形態１による半導体チップＢのチップエッヂ・ワイヤ間距離ｚの観察結果を表わす図である。
【図６】 この発明の実施の形態２によるモールド樹脂の流動特性がワイヤ流れ曲率、ダイパッドシフトに及ぼす影響を調査した結果を示す図である。
【図７】 ワイヤ近接とワイヤ流れを説明するための一般的な半導体装置の概略平面図である。
【図８】 ダイパッドシフトを説明するための一般的な半導体装置の概略平面図である。
【図９】 この発明の実施の形態３によるワイヤ流れの結果を示す図である。
【図１０】 この発明の実施の形態３によるワイヤループ形状を示す図である。
【図１１】 ワイヤの総ループ長がワイヤループに与える影響を説明するための図である。
【図１２】 この発明の実施の形態４による半導体チップＡ上のループ長を変化させた場合のチップエッヂショートの可能性を示した図である。
【図１３】 この発明の実施の形態５によるモールド樹脂注入方向とワイヤ流れの関係を示す図である。
【図１４】 この発明の実施の形態６による半導体チップＢのパッド位置をチップ端部から中央部に変化させたときのワイヤショートの評価を示す図である。
【符号の説明】
１ 半導体チップＡ、２ 半導体チップＢ、３ チップ間を結ぶワイヤ、４ チップとリード間を結ぶワイヤ、５ ダイパッド、６ パッド、７ インナーリード、８ 封止樹脂。

Claims (9)

  1. 第１のパッドが設けられた第１の主面と上記第１の主面に隣接する第１の側面とを有しかつ厚みｐを有する半導体チップＡと、第２の主面と上記第２の主面に隣接する第２の側面とを有しかつ上記厚みｐよりも小さい厚みｑを有する半導体チップＢとを、上記第１および第２の側面が互いに向き合うように配置する工程と、
    ワイヤの先端にボールを形成する工程と、
    上記ボールを上記第１のパッドに押し付けることで、上記ボールを介して上記第１のパッドに上記ワイヤを接合する工程と、
    上記第１のパッドに接合された上記ワイヤを、上記第２の主面にステッチ接合する工程と、
    上記ステッチ接合する工程の後に、上記半導体チップＡおよびＢをモールド樹脂により封止する工程とを備えた、半導体集積回路装置の製造方法。
  2. 上記第２の主面上に設けられた第２のパッド上にバンプを形成する工程をさらに備え、
    上記ステッチ接合する工程は、上記ワイヤを上記第２の主面に上記バンプを介して接合することにより行なわれる、請求項１に記載の半導体集積回路装置の製造方法。
  3. 上記ステッチ接合する工程は、上記第２の主面上に設けられた第２のパッド上に上記ワイヤを接合することにより行なわれる、請求項１に記載の半導体集積回路装置の製造方法。
  4. 上記第２のパッド位置を当該チップ端部から０．５ｍｍ以上中央方向に配置したことを特徴とする請求項２または請求項３に記載の半導体集積回路装置の製造方法。
  5. 上記半導体チップＡと上記半導体チップＢの厚みの差（ｐ−ｑ）が５０μｍ以上あることを特徴とする請求項１から請求項４のいずれか１項に記載の半導体集積回路装置の製造方法。
  6. 上記半導体チップＡと上記半導体チップＢを接合するワイヤのループ形状を、第１屈曲点及び第２屈曲点をつけた台形形状とし、第１屈曲点と第２屈曲点との間の長さを、上記ワイヤおよび上記半導体チップＡの接合部分と、上記ワイヤおよび上記半導体チップＢの接合部分との間の水平方向に沿った直線の長さの１５％〜４０％にすることを特徴とする請求項１から請求項５のいずれか１項に記載の半導体集積回路装置の製造方法。
  7. 上記ワイヤおよび上記半導体チップＡの接合部分と、上記ワイヤおよび上記半導体チップＢの接合部分との間の水平方向に沿った直線の長さを０．８〜３ｍｍとすることを特徴とする請求項１から請求項６のいずれか１項に記載の半導体集積回路装置の製造方法。
  8. 上記モールド樹脂は、エポキシ樹脂を主成分とし無機充填材が全体に対して７０％以上含有していると共に、当該モールド樹脂の流動特性が、溶融粘度１５．０Ｐａ・Ｓ以下、スパイラルフローが１００ｃｍ以上であることを特徴とする請求項１から請求項７のいずれか１項に記載の半導体集積回路装置の製造方法。
  9. 上記モールド樹脂の注入方向に対して、半導体チップ間を結合するワイヤ方向が、上記樹脂注入方向と平行の場合を０度とした場合、０〜８０度となるようにワイヤリングされていることを特徴とする請求項１から請求項８のいずれか１項に記載の半導体集積回路装置の製造方法。
JP2003152329A 2003-05-29 2003-05-29 半導体集積回路装置の製造方法 Expired - Fee Related JP4605996B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003152329A JP4605996B2 (ja) 2003-05-29 2003-05-29 半導体集積回路装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003152329A JP4605996B2 (ja) 2003-05-29 2003-05-29 半導体集積回路装置の製造方法

Publications (2)

Publication Number Publication Date
JP2004356382A JP2004356382A (ja) 2004-12-16
JP4605996B2 true JP4605996B2 (ja) 2011-01-05

Family

ID=34047572

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003152329A Expired - Fee Related JP4605996B2 (ja) 2003-05-29 2003-05-29 半導体集積回路装置の製造方法

Country Status (1)

Country Link
JP (1) JP4605996B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006278407A (ja) * 2005-03-28 2006-10-12 Renesas Technology Corp 半導体装置の製造方法
JP2006324553A (ja) 2005-05-20 2006-11-30 Renesas Technology Corp 半導体装置及びその製造方法
JP5715747B2 (ja) 2008-09-30 2015-05-13 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置およびその製造方法
JP5618873B2 (ja) 2011-03-15 2014-11-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6076068B2 (ja) 2012-12-17 2017-02-08 ルネサスエレクトロニクス株式会社 半導体集積回路装置
JP2014220439A (ja) * 2013-05-10 2014-11-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP6550761B2 (ja) * 2015-01-27 2019-07-31 日本電気株式会社 半導体集積回路の寿命予測装置
JP2016192513A (ja) * 2015-03-31 2016-11-10 株式会社沖データ 半導体装置、半導体素子アレイ装置、及び画像形成装置
CN116529881A (zh) * 2020-10-16 2023-08-01 罗姆股份有限公司 半导体器件

Also Published As

Publication number Publication date
JP2004356382A (ja) 2004-12-16

Similar Documents

Publication Publication Date Title
US10134659B2 (en) Semiconductor device with overlapped lead terminals
US6900551B2 (en) Semiconductor device with alternate bonding wire arrangement
US8102035B2 (en) Method of manufacturing a semiconductor device
JP5562874B2 (ja) 半導体装置の製造方法
JP4881620B2 (ja) 半導体装置及びその製造方法
JP2003243600A (ja) 半導体装置およびその製造方法
US20160155710A1 (en) Method of manufacturing semiconductor device and semiconductor device
JP4605996B2 (ja) 半導体集積回路装置の製造方法
CN101232004A (zh) 芯片堆叠封装结构
TWI550740B (zh) 半導體裝置及其製造方法
TWI497657B (zh) 打線結構及其製作方法
CN108447841A (zh) 电路组件及其制造方法
CN110301042B (zh) 带有导线键合网的半导体封装
JP2007227783A (ja) 半導体装置の製造方法
JP5205173B2 (ja) 半導体装置及びその製造方法
TWI485789B (zh) 積體電路封裝以及裝配積體電路封裝之方法
JPH118270A (ja) 半導体チップの搭載方法、チップオンチップ構造体の製造方法及びチップオンボード構造体の製造方法
JPWO2004030075A1 (ja) 半導体装置の製造方法
JP3243988B2 (ja) 半導体装置の製造方法
JP5266371B2 (ja) 半導体装置及びその製造方法
US8334201B2 (en) Semiconductor device and inspection method therefor
TWI613780B (zh) 半導體結構及其製作方法
JP4551013B2 (ja) 半導体装置の製造方法
WO2007134317A1 (en) Downhill wire bonding for semiconductor device
JP2007250749A (ja) 半導体装置、電子機器及び半導体装置の製造方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060123

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060518

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20071101

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080318

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080516

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080617

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080812

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080825

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20080919

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100609

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101005

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131015

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees