JP3039488B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3039488B2
JP3039488B2 JP32147297A JP32147297A JP3039488B2 JP 3039488 B2 JP3039488 B2 JP 3039488B2 JP 32147297 A JP32147297 A JP 32147297A JP 32147297 A JP32147297 A JP 32147297A JP 3039488 B2 JP3039488 B2 JP 3039488B2
Authority
JP
Japan
Prior art keywords
resin
groove
semiconductor device
lead frame
discontinuous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP32147297A
Other languages
English (en)
Other versions
JPH11163238A (ja
Inventor
毅 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP32147297A priority Critical patent/JP3039488B2/ja
Publication of JPH11163238A publication Critical patent/JPH11163238A/ja
Application granted granted Critical
Publication of JP3039488B2 publication Critical patent/JP3039488B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/183Connection portion, e.g. seal
    • H01L2924/18301Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、パワーMOSFE
Tなどの大電流印加回路に使用するのに適した半導体装
置に関するものである。
【0002】
【従来の技術】従来の樹脂封止型半導体装置の要部構造
を以下に説明する。図6及び図7は、特開平4−242
966号公報に提案される樹脂封止型半導体装置の構成
を示したものであり、図8は、特開昭60−16164
7号公報に提案される半導体装置用リードフレームの構
成を示したものである。
【0003】図6に示すように、上記特開平4−242
966号公報記載の樹脂封止型半導体装置は、リードフ
レームのダイパッド1に対し半導体チップ7のマウント
部の面域を除いて、樹脂パッケージ8の封止樹脂と接し
合う領域に多数の小径な貫通穴9を分散して穿孔されて
いる。尚、図6(A)は平面図、図6(B)は図6
(A)の側断面図を示す。このようにして作られる樹脂
封止型半導体装置は、樹脂パッケージ8の成形工程で、
モールド金型に注入された溶融樹脂がダイパッド1に穿
孔した貫通孔9にも充填され、その投錨効果によりダイ
パッド1の表裏両側の封入樹脂との結合力が高まり、ダ
イパッドの反り、封止樹脂との間の剥離、ダイパッドの
反りに起因するチップのクラック発生が抑えられるもの
と記載されている。
【0004】また、図7に示すように、上記特開平4−
242966号公報には、リードフレーム1のチップマ
ウント部分4とねじ止め用穴10の間に、板面を横切る
ようなスリット状の凹溝3を形成し、リードフレーム1
の周域を樹脂封止し、封入樹脂に対する投錨効果を発揮
するようにした絶縁型半導体装置の構成が提案されてい
る。図7(A)は平面図、図7(B)は図7(A)の側
断面図を示す。
【0005】また、図8に示すように、特開昭60−1
61647号公報には、リードフレーム1の放熱板部2
との境界線に沿ったチップマウント部4の表面に互いに
平行な溝3a、3bを形成し、チップマウント部4の周
域を封脂封止した非絶縁型半導体装置が提案されてい
る。尚、図8(A)は平面図、図8(B)は、図8
(A)の断面図を示す。
【0006】
【発明が解決しようとする課題】図6に示す従来技術の
問題点は、貫通孔9に半田が流れ込んだとき、半田がリ
ードフレームの裏面まで到達して不良となる。又、図7
の問題点は、リードフレームの溝と同一方向に樹脂がス
ライドした場合、樹脂とリードフレームとの密着力が低
下することである。
【0007】更に、マウント時に、図8に示す半導体装
置においては半田6が溝に流れ込んだ際は、リードフレ
ーム1と樹脂8との密着力が低下する。その理由は、半
田6が溝に流れ込むと、半田が溝全体に広がってしま
い、投錨効果が低下する。これにより、溝に対して垂直
方向のスライドを低減できないからである。そして、図
8に示す連続した溝では、溝と同一方向のスライドが発
生する。その理由は、連続した溝であるため、溝と同一
方向では、リードフレーム1に対し樹脂8がひっかかる
ことがなく投錨効果を発揮することができないからであ
る。
【0008】本発明の半導体装置の目的は、マウント時
に溝に半田が流れ込んでも、他の流れ込まなかった溝に
よって、リードフレームと樹脂との密着力を向上させ、
熱ストレスに対する耐量を向上及び維持する半導体装置
を提供することにある。
【0009】
【課題を解決するための手段】前記目的を達成するた
め、本発明の半導体装置は、チップマウント部上に半導
体チップが半田によりマウントされ、前記半導体チップ
とリードとが電気的に導通され、前記半導体チップが樹
脂封止された半導体装置において、前記チップマウント
部の前記半導体チップ搭載部の周辺に不連続の溝が複数
個形成され、かつ前記樹脂封止は前記不連続の溝を含ん
でなされ、封止樹脂が前記不連続の溝に流れ込んでいる
ことを特徴とする。このような構成により、不連続の溝
をリードフレームに多数設けることにより、マウント時
に半田が溝に流れ込んでも、一部の溝しか半田で埋まら
ない為、リードフレームと樹脂との密着面で発生するス
ライドに対して引っかかりを生じさせることができ、ス
ライドを起こりにくくすることができる。すなわち、溝
を不連続にすることにより、半田が溝に流れ込んでも、
一部の溝にしか半田が流れ込まない為、その他の溝によ
って、リードフレームと樹脂との密着性を確保できる。
【0010】又、半導体装置が放熱板を有する場合、不
連続な溝を放熱板側に多数を設けることにより溝全体へ
の半田の流れを防止することができる。更に溝の底面に
凹凸を有する表面のあらさの大きい面を形成してリード
フレームと樹脂との密着性を向上させることができる。
【0011】
【発明の実施の形態】以下に本発明の実施の形態につい
て詳細に説明する。
【0012】図1は、本発明の第1の実施形態の構成を
示す図であり、図1(A)は平面図、図1(B)は図1
(A)の縦断面図、図2(A)は図1(A)のI−I′
線断面図、図2(B)は図1(A)のII−II′線断
面図をそれぞれ示している。図1及び図2において、1
はリードフレーム、2は放熱板部、3は溝、4はチップ
マウント部、5は不連続溝、6はリードフレーム1と半
導体チップ7を接着する半田、8はチップマウント部周
域を封止した樹脂パッケージである。
【0013】放熱板部2には、ねじ止め用穴10が穿孔
されており、この穴10を利用して半導体装置をヒート
シンクなどにねじ締結する。そして、チップマウント部
4と放熱板部2を形成するリードフレーム1は、熱伝導
性の高い金属板をプレス加工して作られたものである。
また、樹脂パッケージ8は例えばトランスファモールド
法で形成されている。
【0014】チップマウント部4の面上には複数の溝が
配列されており、これらの溝は、それぞれ隣接する溝か
ら離れて、すなわち、互いに連通しない不連続な溝を形
成している。
【0015】次に本発明の実施の形態の動作について、
図1及び図3を参照して詳細に説明する。図1に示す半
導体装置に、熱ストレス(温度サイクリング試験:−5
5℃〜150℃、断続動作試験:チャネル温度差125
℃)を印加することで、リードフレーム1と樹脂8の熱
膨張率の差により、図3に示すようにリードフレーム1
と樹脂8に曲げ応力が加わり、リードフレーム1と樹脂
8との密着面にスライドが生じる。
【0016】この時、不連続溝5により、図3の矢印方
向(チップマウント部4に平行)樹脂のスライドに対し
て引っかかりが生じ、樹脂とリードフレームの間の密着
面のスライドが抑えられる。
【0017】次に、本発明の他の実施の形態について図
面を参照して説明する。図4に示すように本発明の他の
実施の形態においては、本発明の特徴である不連続溝5
を、放熱板部2側へ多数設けることにより、不連続溝5
全体への流れを防止し、熱ストレスによる放熱板部側の
剥れを抑えている。
【0018】本発明のさらに他の実施の形態として、図
5に示すように、不連続溝5の底面を粗くする(溝の深
さを300μm、底面凹凸高さ30μmにする)ことに
より、リードフレーム1と封止樹脂8との密着面積を増
やし、熱ストレスによる剥れを抑える効果を高めたもの
である。
【0019】次に本発明の実施例について図面を参照し
て詳細に説明する。
【0020】図1及び図2の、本発明の実施例において
は、リードフレーム1は熱伝導性の高い銅、アルミニウ
ムなどの金属板をプレス加工して作られる。また、溝3
及び不連続溝5は打刻溝及びエッチング溝により形成さ
れる。各溝の寸法はチップマウント部4の各周域と樹脂
8との密着面積により適切な寸法で形成される。
【0021】不連続溝5の横断面の形状は、図2(B)
に示すように好ましくは四角形状で形成され、平面視の
形状は略長方形状である。
【0022】次に本発明の実施例の動作について図1〜
図3を参照して説明する。
【0023】図1に示す半導体装置に熱ストレス(温度
サイクリング試験、断続動作試験)を印加することで、
リードフレーム1と樹脂8の熱膨張率の差により、図3
に示すように、リードフレーム1と樹脂8に、リードフ
レーム1と樹脂8との密着面にスライドを生じさせる曲
げ応力が加わるが、この時、不連続溝5の側面と樹脂と
の引っかかりにより、チップマウント部4に平行な縦横
方向のスライドが抑えられる。
【0024】
【発明の効果】第1の効果は、チップマウント部に不連
続溝を設けることにより、半田が溝に流れ込んだ際に、
溝全体が半田で埋まることを防ぐことができる。これに
より、熱ストレスに対するリードフレームと樹脂との密
着性の低下を防ぐことができ、製造歩留り及び装置の信
頼性を向上させることができる効果がある。
【0025】その理由は、チップマウント部に設けられ
た不連続溝全体に半田が流れ込まないので、曲げ応力に
よるリードフレームと樹脂との密着性の低下を防ぐこと
ができたからである。
【図面の簡単な説明】
【図1】(A)本発明のリードフレームの実施の形態を
示す平面図である。 (B)図1(A)の縦断面図である。
【図2】(A)図1(A)のI−I′の断面図である。 (B)図1(A)のII−II′の断面図である。
【図3】(A)熱ストレス印加時の縦断面図である。 (B)(A)のIII−III′の断面図である。
【図4】(A)本発明の他の実施の形態を示す平面図で
ある。 (B)(A)のIV−IV′の断面図である。
【図5】(A)本発明のさらに他の実施の形態を示す平
面図である。 (B)(A)のV−V′の断面図である。
【図6】(A)従来の装置を示す平面図である。 (B)(A)の側面断面図である。
【図7】(A)従来の他の装置を示す平面図である。 (B)(A)の縦断面図である。
【図8】(A)従来の他の装置を示す平面図である。 (B)(A)の縦断面図である。
【符号の説明】
1、リードフレーム 2、放熱板部 3、溝 4、チップマウント部 5、不連続溝 6、接続用半田 7、半導体チップ 8、封止樹脂成形体 9、貫通穴 10、ねじ止め用穴

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 チップマウント部上に半導体チップが半
    田によりマウントされ、前記半導体チップとリードとが
    電気的に導通され、前記半導体チップが樹脂封止された
    半導体装置において、前記チップマウント部の前記半導
    体チップ搭載部の周辺に不連続の溝が複数個形成され、
    かつ前記樹脂封止は前記不連続の溝を含んでなされ、封
    止樹脂が前記不連続の溝に流れ込んでいることを特徴と
    する半導体装置。
  2. 【請求項2】 半導体装置が、チップマウント部に隣接
    する樹脂封止されない放熱板を有し、前記チップマウン
    ト部の放熱板寄りに複数の不連続な溝が更に形成されて
    いる請求項1記載の半導体装置。
  3. 【請求項3】 不連続な溝の底面に凹凸を有する表面あ
    らさの大きな面が形成されている請求項1又は2記載の
    半導体装置。
JP32147297A 1997-11-21 1997-11-21 半導体装置 Expired - Fee Related JP3039488B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32147297A JP3039488B2 (ja) 1997-11-21 1997-11-21 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32147297A JP3039488B2 (ja) 1997-11-21 1997-11-21 半導体装置

Publications (2)

Publication Number Publication Date
JPH11163238A JPH11163238A (ja) 1999-06-18
JP3039488B2 true JP3039488B2 (ja) 2000-05-08

Family

ID=18132956

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32147297A Expired - Fee Related JP3039488B2 (ja) 1997-11-21 1997-11-21 半導体装置

Country Status (1)

Country Link
JP (1) JP3039488B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7813133B2 (en) 2005-12-20 2010-10-12 Fujitsu Semiconductor Limited Semiconductor device

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100526837B1 (ko) * 2000-04-27 2005-11-08 앰코 테크놀로지 코리아 주식회사 반도체패키지
JP2006203048A (ja) * 2005-01-21 2006-08-03 Matsushita Electric Ind Co Ltd 半導体装置
JP5799857B2 (ja) * 2012-03-02 2015-10-28 株式会社豊田自動織機 半導体装置
JP2014220439A (ja) * 2013-05-10 2014-11-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP2015233114A (ja) * 2014-05-13 2015-12-24 株式会社デンソー 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7813133B2 (en) 2005-12-20 2010-10-12 Fujitsu Semiconductor Limited Semiconductor device

Also Published As

Publication number Publication date
JPH11163238A (ja) 1999-06-18

Similar Documents

Publication Publication Date Title
US6104085A (en) Semiconductor device and method of producing the same
JP4569473B2 (ja) 樹脂封止型パワー半導体モジュール
US7166926B2 (en) Method for producing semiconductor device and semiconductor device
JP4899481B2 (ja) 外部に露出する放熱体を上部に有する樹脂封止型半導体装置の製法
JP3333409B2 (ja) 半導体モジュール
JP6345342B2 (ja) 半導体装置
TW510158B (en) Heat dissipation structure for semiconductor device
JP3039488B2 (ja) 半導体装置
JP4062157B2 (ja) 半導体モジュール実装構造
JPH02307251A (ja) 樹脂封止型半導体装置
JP2002314037A (ja) パワー半導体モジュール
JP2004335493A (ja) 半導体装置の実装構造
JP2003258165A (ja) 半導体装置
KR101239117B1 (ko) 전력 반도체 패키지 및 그 제조방법
KR102603439B1 (ko) 음각기판을 구비한 반도체 패키지 및 이의 제조방법
JPH104170A (ja) リードフレーム
CN112310029A (zh) 衬板和基体集成的功率半导体器件及其制造方法
JP3959839B2 (ja) 半導体装置の製造方法
KR102410257B1 (ko) 양면냉각형 전력반도체 디스크리트 패키지
WO2021220357A1 (ja) 半導体装置
KR200238127Y1 (ko) 열방출형반도체패키지
JP2001352008A (ja) 半導体装置およびその製造方法
JPS6193654A (ja) 樹脂封止型半導体装置
JPH09129813A (ja) リードフレームおよびこれを用いた半導体装置
KR0148081B1 (ko) 모쥴 패키지의 방열판

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19991012

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000201

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080303

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090303

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100303

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100303

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110303

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110303

Year of fee payment: 11

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110303

Year of fee payment: 11

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110303

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120303

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130303

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130303

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140303

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees