JPS62194634A - 半導体チツプのダイボンデイング位置確認方法 - Google Patents

半導体チツプのダイボンデイング位置確認方法

Info

Publication number
JPS62194634A
JPS62194634A JP3664686A JP3664686A JPS62194634A JP S62194634 A JPS62194634 A JP S62194634A JP 3664686 A JP3664686 A JP 3664686A JP 3664686 A JP3664686 A JP 3664686A JP S62194634 A JPS62194634 A JP S62194634A
Authority
JP
Japan
Prior art keywords
semiconductor chip
image data
positioning mark
picture data
die bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3664686A
Other languages
English (en)
Other versions
JPH0770551B2 (ja
Inventor
Masaru Komura
小村 勝
Katsu Tomita
富田 克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP61036646A priority Critical patent/JPH0770551B2/ja
Publication of JPS62194634A publication Critical patent/JPS62194634A/ja
Publication of JPH0770551B2 publication Critical patent/JPH0770551B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/5442Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols

Landscapes

  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 11二夏肌且分■ 本発明は、半導体チップを基板にダイボンディングした
後において該半導体チップが基板に設けた位置決めマー
クに対して位置ずれの許容範囲内にあるかないかを確認
する方法に関する。
従来生技五 半導体チップを基板にダイボンディングした後において
は、ダイボンディング装置の機械精度に頼ることで半導
体チップのダイボンディング位置のずれ確認を特には行
っておらず、基板上における半導体チップの有無確認だ
けをTVカメラなどで目視検査させている。
o < ° しよ゛と る口 占 このように従来では、半導体チップが基板の正規な位置
にグイボンディングされているか否かを確認していない
ために、基板の正規なダイボンディング位置から半導体
チップがずれていた場合において後のワイヤボンディン
グ工程でワイヤの接続ミスを招くおそれがあった。
本発明は上記事情に鑑みて創案されたもので、基板の正
規な位置に半導体チップがダイボンディングされている
か否かの確認が簡単にしかも迅速に得られる半導体チッ
プのダイボンディング位置確認方法を提供することを目
的としている。
。 占を”ンするための 本発明にかかる半導体チップのダイボンディング位置確
認方法は、基板に形成している位置決めマークを目印と
して該基板に半導体チップをグイボンディングした後に
おいて、まず前記半導体チップ又は位置決めマークのい
ずれか一方の画像データを得て、この画像データをその
基準画像データでパターンマツチングさせると共に該基
準画像データの基準点に基づいて画像データに基準点を
設定しておき、次に前記半導体チップ又は位置決めマー
クのいずれか残りの画像データを前記基準点から求めて
、この画像データをその基準画像データでパターンマツ
チングさせることにより、位置決めマークに対して半導
体チップが位置ずれしているか否かを判断するものであ
る。
ス」4舛 以下図面を参照して本発明の一実施例について説明する
第1図(alにおいて、符号10は例えばリードフレー
ムなどの基板を示しており、その主表面上には90度に
折れ曲がった略り字形状の位置決めマーク11が例えば
金などで形成されている。この位°置決めマーク11は
、第1図(b)に示すように、複数の半導体チップ20
が隣接して実装されるサーマルヘッドなどの場合には略
丁字形状にするのが好ましく、要は半導体チップ20の
角と対応する形状を有していればよいのである。この位
置決めマーク11に基づいてICなどの半導体チップ2
0が基板10にグイボンディングされるのである。
半導体チップ20のダイボンディング位置のずれを確認
するため、本実施例では例えば第2図に示すようなブロ
ックダイアダラムを有する認識装置を用いる。
図例の認識装置において、カメラ30は半導体チップ2
0や位置決めマーク11などを映像化するものであって
、カメラ30からの出力端子はビデオアンプ31を介し
て加算器32に接続されている。この加算器32にはバ
イアス回路33の出力端子も接続されていて、カメラ3
0の感度を可変させるようになっている。バイアス回路
33は、ボリューム調整器34.35と、CPU39か
らの指令に基づいてボリューム調整器34.35の切り
換えを行うリレー36と、ボルテージフォロワー37と
を備えている。そして、加算器32の出力端子は比較器
38の一方入力端子に接続されている。比較器38の他
方入力端子にはCPU39の出力端子がD/A変換器4
0を介して接続されている。
このような構成の認識装置において、半導体チップ20
の画像データを得るときはCPU39でバイアス回路3
3のリレー36を接点A側にする一方、位置決めマーク
11の画像データを得るときは接点B側にすることによ
り、カメラ30からの各出力信号に所望のバイアスを与
えて各画像データが最適に得られるように構成されてい
る。CPU39には半導体チップ20や位置決めマーク
11の一部が基準画像データとしてそれぞれ予めメモリ
されている(第4図(a)および(b)参照)。基準画
像データの基準点PはXY座標の原点に設定している。
次に位置確認の手順を第3図のフローチャートを参照し
て説明する。
まず、リレー36を接点A側にしてカメラ30により半
導体チップ20の画像データを取り込む(Sl)。
比較器38により前記画像データを半導体チップ20の
基準画像データでパターンマツチングさせて2値化出力
する。即ち、CP U39内の基準画像データと半導体
チップ20の画像データがパターンマツチングしたかど
うかを判断し、パターンマツチングするまで半導体チッ
プ20の画像データを探す(S2)。同時に、前記基準
画像データの基準点Pから画像データの基準点を設定し
、この基準点をカメラ30の中心点とする。
次にリレー36を接点B側に切り換えてカメラ30で位
置決めマーク11の画像データを求める(S3)。
画像データが取り込めたかどうか検知する(S4)。
カメラ30の視野に位置決めマーク11を取り込めない
ときはこの段階で位置決めマーク11に対する半導体チ
ップ20のダイボンディング位置がずれているとして判
断し終了する(S5)。一方、位置決めマーク11を取
り込めたときは、その画像データと基準画像データとを
パターンマツチングさせる(S6)。そして、マツチン
グしたかどうかを検知する(S7) 、マツチングした
ときは位置決めマーク11に対して半導体チップ20の
ダイボンディング位置がずれていないとして判断し終了
する(S8) 。
一方、位置決めマーク11がその基準画像データとマツ
チングしなかったときは、位置決めマーク11の画像デ
ータが求まるまでカメラ30の視野の中心点をシフトさ
せる(S9)。このシフトは所定のスタート点からX、
 Y方向に渦巻状に移動させて行うが、1シフトの設定
ビット数によって何μmずれるかが判るので位置ずれの
許容範囲がシフト回数で設定されているのである。即ち
、シフト回数により、位置決めマーク11に対して半導
体チップ20のダイボンディング位置が位置ずれの許容
範囲内にあるか否かを検知する(510 )。シフト回
数が規定内ならば位置ずれしていないとして判断し終了
する一方、シフト回数が規定外ならば位置ずれしている
として判断し終了する。
なお、上記実施例では最初に半導体チップ20の画像デ
ータを得ておき、次に位置決めマーク11の画像データ
を求めたが、この反対にしてもかまわないと共に、半導
体チップ20のダイボンディング位置のずれを認識する
認識装置は第2図以外にも考えられることは勿論である
発皿夏洟果 本発明によれば、基板に形成している位置決めマークに
対して半導体チップのダイボンディング位置がずれてい
るか否かを以上説明したような簡単な方法でもって迅速
に判断することができる。
したがって、全数目視検査することなく位置ずれしてい
ないものだけを後のワイヤボンディング工程に流せるの
で、ワイヤの接続ミスなどが未然に防止でき、生産性の
向上に寄与する。
【図面の簡単な説明】
第1図(a)および中)は本発明の一実施例であるダイ
ボンディング後の半導体チップを示す平面図、第2図は
半導体チップの位置確認を行うための認識装置を示す回
路図、第3図は同認識の手順を示すフローチャート、第
4図(a)および(blはカメラの視野内における半導
体チップおよび位置決めマークの基準画像データを示す
図である。 10・・・基板 11・・・位置決めマーク 20・・・半導体チップ。 特許出願人    ローム株式会社 代理人 弁理士  大 西 孝 治 第1図

Claims (1)

    【特許請求の範囲】
  1. (1)基板に形成している位置決めマークを目印として
    該基板に半導体チップをダイボンディングした後におい
    て、まず前記半導体チップ又は位置決めマークのいずれ
    か一方の画像データを得て、この画像データをその基準
    画像データでパターンマッチングさせると共に該基準画
    像データの基準点に基づいて画像データに基準点を設定
    しておき、次に前記半導体チップ又は位置決めマークの
    いずれか残りの画像データを前記基準点から求めて、こ
    の画像データをその基準画像データでパターンマッチン
    グさせることにより、位置決めマークに対して半導体チ
    ップが位置ずれしているか否かを判断することを特徴と
    する半導体チップのダイボンディング位置確認方法。
JP61036646A 1986-02-20 1986-02-20 半導体チツプのダイボンデイング位置確認方法 Expired - Fee Related JPH0770551B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61036646A JPH0770551B2 (ja) 1986-02-20 1986-02-20 半導体チツプのダイボンデイング位置確認方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61036646A JPH0770551B2 (ja) 1986-02-20 1986-02-20 半導体チツプのダイボンデイング位置確認方法

Publications (2)

Publication Number Publication Date
JPS62194634A true JPS62194634A (ja) 1987-08-27
JPH0770551B2 JPH0770551B2 (ja) 1995-07-31

Family

ID=12475612

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61036646A Expired - Fee Related JPH0770551B2 (ja) 1986-02-20 1986-02-20 半導体チツプのダイボンデイング位置確認方法

Country Status (1)

Country Link
JP (1) JPH0770551B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4970544A (en) * 1987-11-26 1990-11-13 Fuji Xerox Co., Ltd. Paper tray control system
US4998213A (en) * 1987-06-15 1991-03-05 Fuji Xerox Co., Ltd. Recording apparatus
JPH03267272A (ja) * 1990-03-19 1991-11-28 Fuji Xerox Co Ltd 画像形成装置
JPH077028A (ja) * 1993-06-16 1995-01-10 Shibuya Kogyo Co Ltd 半導体位置合せ方法
US5486774A (en) * 1991-11-26 1996-01-23 Nippon Telegraph And Telephone Corporation CMOS logic circuits having low and high-threshold voltage transistors
JP2009099946A (ja) * 2007-09-28 2009-05-07 Renesas Technology Corp 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56129332A (en) * 1980-06-04 1981-10-09 Hitachi Ltd Measurement for mounting position of parts
JPS5887838A (ja) * 1981-11-20 1983-05-25 Hitachi Ltd 位置認識方法
JPS61131536A (ja) * 1984-11-30 1986-06-19 Fujitsu Ltd 位置認識方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56129332A (en) * 1980-06-04 1981-10-09 Hitachi Ltd Measurement for mounting position of parts
JPS5887838A (ja) * 1981-11-20 1983-05-25 Hitachi Ltd 位置認識方法
JPS61131536A (ja) * 1984-11-30 1986-06-19 Fujitsu Ltd 位置認識方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4998213A (en) * 1987-06-15 1991-03-05 Fuji Xerox Co., Ltd. Recording apparatus
US4970544A (en) * 1987-11-26 1990-11-13 Fuji Xerox Co., Ltd. Paper tray control system
JPH03267272A (ja) * 1990-03-19 1991-11-28 Fuji Xerox Co Ltd 画像形成装置
US5486774A (en) * 1991-11-26 1996-01-23 Nippon Telegraph And Telephone Corporation CMOS logic circuits having low and high-threshold voltage transistors
JPH077028A (ja) * 1993-06-16 1995-01-10 Shibuya Kogyo Co Ltd 半導体位置合せ方法
JP2009099946A (ja) * 2007-09-28 2009-05-07 Renesas Technology Corp 半導体装置

Also Published As

Publication number Publication date
JPH0770551B2 (ja) 1995-07-31

Similar Documents

Publication Publication Date Title
TWI426582B (zh) 半導體裝置之製造方法及使用於其中之半導體製造裝置
JPS6367338B2 (ja)
US20090152731A1 (en) Semiconductor package
JPS62194634A (ja) 半導体チツプのダイボンデイング位置確認方法
JP3801300B2 (ja) 半導体装置の製造方法
US6171350B1 (en) Apparatus for mounting electronic parts to a mounting body
JP4083533B2 (ja) 半導体装置の製造方法
JPH1012661A (ja) 半導体装置及びその製造方法
JPH04102339A (ja) 半導体素子及びその実装方法
JP3169046B2 (ja) チップの認識方法及びその認識装置
KR100231274B1 (ko) 패턴 인식 장치 및 이를 이용한 그라운드 본딩 위치 인식 방법
JP3528366B2 (ja) 集積回路装置
JP2779245B2 (ja) バンプ付きtabテープの製造方法
JPS61234555A (ja) 半導体装置
JPS6146997B2 (ja)
JPS6292342A (ja) 表面実装用半導体パツケ−ジ
JP4490346B2 (ja) 部品実装装置及び部品実装方法
JP2965155B2 (ja) 位置決め方法
JPS5867033A (ja) ワイヤボンデイング方法
JP3152755B2 (ja) ワイヤボンディング装置
JPH0758157A (ja) テープ・キャリャ・パッケージ接続装置および接続方法
JP2848693B2 (ja) リード認識方法
JPH08316259A (ja) 半導体製品のワイヤボンディング方法および装置
JP2005191603A (ja) 半導体装置の製造方法及びフィルムキャリアテープ
JPH10335403A (ja) リード認識装置およびワイヤーボンディング装置およびワイヤーボンド検査装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees