JP2005191603A - 半導体装置の製造方法及びフィルムキャリアテープ - Google Patents
半導体装置の製造方法及びフィルムキャリアテープ Download PDFInfo
- Publication number
- JP2005191603A JP2005191603A JP2005090413A JP2005090413A JP2005191603A JP 2005191603 A JP2005191603 A JP 2005191603A JP 2005090413 A JP2005090413 A JP 2005090413A JP 2005090413 A JP2005090413 A JP 2005090413A JP 2005191603 A JP2005191603 A JP 2005191603A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- electrode
- wiring pattern
- manufacturing
- pseudo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Wire Bonding (AREA)
Abstract
【解決手段】 フィルムキャリアテープ30に半導体チップ12の電極13との接合部16aを有する配線パターン16を形成する工程と、接合部16aと同一の疑似接合部26aを有し配線パターン16と同一形状をなす疑似パターン26と、疑似接合部26aに対応する領域に形成される穴22とを有する疑似フィルムキャリアテープ20を形成する工程と、疑似接合部26aと電極13とが対面する方向を向くように疑似フィルムキャリアテープ20と半導体チッ12プとを配置する工程と、穴22から観察して疑似接合部26aと電極13との位置合わせを行う工程と、疑似フィルムキャリアテープ20を取り除いて同一位置にフィルムキャリアテープ30を配置する工程と、接合部16aと電極13とを接合する工程と、を含む。
【選択図】 図1
Description
前記疑似接合部と前記電極とが対面する方向を向くように、前記疑似フィルムと前記半導体チップとを配置する工程と、
前記光透過部から観察して、前記疑似接合部と前記電極との位置合わせを行う工程と、
前記疑似フィルムを取り除いて、同一位置に前記絶縁フィルムを配置する工程と、
前記接合部と電極とを接合する工程と、を含む。
前記位置決めマークと前記接合部との相対的位置を記憶する工程と、
前記接合部と前記電極とが対面する方向を向くように、前記絶縁フィルムと前記半導体素子とを配置する工程と、
前記位置決めマークの位置を検出して、前記接合部の位置を算出する工程と、 算出された前記接合部の位置情報を基にして、前記接合部と前記電極との位置合わせを行う工程と、
前記接合部と電極とを接合する工程と、を含む。
前記絶縁フィルムに位置決めマークを形成する工程と、
前記位置決めマークと前記接合部との相対的位置を記憶する工程と、
を含み、
前記疑似フィルムを取り除いて同一位置に前記絶縁フィルムを配置する工程の後に、前記位置決めマークの位置を検出し、前記接合部の位置を算出し、算出された前記接合部の位置情報を基にして、前記接合部と前記電極との位置合わせを行ってから、前記接合部と電極とを接合する。
図1(A)〜図1(C)は、第1実施形態に係る半導体装置の製造方法を説明する図である。図1(C)に示すように、完成した半導体装置10は、半導体チップ12及びフィルム片14を含み、フィルム片14の一方の面には配線パターン16が形成されている。配線パターン16には、凸状の接合部16aが形成されており、異方性導電膜18を介して、接合部16aと半導体チップ12の電極13とが接合されている。なお、接合部16aの形状は、凸状でなく平坦であってもよい。また、配線パターン16には、外部端子17が形成されている。
図3(A)及び図3(B)は、第2実施形態に係る半導体装置の製造方法を説明する図である。本実施形態によれば、図1(C)に示す半導体装置10と同様に、半導体チップ42及びフィルム片44を含む半導体装置が製造される。フィルム片44は、配線パターン46が形成されたフィルムキャリアテープ50を、配線パターン46とともに打ち抜いて形成される。配線パターン46には、凸状の接合部46aが形成されており、異方性導電膜48を介して、接合部46aと半導体チップ42の電極43とが接合されている。なお、配線パターン46には、その後の工程で、図1(C)に示す外部端子17と同様の外部端子が形成される。そのために、フィルム片44に穴47が形成されている。
図4(A)及び図4(B)は、第3実施形態に係る半導体装置の製造方法を説明する図である。本実施形態によれば、図1(C)に示す半導体装置10と同様に、半導体チップ62及びフィルム片64を含む半導体装置が製造される。フィルム片64は、配線パターン66が形成されたフィルムキャリアテープ70を、配線パターン66とともに打ち抜いて形成される。配線パターン66には、凸状の接合部66aが形成されており、異方性導電膜68を介して、接合部66aと半導体チップ62の電極63とが接合されている。なお、配線パターン66には、その後の工程で、図1(C)に示す外部端子17と同様の外部端子が形成される。そのために、フィルム片64に穴67が形成されている。
12 半導体チップ
13 電極
14 フィルム片(絶縁フィルム)
16 配線パターン
20 疑似フィルムキャリアテープ
22 穴(光透過部)
26 疑似パターン
26a 疑似接合部
30 フィルムキャリアテープ(絶縁フィルム)
52 金属箔
52a 小孔(位置決めマーク)
72 金属箔
72a、72b 位置決めパターン(位置決めマーク)
Claims (11)
- 絶縁フィルムに形成される配線パターンにおける半導体チップの電極との接合部と同一の疑似接合部を有し前記配線パターンと同一形状をなす疑似パターンと、前記疑似接合部に対応する領域に形成される光透過部と、を有する疑似フィルムを用意する工程と、
前記疑似接合部と前記電極とが対面する方向を向くように、前記疑似フィルムと前記半導体チップとを配置する工程と、
前記光透過部から観察して、前記疑似接合部と前記電極との位置合わせを行う工程と、
前記疑似フィルムを取り除いて、同一位置に前記絶縁フィルムを配置する工程と、
前記接合部と電極とを接合する工程と、
を含む半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記光透過部は、穴である半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記疑似フィルムは全体が光透過性を有する材質からなる半導体装置の製造方法。 - 絶縁フィルムに、半導体チップの電極との接合部を有する配線パターンと、位置決めマークと、を形成する工程と、
前記位置決めマークと前記接合部との相対的位置を記憶する工程と、
前記接合部と前記電極とが対面する方向を向くように、前記絶縁フィルムと前記半導体チップとを配置する工程と、
前記位置決めマークの位置を検出して、前記接合部の位置を算出する工程と、
算出された前記接合部の位置情報を基にして、前記接合部と前記電極との位置合わせを行う工程と、
前記接合部と電極とを接合する工程と、
を含む半導体装置の製造方法。 - 請求項1から請求項3のいずれかに記載の半導体装置の製造方法において、
前記絶縁フィルムに位置決めマークを形成する工程と、
前記位置決めマークと前記接合部との相対的位置を記憶する工程と、
を含み、
前記疑似フィルムを取り除いて同一位置に前記絶縁フィルムを配置する工程の後に、前記位置決めマークの位置を検出し、前記接合部の位置を算出し、算出された前記接合部の位置情報を基にして、前記接合部と前記電極との位置合わせを行ってから、前記接合部と電極とを接合する半導体装置の製造方法。 - 請求項4記載の半導体装置の製造方法において、
前記位置決めマークは、前記配線パターンと同じ面に形成される金属箔に、エッチングによって形成される小孔であり、この小孔は、前記絶縁フィルムに形成される穴を介して、前記配線パターンの形成される面とは反対側から認識可能である半導体装置の製造方法。 - 請求項4記載の半導体装置の製造方法において、
前記位置決めマークは、前記配線パターンと同じ面に少なくとも1本の線状に形成され、かつ、前記絶縁フィルムに形成される穴を介して、前記配線パターンの形成される面とは反対側から認識可能である半導体装置の製造方法。 - 請求項7記載の半導体装置の製造方法において、
前記位置決めマークは、直交する方向に複数形成される半導体装置の製造方法。 - 半導体チップの電極との接合部を有する配線パターンと、位置決めマークと、を有し、
前記位置決めマークは、前記配線パターンと同じ面に形成される金属箔に、エッチングによって形成される小孔であり、この小孔は、穴を介して、前記配線パターンの形成される面とは反対側から認識可能であるフィルムキャリアテープ。 - 請求項9記載のフィルムキャリアテープにおいて、
前記位置決めマークは、前記配線パターンと同じ面に少なくとも1本の線状に形成され、かつ、穴を介して、前記配線パターンの形成される面とは反対側から認識可能であるフィルムキャリアテープ。 - 請求項10記載のフィルムキャリアテープにおいて、
前記位置決めマークは、直交する方向に複数形成されるフィルムキャリアテープ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005090413A JP2005191603A (ja) | 2005-03-28 | 2005-03-28 | 半導体装置の製造方法及びフィルムキャリアテープ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005090413A JP2005191603A (ja) | 2005-03-28 | 2005-03-28 | 半導体装置の製造方法及びフィルムキャリアテープ |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP08744497A Division JP3801300B2 (ja) | 1997-03-21 | 1997-03-21 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005191603A true JP2005191603A (ja) | 2005-07-14 |
Family
ID=34792955
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005090413A Withdrawn JP2005191603A (ja) | 2005-03-28 | 2005-03-28 | 半導体装置の製造方法及びフィルムキャリアテープ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005191603A (ja) |
-
2005
- 2005-03-28 JP JP2005090413A patent/JP2005191603A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6278193B1 (en) | Optical sensing method to place flip chips | |
US20060220234A1 (en) | Wire bonded wafer level cavity package | |
JP2008504691A (ja) | ダイ接着領域のカットオンフライ方法及び装置 | |
US6219912B1 (en) | Method for manufacture electronic component device | |
TW201125077A (en) | Method of manufacturing semiconductor device and semiconductor device manufacturing apparatus used in it | |
JP4831091B2 (ja) | ダイボンディング装置及びダイボンディング方法 | |
JP3801300B2 (ja) | 半導体装置の製造方法 | |
JP2009076497A (ja) | 半導体装置の製造方法 | |
KR101762878B1 (ko) | 정렬된 상호접속부를 구비한 반도체 패키징 시스템 및 그 제조 방법 | |
JP2010105153A (ja) | Mems装置およびマイクロエレクトロメカニカルシステム(mems)を組み立てる方法 | |
JP2009178841A (ja) | ガイドマスクを用いてアプリケーションプラットフォーム上にmems部品を載置する方法及び装置 | |
JP2004200585A (ja) | 表面実装型パッケージ | |
JP2005191603A (ja) | 半導体装置の製造方法及びフィルムキャリアテープ | |
JP2833174B2 (ja) | 半導体素子及びその実装方法 | |
JP3682416B2 (ja) | 光学素子とレンズアセンブリとの位置合わせ方法 | |
JP2012243987A (ja) | 半導体装置の製造方法 | |
JP2000106385A (ja) | 半導体装置及びその製造方法、半導体装置の製造装置、回路基板並びに電子機器 | |
JP4083533B2 (ja) | 半導体装置の製造方法 | |
JPH0587949U (ja) | 半導体チップ | |
JP7500902B2 (ja) | 撮像ユニット、内視鏡、および、撮像ユニットの製造方法 | |
JPH1012661A (ja) | 半導体装置及びその製造方法 | |
JP3759703B2 (ja) | Cofフィルムを用いた半導体装置及びその製造方法 | |
JPH06310569A (ja) | 半導体素子のフェースダウンボンディング法 | |
JP2004117699A (ja) | 光通信用コネクタの組立用治具及びその組立方法 | |
JP2521693B2 (ja) | 半導体装置及び半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051221 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070607 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070620 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070814 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070905 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20071102 |