JP2005191603A - 半導体装置の製造方法及びフィルムキャリアテープ - Google Patents

半導体装置の製造方法及びフィルムキャリアテープ Download PDF

Info

Publication number
JP2005191603A
JP2005191603A JP2005090413A JP2005090413A JP2005191603A JP 2005191603 A JP2005191603 A JP 2005191603A JP 2005090413 A JP2005090413 A JP 2005090413A JP 2005090413 A JP2005090413 A JP 2005090413A JP 2005191603 A JP2005191603 A JP 2005191603A
Authority
JP
Japan
Prior art keywords
semiconductor device
electrode
wiring pattern
manufacturing
pseudo
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005090413A
Other languages
English (en)
Inventor
Nobuaki Hashimoto
伸晃 橋元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005090413A priority Critical patent/JP2005191603A/ja
Publication of JP2005191603A publication Critical patent/JP2005191603A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】 汎用のギャングボンディング方式のボンダを利用して、歩留まりを向上させてCSP型の半導体装置を製造する方法及びこの方法で使用されるフィルムキャリアテープを提供することにある。
【解決手段】 フィルムキャリアテープ30に半導体チップ12の電極13との接合部16aを有する配線パターン16を形成する工程と、接合部16aと同一の疑似接合部26aを有し配線パターン16と同一形状をなす疑似パターン26と、疑似接合部26aに対応する領域に形成される穴22とを有する疑似フィルムキャリアテープ20を形成する工程と、疑似接合部26aと電極13とが対面する方向を向くように疑似フィルムキャリアテープ20と半導体チッ12プとを配置する工程と、穴22から観察して疑似接合部26aと電極13との位置合わせを行う工程と、疑似フィルムキャリアテープ20を取り除いて同一位置にフィルムキャリアテープ30を配置する工程と、接合部16aと電極13とを接合する工程と、を含む。
【選択図】 図1

Description

本発明は、CSP(chip scale/size package)型の半導体装置の製造方法及びフィルムキャリアテープに関する。
半導体装置の高密度実装を追求すると、ベアチップ実装が理想的である。しかしながら、ベアチップは、品質の保証及び取り扱いが難しい。そこで、CSP(chip scale/size package)が開発されている。CSPについては正式な定義はないが、一般に、パッケージサイズがICチップと同じか、ICチップよりわずかに大きいICパッケージと解されている。高密度実装を推進するためには、CSP技術の開発が重要である。CSPに関する従来例を開示する刊行物として、特表平8−504063号公報がある。これによれば、リードフレーム支持体(専用治具)上にリードフレームを載層し、特殊なツールによりリードを個別(一本毎)切断すると同時に切断されたリードを下側に折り曲げ、ICチップのボンディングパッドに接続するという方式が採用されている。この方法では、特殊な治具や機械設備が必要であり、また、リードを切断しながらICチップへボンディングする時に、リード曲がりが生じやすいので歩留まりが悪いという問題があった。
そこで、絶縁フィルムに配線パターンを形成し、この配線パターンと半導体チップの能動面とを対面させて、配線パターンの一部と半導体チップの電極とを直接ボンディングすることが提案されている。これによれば、上記問題は解消されるが、配線パターンと電極とが対面するので、上から見ながら位置合わせをすることができない。そして、位置合わせをするには、対面する配線パターンと電極とを光学系を介して見ることのできるフリップチップボンディング用の装置が必要となり、汎用のギャングボンディング方式のボンダを使用できないという問題が生じた。
本発明は、従来の基板構造とは異なる構造(デバイスホールのない構造)をとるがゆえに位置認識を行う際に従来の一方向からの認識手段のみでは対応がとれないことに鑑みてなされたものである。そして、その目的は、一方向から(絶縁フィルム側から)の認識手段にて位置合わせできる(言い換えると、製造装置側に複雑な構造をとることなく、従来の一方向からの認識手段を利用する)半導体装置の製造方法及びこの方法で使用されるフィルムキャリアテープを提供することにある。
本発明に係る半導体装置の製造方法は、絶縁フィルムに形成される配線パターンにおける半導体チップの電極との接合部と同一の疑似接合部を有し前記配線パターンと同一形状をなす疑似パターンと、前記疑似接合部に対応する領域に形成される光透過部と、を有する疑似フィルムを用意する工程と、
前記疑似接合部と前記電極とが対面する方向を向くように、前記疑似フィルムと前記半導体チップとを配置する工程と、
前記光透過部から観察して、前記疑似接合部と前記電極との位置合わせを行う工程と、
前記疑似フィルムを取り除いて、同一位置に前記絶縁フィルムを配置する工程と、
前記接合部と電極とを接合する工程と、を含む。
本発明によれば、まず、疑似フィルムを用いて、半導体チップの電極と、疑似パターンの疑似接合部と、を位置合わせする。この疑似フィルムには、疑似接合部に対応する位置に光透過部が形成されているので、この光透過部から観察しながら、疑似接合部と電極との位置合わせを簡単に行うことができる。こうして、疑似接合部と電極とが対応するように、疑似フィルムと半導体チップとを配置する。次に、疑似フィルムを取り除き、同一位置に絶縁フィルムを配置する。絶縁フィルムは、疑似パターンと同一の配線パターン及び疑似接合部と同一の接合部を有するので、疑似フィルムと同一位置に配置されると、接合部が電極に対応する位置に配置される。そして、接合部と電極とを接合して、必要があればその後の工程を行うことで半導体装置を製造することができる。
本発明によれば、絶縁フィルムは、疑似フィルムと交換するだけで位置合わせがなされる。したがって、接合部が見えなくても電極との接合を正確に行うことができる。
なお、本発明において、疑似フィルムを用意する工程とは、疑似フィルムを入手して位置合わせができるように準備することを指すが、その前に、疑似フィルムを形成する工程自体を含んでもよい。
本発明において、前記光透過部は、穴であってもよい。光透過部は穴であるために、絶縁フィルムの材料にはこだわらなくともよい。例え基材が光透過性の悪い材質のものであっても利用することができる。
また、前記疑似フィルムは全体が光透過性を有する材質からなるものであってもよい。この場合には、疑似フィルム自体が光を透過することで光透過部が形成される。
本発明に係る半導体装置の製造方法は、絶縁フィルムに、半導体素子の電極との接合部を有する配線パターンと、位置決めマークと、を形成する工程と、
前記位置決めマークと前記接合部との相対的位置を記憶する工程と、
前記接合部と前記電極とが対面する方向を向くように、前記絶縁フィルムと前記半導体素子とを配置する工程と、
前記位置決めマークの位置を検出して、前記接合部の位置を算出する工程と、 算出された前記接合部の位置情報を基にして、前記接合部と前記電極との位置合わせを行う工程と、
前記接合部と電極とを接合する工程と、を含む。
本発明によれば、絶縁フィルムに形成される位置決めマークと、半導体素子の電極への接合用の接合部と、の相対的位置が記憶されているので、位置決めマークを検出すれば接合部の位置も算出することができる。そして、算出された接合部の位置情報に基づいて、接合部と電極とを位置合わせして、両者は接合される。
本発明に係る半導体装置の製造方法は、
前記絶縁フィルムに位置決めマークを形成する工程と、
前記位置決めマークと前記接合部との相対的位置を記憶する工程と、
を含み、
前記疑似フィルムを取り除いて同一位置に前記絶縁フィルムを配置する工程の後に、前記位置決めマークの位置を検出し、前記接合部の位置を算出し、算出された前記接合部の位置情報を基にして、前記接合部と前記電極との位置合わせを行ってから、前記接合部と電極とを接合する。
要するに、本発明は、疑似フィルムを用いて絶縁フィルムの位置合わせをした後、位置マークによって絶縁フィルムの微調整を行う方法である。この方法によれば、位置精度を一層高めることができる。
前記位置決めマークは、前記配線パターンと同じ面に形成される金属箔に、エッチングによって形成される小孔であり、この小孔は、前記絶縁フィルムに形成される穴を介して、前記配線パターンの形成される面とは反対側から認識可能の構成としてもよい。
ここで、位置決めマークとしての小孔は、配線パターンと同じ面に形成される金属箔をエッチングして形成されるので、配線パターンと同時に形成することができる。しかも、エッチングによって形成されるので、小孔の位置精度は高いものとなる。
前記位置決めマークは、前記配線パターンと同じ面に少なくとも1本の線状に形成され、かつ、前記絶縁フィルムに形成される穴を介して、前記配線パターンの形成される面とは反対側から認識可能の構成としてもよい。
この場合には、前記位置決めマークは、直交する方向に複数形成されることが好ましい。
位置決めマークを直交する方向に複数形成することで、それぞれの位置決めマークが、平面座標におけるX軸又はY軸に直交し、座標の特定が容易になる。
本発明に係るフィルムキャリアテープは、半導体素子の電極との接合部を有する配線パターンと、位置決めマークと、が設けられ、前記位置決めマークは、前記配線パターンと同じ面に形成される金属箔に、エッチングによって形成される小孔であり、この小孔は、穴を介して、前記配線パターンの形成される面とは反対側から認識可能の構成となっている。
このフィルムキャリアテープを用いて、上述した方法により、半導体装置を製造することができる。
前記位置決めマークは、前記配線パターンと同じ面に少なくとも1本の線状に形成され、かつ、穴を介して、前記配線パターンの形成される面とは反対側から認識可能の構成としてもよい。
さらに、前記位置決めマークは、直交する方向に複数形成されてもよい。
以下、本発明の好適な実施の形態について図面を参照して説明する。
(第1実施形態)
図1(A)〜図1(C)は、第1実施形態に係る半導体装置の製造方法を説明する図である。図1(C)に示すように、完成した半導体装置10は、半導体チップ12及びフィルム片14を含み、フィルム片14の一方の面には配線パターン16が形成されている。配線パターン16には、凸状の接合部16aが形成されており、異方性導電膜18を介して、接合部16aと半導体チップ12の電極13とが接合されている。なお、接合部16aの形状は、凸状でなく平坦であってもよい。また、配線パターン16には、外部端子17が形成されている。
本実施形態では、汎用のギャングボンディング方式のボンダを用いて、半導体装置10が次のようにして製造される。
まず、図1(A)に示すように、電極13を上にして半導体チップ12を配置し、その上方に、疑似フィルムキャリアテープ20を配置する。疑似フィルムキャリアテープ20は、半導体装置10のフィルム片14を構成するためのフィルムキャリアテープ30(図1(B)参照)から形成される。
ここで、フィルムキャリアテープ30は、周知のTAB(Tape Automated Bonding)技術において用いられるもので、絶縁性のテープである。図2は、フィルムキャリアテープ30を示す図である。同図に示すように、フィルムキャリアテープ30には、スプロケットホール32が形成され、複数の配線パターン16が連続的に形成されている。なお、同図は、配線パターン16側から見た状態を示している。
そして、疑似フィルムキャリアテープ20は、図2に示すフィルムキャリアテープ30をさらに加工して形成される。詳しくは、疑似フィルムキャリアテープ20は、一方の面に疑似パターン26を有し、疑似パターン26は、凸状の疑似接合部26aを有する。また、疑似フィルムキャリアテープ20には、疑似接合部26aに対応する領域に、光が透過するように穴22が形成されている。この穴22が形成されていることで、疑似パターン26の形成面とは反対側からも、疑似接合部26aを観察することができる。なお、疑似フィルムキャリアテープ20には、穴24も形成されているが、この穴24は、フィルムキャリアテープ30に形成される穴34が残存しているに過ぎず使用されないので、なくてもよい。
疑似フィルムキャリアテープ20は、詳しくは、疑似パターン26と電極13とが対面する方向を向くように配置され、穴22から観察しながら、疑似接合部26aが電極13の真上に配置されるように、位置合わせをする。
ここで、疑似接合部26aと電極13との位置合わせは、上方に設けられるカメラ100によって観察しながら行う。このようなカメラ100は、汎用のボンダに備えられている。
こうして、疑似フィルムキャリアテープ20が適切な位置に配置されると、これを取り外し、実際に使用されるフィルムキャリアテープ30を、疑似フィルムキャリアテープ20と全く同じ位置に配置する。
フィルムキャリアテープ30は、一方の面に配線パターン16が形成され、配線パターン16には、凸状の接合部16aが形成されている。接合部16aは、半導体チップ12の電極13との接合のために使用される。また、フィルムキャリアテープ30には、配線パターン16の一部に対応して穴34が形成されている。穴34は、図1(C)に示す外部端子17を形成するために使用される。
さらに、フィルムキャリアテープ30には、異方性導電膜18が貼り付けられている。異方性導電膜18は、樹脂中の金属微粒子を分散させてシート状にしたものである。
フィルムキャリアテープ30は、疑似フィルムキャリアテープ20と全く同じ位置に配置されるので、位置合わせを再び行わなくても、接合部16aが電極13の真上に位置する。
次に、図1(B)に示すように、ボンディングツール200によって、フィルムキャリアテープ30を、半導体チップ12の方向に押圧する。
なお、図1(A)に示すように、最初に1ユニットとしての半導体装置について位置合わせを一回行い、必要に応じて2つ目以降の半導体装置についても位置決めを行ってから、連続的に図1(B)に示す工程を行うことが好ましい。
こうして、図1(B)に示す工程において、異方性導電膜18は、電極13と接合部16aとの間で押しつぶされ、金属微粒子も押しつぶされて、両者間を電気的に導通させるようになる。また、異方性導電膜18を使用すると、金属微粒子が押しつぶされる方向にのみ電気的に導通し、それ以外の方向には導通しない。したがって、複数の接合部16a上一面に異方性導電膜18を貼り付けても、隣り同士の接合部16a間は電気的に導通しない。
こうして、接合部16aと電極13とが接合されると、図1(C)に示すように、穴34を介して、配線パターン16の上にボール状にハンダを設けて外部端子17を形成する。そして、フィルムキャリアテープ30を、半導体チップ12の外形に沿って打ち抜き、フィルム片14を備える半導体装置10を得る。フィルムキャリアテープ30が絶縁性であるから、フィルム片14も絶縁性を有する。
このように、本実施形態によれば、汎用のボンダを使用して、対面する方向を向く接合部16a及び電極13を、簡単に接合することができる。
なお、本実施形態では、フィルムキャリアテープ30をさらに加工して疑似フィルムキャリアテープ20を形成したが、別個に疑似フィルムキャリアテープを製造してもよい。その場合、接合部を観察するための光透過部として、穴の代わりに透明部を設けても良いし、疑似フィルムキャリアテープ自体を透明にして、全体的に光が透過するようにしてもよい。また、フィルムキャリアテープ30及び疑似フィルムキャリアテープ20を用いる代わりに、最初から、上記フィルム片14と、このフィルム片14と同じ大きさで上記疑似フィルムキャリアテープ20と同様の機能を果たす疑似フィルム片と、を使用してもよい。
なお、上記実施形態においても、接合部と電極との接合方法として、B−TAB型以外に、周知のいずれの技術を適用してもよい。
(第2実施形態)
図3(A)及び図3(B)は、第2実施形態に係る半導体装置の製造方法を説明する図である。本実施形態によれば、図1(C)に示す半導体装置10と同様に、半導体チップ42及びフィルム片44を含む半導体装置が製造される。フィルム片44は、配線パターン46が形成されたフィルムキャリアテープ50を、配線パターン46とともに打ち抜いて形成される。配線パターン46には、凸状の接合部46aが形成されており、異方性導電膜48を介して、接合部46aと半導体チップ42の電極43とが接合されている。なお、配線パターン46には、その後の工程で、図1(C)に示す外部端子17と同様の外部端子が形成される。そのために、フィルム片44に穴47が形成されている。
本実施形態では、フィルムキャリアテープ50に、位置決めマークとしての小孔52aが露出するようになっている。詳しくは、フィルムキャリアテープ50における配線パターン46と同じ面に形成される金属箔52に、この金属箔52をドライエッチングして、小孔52aは形成されている。図3(B)は、小孔52aの平面図である。そして、フィルムキャリアテープ50には、小孔52aを内側に位置させるように、穴54が形成されている。こうして、小孔52aは、配線パターン46の形成面とは反対側からも見えるようになっている。
そして、本実施形態では、次のようにして、配線パターン46の接合部46aと半導体チップ42の電極43とを接続する。
まず、予め、小孔52aと接合部46aとの相対的位置関係を記憶手段に記憶させる。ここで、小孔52aは、ドライエッチングにて形成されるので、正確な位置に形成することが可能である。したがって、小孔52aは、設計通りの位置に形成されるので、接合部46aとの設計上の相対的位置関係が、そのまま実際の相対的位置関係となる。
そして、半導体チップ42の電極43を上に向け、この電極43の上方に、フィルムキャリアテープ50を配線パターン46を下に向けて配置する。次に、カメラ100にて、小孔52aの位置を撮像して、その位置を検出する。そして、検出された小孔52aの位置情報から、接合部46aの位置を算出する。具体的には、予め記憶された小孔52aと接合部46aとの相対的位置関係を基にして、小孔52aの位置情報から接合部46aの位置を算出する。
そして、接合部46aを、電極43の真上に位置させるように、フィルムキャリアテープ50及び半導体チップ42を、相対的に移動させる。
こうして、接合部46aと電極43との位置合わせを行って、ボンディングツール200によって両者を接合する。
以上説明したように、本実施形態によれば、汎用のボンダを用いて、接合部46aと電極43との接合を行うことができる。なお、本実施形態において、位置決めマークとしての小孔52aは、少なくとも2つ形成することが好ましい。そうすることで、小孔52aと接合部46aとの二次元的な相対的位置関係を、正確に把握することができる。
なお、上記実施形態においても、接合部と電極との接合方法として、B−TAB型以外に、周知のいずれの技術を適用してもよい。
(第3実施形態)
図4(A)及び図4(B)は、第3実施形態に係る半導体装置の製造方法を説明する図である。本実施形態によれば、図1(C)に示す半導体装置10と同様に、半導体チップ62及びフィルム片64を含む半導体装置が製造される。フィルム片64は、配線パターン66が形成されたフィルムキャリアテープ70を、配線パターン66とともに打ち抜いて形成される。配線パターン66には、凸状の接合部66aが形成されており、異方性導電膜68を介して、接合部66aと半導体チップ62の電極63とが接合されている。なお、配線パターン66には、その後の工程で、図1(C)に示す外部端子17と同様の外部端子が形成される。そのために、フィルム片64に穴67が形成されている。
本実施形態では、フィルムキャリアテープ70に、位置決めパターン72a、72bが形成されている。詳しくは、フィルムキャリアテープ70における配線パターン76と同じ面に形成される金属箔72を、通常は配線パターン72aと同時にエッチングして、位置決めパターン72a、72bは形成されている。図4(B)は、位置決めパターン72a、72bの平面図である。同図に示すように、位置決めパターン72a、72bは、それぞれ1本の線状をなして、相互に直交する方向に形成されている。そして、フィルムキャリアテープ70には、位置決めパターン72a、72bの先端部を内側に位置させるように、穴74が形成されている。こうして、位置決めパターン72a、72bは、配線パターン66の形成面とは反対側からも見えるようになっている。
また、位置決めパターン72aと位置決めパターン72bとは、直交する方向に設けられている。したがって、位置決めパターン72a、72bのそれぞれを、平面座標におけるX軸又はY軸のそれぞれに直交させるように、フィルムキャリアテープ70を配置すれば、少なくとも1箇所に設けられた位置決めパターン72a、72bだけで、平面座標を特定することができる。
そして、本実施形態においても、上記第2実施形態と同様に、位置決めパターン72a、72bの位置をカメラ100によって撮像して、その位置を検出して、検出された情報と、接合部66aと電極63との予め記憶された相対的位置関係と、接合部66aと電極63とを位置合わせして、ボンディングツール200によって両者を接合する。
本実施形態によっても、汎用のボンダを用いて、接合部66aと電極63との接合を行うことができる。
なお、上記実施形態は、半導体装置に本発明を適用した例であるが、半導体装置と同様に多数の外部端子を必要とする面実装用の電子部品であれば、能動部品か受動部品かを問わず、本発明を適用することができる。電子部品として、例えば、抵抗器、コンデンサ、コイル、発振器、フィルタ、温度センサ、サーミスタ、バリスタ、ボリューム又はヒューズなどがある。
また、上記実施形態においても、接合部と電極との接合方法として、B−TAB型以外に、周知のいずれの技術を適用してもよい。
図1(A)〜図1(C)は、第1実施形態に係る半導体装置の製造方法を説明する図である。 図2は、フィルムキャリアテープを示す図である。 図3(A)及び図3(B)は、第2実施形態に係る半導体装置の製造方法を説明する図である。 図4(A)及び図4(B)は、第3実施形態に係る半導体装置の製造方法を説明する図である。
符号の説明
10 半導体装置
12 半導体チップ
13 電極
14 フィルム片(絶縁フィルム)
16 配線パターン
20 疑似フィルムキャリアテープ
22 穴(光透過部)
26 疑似パターン
26a 疑似接合部
30 フィルムキャリアテープ(絶縁フィルム)
52 金属箔
52a 小孔(位置決めマーク)
72 金属箔
72a、72b 位置決めパターン(位置決めマーク)

Claims (11)

  1. 絶縁フィルムに形成される配線パターンにおける半導体チップの電極との接合部と同一の疑似接合部を有し前記配線パターンと同一形状をなす疑似パターンと、前記疑似接合部に対応する領域に形成される光透過部と、を有する疑似フィルムを用意する工程と、
    前記疑似接合部と前記電極とが対面する方向を向くように、前記疑似フィルムと前記半導体チップとを配置する工程と、
    前記光透過部から観察して、前記疑似接合部と前記電極との位置合わせを行う工程と、
    前記疑似フィルムを取り除いて、同一位置に前記絶縁フィルムを配置する工程と、
    前記接合部と電極とを接合する工程と、
    を含む半導体装置の製造方法。
  2. 請求項1記載の半導体装置の製造方法において、
    前記光透過部は、穴である半導体装置の製造方法。
  3. 請求項1記載の半導体装置の製造方法において、
    前記疑似フィルムは全体が光透過性を有する材質からなる半導体装置の製造方法。
  4. 絶縁フィルムに、半導体チップの電極との接合部を有する配線パターンと、位置決めマークと、を形成する工程と、
    前記位置決めマークと前記接合部との相対的位置を記憶する工程と、
    前記接合部と前記電極とが対面する方向を向くように、前記絶縁フィルムと前記半導体チップとを配置する工程と、
    前記位置決めマークの位置を検出して、前記接合部の位置を算出する工程と、
    算出された前記接合部の位置情報を基にして、前記接合部と前記電極との位置合わせを行う工程と、
    前記接合部と電極とを接合する工程と、
    を含む半導体装置の製造方法。
  5. 請求項1から請求項3のいずれかに記載の半導体装置の製造方法において、
    前記絶縁フィルムに位置決めマークを形成する工程と、
    前記位置決めマークと前記接合部との相対的位置を記憶する工程と、
    を含み、
    前記疑似フィルムを取り除いて同一位置に前記絶縁フィルムを配置する工程の後に、前記位置決めマークの位置を検出し、前記接合部の位置を算出し、算出された前記接合部の位置情報を基にして、前記接合部と前記電極との位置合わせを行ってから、前記接合部と電極とを接合する半導体装置の製造方法。
  6. 請求項4記載の半導体装置の製造方法において、
    前記位置決めマークは、前記配線パターンと同じ面に形成される金属箔に、エッチングによって形成される小孔であり、この小孔は、前記絶縁フィルムに形成される穴を介して、前記配線パターンの形成される面とは反対側から認識可能である半導体装置の製造方法。
  7. 請求項4記載の半導体装置の製造方法において、
    前記位置決めマークは、前記配線パターンと同じ面に少なくとも1本の線状に形成され、かつ、前記絶縁フィルムに形成される穴を介して、前記配線パターンの形成される面とは反対側から認識可能である半導体装置の製造方法。
  8. 請求項7記載の半導体装置の製造方法において、
    前記位置決めマークは、直交する方向に複数形成される半導体装置の製造方法。
  9. 半導体チップの電極との接合部を有する配線パターンと、位置決めマークと、を有し、
    前記位置決めマークは、前記配線パターンと同じ面に形成される金属箔に、エッチングによって形成される小孔であり、この小孔は、穴を介して、前記配線パターンの形成される面とは反対側から認識可能であるフィルムキャリアテープ。
  10. 請求項9記載のフィルムキャリアテープにおいて、
    前記位置決めマークは、前記配線パターンと同じ面に少なくとも1本の線状に形成され、かつ、穴を介して、前記配線パターンの形成される面とは反対側から認識可能であるフィルムキャリアテープ。
  11. 請求項10記載のフィルムキャリアテープにおいて、
    前記位置決めマークは、直交する方向に複数形成されるフィルムキャリアテープ。
JP2005090413A 2005-03-28 2005-03-28 半導体装置の製造方法及びフィルムキャリアテープ Withdrawn JP2005191603A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005090413A JP2005191603A (ja) 2005-03-28 2005-03-28 半導体装置の製造方法及びフィルムキャリアテープ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005090413A JP2005191603A (ja) 2005-03-28 2005-03-28 半導体装置の製造方法及びフィルムキャリアテープ

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP08744497A Division JP3801300B2 (ja) 1997-03-21 1997-03-21 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2005191603A true JP2005191603A (ja) 2005-07-14

Family

ID=34792955

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005090413A Withdrawn JP2005191603A (ja) 2005-03-28 2005-03-28 半導体装置の製造方法及びフィルムキャリアテープ

Country Status (1)

Country Link
JP (1) JP2005191603A (ja)

Similar Documents

Publication Publication Date Title
US6278193B1 (en) Optical sensing method to place flip chips
US20060220234A1 (en) Wire bonded wafer level cavity package
JP2008504691A (ja) ダイ接着領域のカットオンフライ方法及び装置
US6219912B1 (en) Method for manufacture electronic component device
TW201125077A (en) Method of manufacturing semiconductor device and semiconductor device manufacturing apparatus used in it
JP4831091B2 (ja) ダイボンディング装置及びダイボンディング方法
JP3801300B2 (ja) 半導体装置の製造方法
JP2009076497A (ja) 半導体装置の製造方法
KR101762878B1 (ko) 정렬된 상호접속부를 구비한 반도체 패키징 시스템 및 그 제조 방법
JP2010105153A (ja) Mems装置およびマイクロエレクトロメカニカルシステム(mems)を組み立てる方法
JP2009178841A (ja) ガイドマスクを用いてアプリケーションプラットフォーム上にmems部品を載置する方法及び装置
JP2004200585A (ja) 表面実装型パッケージ
JP2005191603A (ja) 半導体装置の製造方法及びフィルムキャリアテープ
JP2833174B2 (ja) 半導体素子及びその実装方法
JP3682416B2 (ja) 光学素子とレンズアセンブリとの位置合わせ方法
JP2012243987A (ja) 半導体装置の製造方法
JP2000106385A (ja) 半導体装置及びその製造方法、半導体装置の製造装置、回路基板並びに電子機器
JP4083533B2 (ja) 半導体装置の製造方法
JPH0587949U (ja) 半導体チップ
JP7500902B2 (ja) 撮像ユニット、内視鏡、および、撮像ユニットの製造方法
JPH1012661A (ja) 半導体装置及びその製造方法
JP3759703B2 (ja) Cofフィルムを用いた半導体装置及びその製造方法
JPH06310569A (ja) 半導体素子のフェースダウンボンディング法
JP2004117699A (ja) 光通信用コネクタの組立用治具及びその組立方法
JP2521693B2 (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070620

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070814

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070905

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20071102