JP2008504691A - ダイ接着領域のカットオンフライ方法及び装置 - Google Patents

ダイ接着領域のカットオンフライ方法及び装置 Download PDF

Info

Publication number
JP2008504691A
JP2008504691A JP2007518290A JP2007518290A JP2008504691A JP 2008504691 A JP2008504691 A JP 2008504691A JP 2007518290 A JP2007518290 A JP 2007518290A JP 2007518290 A JP2007518290 A JP 2007518290A JP 2008504691 A JP2008504691 A JP 2008504691A
Authority
JP
Japan
Prior art keywords
chip
substrate
transponder
station
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007518290A
Other languages
English (en)
Inventor
トーマス・ジェイ・クレア
アンドレ・コート
エリック・エクステイン
Original Assignee
チエツクポイント システムズ， インコーポレーテツド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by チエツクポイント システムズ， インコーポレーテツド filed Critical チエツクポイント システムズ， インコーポレーテツド
Publication of JP2008504691A publication Critical patent/JP2008504691A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/002—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating specially adapted for particular articles or work
    • B23K20/004—Wire welding
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07718—Constructional details, e.g. mounting of circuits in the carrier the record carrier being manufactured in a continuous process, e.g. using endless rolls
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/32—Wires
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01054—Xenon [Xe]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/12—Surface bonding means and/or assembly means with cutting, punching, piercing, severing or tearing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mechanical Engineering (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Die Bonding (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Cash Registers Or Receiving Machines (AREA)
  • Supply And Installment Of Electrical Components (AREA)
  • Near-Field Transmission Systems (AREA)

Abstract

タグの大量生産に最適な集積回路のボンディング方法及び装置において、ダイ接着領域における基板の導電材料が切断された後に、ICチップまたはトランスポンダが切断箇所を覆うように導電材料上に配置されて接合される。前記装置が実行する方法では、導電層を有する基板に第１のチップを配置し、基板に配置された第１のチップの位置を計測し、第１のチップの測定位置に基づいて、次に配置されるチップの配置予測位置において導電層を切断し、そして次に配置されるチップを切断箇所を覆うように基板上に配置する。

Description

本発明は、セキュリティータグに関し、特に、タグの大量生産に最適な集積回路（IC）のボンディングに関する。
チップボンディングにかかる費用は高い。今日の無線ICタグにかかる費用は、集積回路と、アンテナ構造への上記回路の取り付けの主に二つの要素により構成されている。ムーアの法則と量産により、ICのコストダウンが進みつつあるが、ボンディングは機械的工程であり、上述の技術的進歩や量産効果による恩恵を受け得ない。
現在のチップボンディングの方法においては、コストに関する問題が適切に提示されていない。中継ぎの「ストラップ」を使用した二段階アプローチを採用した場合、コストの再配分により増分原価の改善は達成される。しかしながら、より小さなタグに対するボンディングは依然として必要なため、ストラップの使用がコストの問題を直接提示するわけではない。また、ストラップの使用は、ストラップを大きなタグに接合する工程を一つ増やすことになる。
ストラップを使用した標準的なボンディング技術を採用している現在の製造業者は、ストラップが従来のボンディング表面の様態、つまり硬く柔軟性のない性質を有することを望んでいる。しかしながら、そのような様態のストラップを、柔らかな柔軟性に富んだタグに接合するのは容易ではない。公知の標準的なボンディング方法は全て、ストラップの使用を前提としているため、理想的とは言いがたい。
関連技術のボンディング方法として、フルイド・セルフアセンブリ法(fluid self-assembly)があるが、この接合法では十分な強度が得られない。チップは自然にボンディング・ソケットに入り込むため、接着剤やフラックスを使用することが出来ない。これは粘着性の物質は、チップのソケットへの自然な嵌入動作を阻害することになるためである。その後、チップボンディングパッドとボンディング・キャビティー側との接線において、ボンディングが行われる。フラット-エッジ型ボンディングは、従来の接合法であるフラット−フラット型ボンディングと異なり信頼度が低い。フラット-エッジ型ボンディングに特有の問題を示す類似例として、トランプのカードをテープルに対して平らに置くのではなく、テーブルの端に置こうと試みる場合を想像してみるとよい。フルイド・セルフアセンブリ法はまた、使用可能な素材の種類を限定する。これは単にストラップを作製する上では問題とはならないかもしれないが、ストラップを削除してチップを直接タグに実装する場合には明らかに問題となる。
公知のボンディング法として、力任せの方法で標準的なボンディングを迅速に行うものがある。一つのバキュームヘッドが１枚のチップをピックアップして各ストラップ上に配置する代わりに、複数の横並びのヘッド（例えば、６０個）が同数のチップ（例えば、６０枚）をピックアップして同数のストラップ(例えば、６０枚)に配置する。このプロセスでは、全てのチップ（例えば、６０枚）を同時に正確に整列させておかなければならないという問題がある。
RFID（無線ICタグ）チップのボンディングにおいては、他のチップの処理に比べて、ダイオード及び抵抗の処理が多くなる。新しいRFIDストラップの一例では、従来のテープ自動ボンディング法が採用されており、スプロケットにより送り出されたハードストラップの35mmテープが、従来のフリップチップ配置・ボンディングヘッドを通過する。4.75ｍｍピッチ、４レーン幅、1時間当たりの接合チップ数10,000枚の割合で、テープはボンディング手順を分速約0.65フィートの速度で通過する。チップボンディング工程においては、より短い時間内により多くのチップのボンディングを行うことができるようになるのが望ましい。
標準的な電子チップとRFIDタグの比較を行うことにより、以下に述べる発明の好ましい実施形態において例示するようなチップのボンディングが、なぜ従来の技術において行われなかったのかを考察する助けになるかもしれない。標準的な電子チップ部品は、一般にプリント回路基板上で使用されることが知られている。ベアICはワイヤボンディング又はフリップチップによりキャリアに接合され、そしてキャリアとチップの周辺にパッケージがモールドされる。その後パッケージは貫通孔又は表面実装によりプリント基板上に実装される。つまり、典型的な標準チップ部品は、ハンダ槽、流動はんだ、IRリフロー、様々な洗浄及びベーキング工程など、複数のプリント回路基板組み立て技術との互換性が必要とされ、一個のチップ組み立て部品に対してより多くの計算能が要求され、そして高い耐久性を与えられる。一方、RFIDタグは、ハンダ付け、ベーキング、及び洗浄とは無縁でそれ自体で完成しており、その他のシステムに組み込まれる必要がない。また、コストと消費エネルギー（つまり読み出し距離）の削減のため、必要最低限の計算能を要し、標準チップと同じワット損や環境条件にさらされることもない。
設計要求を満たすため、少なくともRFIDタグと比べて標準チップ組み立て部品は通常、比較的硬く重い基板をベースとする。セラミックやファイバーグラスが一般的である。これらの素材は基本的に硬く、耐熱性を有する。通常、標準チップ素材にはエッチングが施される。標準チップ素材は厚みがあり、高いサーマルマスを有するため、レーザによる切断には高いコストがかかる。
RFIDタグは実質的に異なる。比較すると、その金属層は薄く柔軟性がある（又は剛直でない）。各タグの裏面又は基板は柔軟なポリプロピレンまたは紙により成る。同基板に対しては容易に穿孔、切断、くぼみ形成、及び溶接を行うことができる。本発明の好適な実施形態では、これらの異なる性質を利用してボンディングについて考案する。
公知のワイヤーボンディング方法が、イザクソン他の米国特許第5,708,419で開示されており、その内容はすべてここに参照開示されている。イザクソンは、柔軟な又は剛直でない基板へのICのボンディングについて論じており、この基板は、一般に高温、例えばハンダ付けなどに必要な温度に対する耐性をもたない。このワイヤーボンディング工程においては、チップまたはダイが、導線により基板又はキャリアに実装される。チップは表面を上にした状態で基板に実装される。導線はますチップに接合され、その後に輪どめされて基盤に固定される。典型的なワイヤボンディング方法の工程は以下のとおりである。
1. 次のボンディング箇所にウェブを進める
2. 停止
3. ボンディング箇所のデジタル写真撮影
4. ボンディング箇所を計算
5. チップのピックアップ
6. チップをボンディング箇所へ移動
7. 写真フィードバックを使用して実際のボンデング箇所における配置を調節する
8. チップの配置
9. チップの写真を撮影してボンドパッドを位置決め
10. ヘッドをチップボンドパッドへ移動
11. 導線を押圧、振動し、ボンドバッドに溶接
12. チップを引き上げ、後続のワイヤがチップにボンディングされた状態で基板のボンドパッドへ移動
13. ボンディング部位を押圧、溶接
14. 引き上げて導線を切断
15. 各ボンディング毎に工程10〜14を繰り返す
一方、フリップチップ実装におけるチップと基板間の接続は、チップ表面に直接配置された導電性のハンダバンプにより行われる。バンプが形成された(bumped)チップはその後裏返され、下向きの状態でバンプ(bump)が基板に対して電気的に接続される。
現在の最先端の方法であるフリップチップボンディングでは、小さな、精密に切断されたボンディング箇所に各チップをマッチングさせる必要があるために高価である。チップが小さくなればなるほど、ボンディング箇所を正確に切断することはさらに困難になる。しかしながら、フリップチップボンディング法はワイヤボンディング法に比べ、大きな前進である。典型的なフリップチップボンディング法の工程は次のものを含んでいる:
1. 次のボンディング箇所にウェブを進める
2. 停止
3. ボンディング箇所の撮影
4. ボンド位置の計算
5. チップのピックアップ
6. ボンディング箇所にチップを移動させる
7. 写真フィードバックを使用して実際のボンデング箇所の配置を調節する
8. チップの配置
9. チップを適所に溶接するために超音波で配置ヘッドを振動させる
10．配置ヘッドの引き戻し
上記のボンディング法の各々の工程1〜8は、本質的に同じである。ウェブは、停止して基板における導電ギャップの位置を確認して、正確にICを配置しなければならない。この関連技術の方法においては、チップが要望どおりにギャップに隣接して正確に配置、接合されるように、ウェブを停止して測定を行う必要がある(例えば、ボンディング箇所の写真撮影、ボンディング場所の囲い込み、写真フィードバックを使用して実際のボンデング箇所における配置を調節）。
米国特許第5,708,419
RFIDタグに適応することができる効率的なチップ配置法を設計する際に、発明者は、連続圧延印刷機との互換性のないものはすべて回避することが有益であることを発見した。ラインの停止と再起動は常に作業を遅延させる。工具を、既知の移動速度で連続的にラインを前進するチップ上で動作するように調整することは有益である。
ボンディングプロセス中に経路を引き返すと時間をとり、振動を引き起こし、機械的リンク機構を消耗させる。これらのリンク機構はまた、絶対位置を不確実にする。したがって、回転あるいは連続する装置が、往復動装置よりも好ましい。
ボンディングプロセスにおいて機械的な接続が多くなればなるぼど、正確な位置の確実性が低下する。ウェブとチップが小刻みに動くにつれ、ジョイントを有する又は柔軟な各リンク機構は、一定のランダム性をもたらす。ICの寸法は非常に小さい。それほど多くの機械的リンクがなくても、チップの配置には致命的なずれが起こりえる。
セキュリティータグの場合、事前設定された寸法は、どんなに正確であれ信頼することはできない。ウェブにおける物体の相対的位置は、ロールの一端と他端では異なり、また場所、時間により変化する。これは安価な材料を扱う場合の単なる現実である。ICボンディングプロセスについては、製造業者は、材料が目的どおりに作用するのを当てにするのではなく、材料が実際にどのように作用しているかに絶えず対応しなければならない。
好適な実施形態による集積回路ボンディングプロセスは、タグ又はストラップへの高品質で高い信頼性を有する集積回路の取り付け、フレキソ印刷ラインに対応し、それにより現在のタグ生産ラインならびに予測可能なタグ生産ラインへの組み込みに適したボンディング速度、及び、例えば生産量に対して0.01ドル未満の低いボンディング総コストを提供する。
特定の理論に制限されることなく、本発明の好適な実施形態では、ウェブを止めずにボンディング箇所と組み立て部品を切断し、ボンディング箇所にチップ(例えばトランスポンダ)を配置する方法について説明する。すなわち、チップ配置工程において、チップ基板は連続して移動する。第一の好適な実施形態では、ボンディング箇所は、チップ配置予想箇所にギャップを形成するために切断される。第二の好適な実施形態によれば、ボンディング箇所は、チップの配置と同時に、あるいはチップの配置後にギャップを形成するために切断される。
本発明の好適な実施形態によれば、特に、少なくとも約300フィート/分に及ぶフレキソ印刷工程の範囲の高速印刷機に対して通常適用可能な速度で、連続して移動するチップ基板にボンディングプロセスを適用することにより、製造業者は、小型チップのボンディング速度を従来の技術より100倍速くすることができる。
以下に本発明について図面を参照して説明する。図面において、同じ構成要素に対しては同じ符号を付してその説明を省略する。
好適な実施形態によれば、RFIDチップは柔軟で不安定な基板に接合される。チップは既知のチップ準備方法によってボンディングのために下処理される。一例として、チップの上部には石英、つまり二酸化けい素が設けられ、そこでは小さな窓部がアルミニウム導体パッドまでエッチングされている。これらの導体パッドは、ハンダのスパッタリング又はウェーハをハンダウェブ槽に導入することにより、ハンダと「衝突」される。ハンダはアルミニウムに張り付き、石英からは剥離する。
好適なボンディングプロセスは、まず完成したシリコンウェーハから始まる。シリコンウェーハは、シリコン材料の単一のプレートにエッチングされた何千もの集積回路(IC)を含んでいる。完成したシリコンウェーハは、何百もの独立したチップに分割され、各チップは1個のICと、対応するシリコン板部分を含む。
大型チップ（例えば0.25 平方インチ〜1.0平方インチ)をその表面に備えたウェーハは、通常繊細なダイヤモンドソーにより分断される。それに比べて、RFIDチップは実際に非常に小型であり(例えば50μm x 100μm)、したがってウェーハを切断分配することは経済的ではない。RFIDチップについては、所望の強度を確保しつつウェーハをできるだけ薄くするために、ウェーハの裏面を研磨する。その後、薄くなったウェーハを、切断箇所を除いて、酸性のレジストで覆うことにより保護する。これは標準的なウェーハ作業として知られている。
次に、ウェーハ全体を酸に浸す。酸は、ウェーハが何千ものチップ片に分裂するまで、チップ間の保護されていないシリコン部分を侵食する。チップが霧散しないようにストレーナを使用して酸を槽から洗い落とすと、水中には何千ものRFIDチップが浮遊した状態で残される。チップを溶液から取り出し、乾燥する。この標準的技術により、ウェーハは摩擦を伴う(例えば、鋸切断)切断を行わずに多数のチップへと分離される。
ほとんどのチップボンディングプロセスは、チップを基板に合わせるか、あるいは基板とボンディング箇所の両方の位置合わせを行うように構成されている。しかしながら、本発明の好適な実施形態では、これまでのチップ配置において必要とされてきたレベルの精度を必要としない。特定の理論に制限されることなく、以下に詳細に記述する好適なボンディング方法では、すべてのチップを、同じ向きに方向付けするだけでよい。
振動テーブルは、公知のように、チップの方向付けを行う。初めに、雑然とした状態の(例えば、何十、何百、何千もの)チップは、小さな正方形または長方形のアライメントチューブに通じる漏斗形の振動テーブルに配置される。典型的なチップは、実質的に箱状の直角プリズムであり、エッチング工程により傾斜面を有する場合もある。チップは振動によりチューブの中に導入され、8つの方向のうちの1つの方向に振り分けられることになる。その後、振動チップの写真が撮られる。チップが正しい方向を向いている場合、チップはそのままチューブを下降する。チップが正しい方向を向いていない場合、そのチップはもう一度方向付けを行うために振動テーブルに送り返される。最終的には、チップはすべて正しい方向を向いてチューブの中に整列される。
基板がボンディングマシンに導入される前にICのボンディング箇所の準備を行う先行技術の方法とは対照的に、本発明の好適な方法では、ボンディングマシン自体が切断を行う。ボンディング箇所に向けて機械に投入されるものは固体金属である。例えば、この金属としては、ストラップ上の細長い金属膜片、タグのウェブ、パッケージ材料、あるいは製品が好ましい。ここで重要なことは、好適な実施形態によれば、金属がボンディングマシンへ投入された後にボンディング箇所が準備される(例えば、導電ギャップの形成)ということである。好適な実施形態によれば、ボンディングマシンに投入されるものは、当該チップのために切断される未使用の金属片である。
尚、振動テーブルは、ボンディング箇所にチップを配置する前にチップの方向付けを行うための様々な手段のうちの1つであり、本発明は特にこの手段に制限されないことは理解されるべきである。実際、好適なカットオンフライ方法(cut-on-fly method)は、基板に取り付けられるチップ、まもなく基板に取り付けられるチップ、または基板に取り付けられたチップに適用可能である。従って、以下に例を挙げて詳細に述べるように、チップが基板に取り付けられているか、あるいは取り付けのために方向付けされている限り、チップの基板への取り付け方法は、基板を切断するための好適な方法を限定しない。例えば金属基板にチップを形成することによりチップの方向付けを行う別の方法が、米国特許出願番号10/996,786「タグ、および統合表面加工システムを備えることの可能なタグ製造システム」、米国特許出願番号10/996,785「パターン化された回路素子を有するタグおよびその製法」、及び米国特許出願番号10/996,939「質問信号に基づくアイテム識別のためのアイテムに対する識別マーキング適用方法」に開示されている。尚、これらはすべて2004年11月24日に出願され、その内容はすべてここに参照開示する。
さて、マシンはもはや切断を行うだけでは十分ではない。その切断により、金属片に導電ギャップを形成しなければならない。すなわち、後にチップをショートさせないよう、伝導性の金属片または基板材料はギャップ部分におい完全に取り除かれなければならない。そのためには、少なくとも２つの方法がある。１つは「キスカット(kiss cut)」と呼ばれ、カッティングブレードにより達成される。もう１つはレーザーによる溶発であり、文字通り、必要でない金属を蒸発させる。レーザが好ましいのは、レーザーカッタが、機械的な接触を一切必要とせずに基板を正確に切断することができるためである。しかしながら、キスカット、レーザあるいは同等の方法(例えばウェーハ)のいずれの場合であっても、本発明の好適な実施形態におけるボンディングマシンは、ウェブを遅延させることなく、常にこの切断をおこなうことができる。すなわち、切断によるギャップの形成時、およびチップの配置時において、ウェブは、例えばフレキソ印刷速度で、連続して移動している。さらに、その切断は、例えばサイズが約100ミクロン以下の小型RFIDチップの許容差内で行われる。チップの接点間のギャップ形成を可能にする許容差は約80ミクロン未満であり、より好ましくは約20-30ミクロン未満である。
本発明の実施形態の好適な例においては、単一の切断により形成されたギャップを備えた、ダイ接着箇所においてアンテナへの電気接続を必要とする2枚の導電性パッドを有するチップ(例えばトランスポンダ)に関連して本発明について説明する。しかしながら、本発明はそれだけには制限されず、その好適な実施形態は他の種類のチップ(例えばマルチパッドチップ)に対しても同様に適用されることは理解されるべきである。もちろん、マルチパッドチップはより多くの切断を必要とするが、これは、特にレーザーカッタを使用する場合には容易に達成される。レーザーカッタは、要望に応じて事前設定されたパターンで導電基板またはキャリア切断することができる。
切断、特にレーザによる切断の幅は、主に切断のパターンと投入エネルギー量により左右される。また、基板の幅が厚くなればなるほど精密で細い切断を行うのが難しくなるため、上記幅は導電基板の厚さにもまた左右される。パルス制御レーザ切断を利用すれば、フェムト秒分解能は達成可能である。ミクロ機械加工については、水のこぎりの使用は、切みぞを洗浄するためには好ましい方法の１つである。切断方法にかかわらず、好ましい切り込み幅は約5μm以下である。
脆弱で不安定なボンディングを回避するために、好適な実施形態のボンディングマシンは基板にチップを溶接する。好ましいボンディングではハンダ接合点が存在し、そのため、フラックスの使用、恐らくは酸性のフラックスの使用でさえ有益である。この場合、正確な精度は必要ではない。フラックスは単純に各ハンダ接合点のボンディング領域に噴出される。上記フラックスは、チップのハンダバンプ(例えば、フリップ、チップ、抑制されたチップ崩壊)を封じ込めるための所定の境界を形成する。ハンダバンプはフラックスに固着し、その向きはウェブ方向に沿った金属の方向となる。
ウェブ移動時に、チップ(例えばトランスポンダ)を、例えば振動テーブルのアライメントチューブからボンディング領域に広がる粘性フラックスに移送する方法としては、様々な方法がある。チップを設置または配置する１つの方法としては、一度に一枚ずつ、チップを傾けて移動するフラックスと接触させることにより、チップの先端をフラックスに差し入れて固定するものがある。別の方法としては、空気圧でチップをフラックス上に撃ち込む方法がある。好適な方法は、整列したチップをバキュームヘッドの回転ホイールで差し込むものである。例えば、図3に示されるように、各ヘッドはそれぞれホイールの回転の頂点でアライメントチューブからチップを吸着し、回転の底辺で同チップをボンディング箇所に吹き付ける。チップは好ましくは上下逆さまでフラックスに配置または設置する。これにより、チップのハンダバンプはボンディング箇所において接続用導電材料(例えば金属片)へ真直ぐに押し出されることになる。
特定の理論に限定されることなく、チップの配置は、チップの配置のためにウェブを遅延させることなく達成することができる。ウェブは作動し続け、そしてボンディングマシンは、例えば利用可能なチップ・フラックスのスポットが現われる度に、移動するウェブ上に要望どおりにチップを配置する。このように、柔軟な基板へのチップボンディングの方法は、標準のIC処理で使用されるどのような処理よりもむしろ機械的な組立作業に近い。
次に、本発明の好適な実施形態では、チップがどこで降ろされたかを断定するために写真が撮られる。その写真を元に、ボンディングマシンは、上記チップのボンディング箇所形成のために金属片を切断すべき場所あるいは切断するべきであった場所を計算することができる。すなわち、この写真情報は、チップの配置後にどこで切断を行うかを決定するために使用することができる。より詳細に以下に説明されるように、写真情報はまた、チップが導電材料(例えば金属片)に取り付けられる前に、ボンディング箇所で導電材料を切断するために使用することができる。
ここに記述された好適な方法によると、ちょうどチップが配置される、あるいは配置予定の場所にアンテナの導電ギャップを作製する。最も好適な実施形態では、このボンディング箇所がどこにあるべきかの情報を取得し、この情報を元にボンディング箇所にまだ配置されていないチップのためのボンディング箇所を切断する。言いかえれば、配置されたチップの光学的またはアライメントフィードバックを使用して、後続の未配置のボンディング前のチップ(例えば次のチップ)のためのボンディング箇所を決定して切断を行う。
好適な実施形態では、チップの寸法は変わらないが、基板、特に柔軟な基板の寸法は変化するため、写真フィードバックを使用する。タグのロールは、ある場所(例えばプエルトリコ)で製造され、別の場所(例えばスウェーデン)で接合される場合もあるが、このタグのロール上では、事前に切断されたボンディング箇所の位置について、ロールの一端と他端での差が、チップの合理的な許容範囲をはるか超える。ウェブとロールは伸縮し、マシンは振動し、部品は温度が上昇して膨張する。したがって、タグがボンディングマシンへ導入される場合、ボンディングマシンは、ボンディング箇所が正確にどこにあるかが分からず、また予測することができない。しかしながら、ボンディングマシンが、直前に行われたボンディングの箇所が分かっている場合は、今回そして次回のボンディング箇所を決定する上でエラーが起こることはまずない。言いかえれば、直前のチップの位置に基づいて、次のまたは後続のチップを配置すれば、まずエラーは起こらない。
実際、1、2、3あるいは10個の連続したボンディング箇所間の違いは、チップの導体パッド(例えば約10〜30m)間の許容誤差と同じぐらい小さく(例えば、ほとんどゼロでその配置はほとんど同一)、些細である。したがって、ボンディングマシンは、直前のチップの撮影位置に基づいてチップを配置する必要はない。したがってボンディングマシンには、写真を処理する時間がより長く与えられるため、設置されたチップの写真を利用して、撮影されたチップから数枚離れた後続のチップの配置を行うことも可能である。切断装置はその分、写真工程の前に長い切断時間を得る。しかしながら、小さなエラーは蓄積し、例えば50個のタグ処理後には、切断装置は、導体パッドの所定位置間で正確に確実に切断を行うことが出来なくなる場合もある。一本のロールには100万のタグが含まれており、1つの切断位置がすべてのチップに適用されるわけはない。
従って、本発明の最も好適な実施形態では、アライメントフィードバックを採用している。発明者は、アライメントフィードバックの好ましい利用方法として、設置されたチップの位置を特定し、後続のチップが設置される前にその後続のチップのための切断をおこなう方法を発見した。尚、本発明は、写真フィードバックを使用する配置装置に限定されないことは理解されるべきである。実際、より非常に詳しく以下に記述されるように、位置合せは写真以外の方法によって実現することができる。例えば、チップの配置およびダイ接着領域の切断は、フラックスの配置に基づいて位置合わを行うことが可能である。
チップがそれぞれのボンディング箇所へ設置された後、チップは金属基板に溶接される。ハンダ溶接が好ましいのは、腐食せず、機械的強度を提供し、伝導性に優れた金属接合を形成するからである。すなわち、接合点が接近しているほど、高品質で信頼性の高い導電実装が提供される。好ましいハンダ付け技術としては、制御されたチップ崩壊(chip collapse)として知られる、フリップチップハンダ付けがある。
好適な実施形態では、ハンダはフラックス上に設置されたチップ上のバンプとして存在する。ハンダに熱を加えるが、過度の加熱は行わない。好ましい加熱量は、フラックスの表面および隣接する基板が昇温してハンダが液化するが、基板の燃焼、変形をもたらさない量である。基板は柔軟であり、ボンディングマシンによりエッチングされたタグに接合される場合には、プラスチック層を備える場合もあるため、過度の加熱は回避すべきである。ハンダ溶接には、フラッシュ定着(例えばキセノンバルブによる)が好ましい。キセノン管フラッシュ定着は、例えばレーザープリンタにおいて現在使用されている。
ボンディング方法としては多数の使用可能な方法があり、また、本発明は特定の方法に限定されないことは理解されるべきである。例えば、制御されたチップ崩壊を利用した別のボンディング方法として、異方性導電接着剤の使用が挙げられる。
ボンディング箇所形成のための好適な実施形態を図1-3に例示する。図1は、時間系列におけるチップ位置を示す表である。また、図2は、カットオンフライ装置10の構造を示す。図2で最も良くわかるように、基板12は、ボンディングマシン14の下部において、切断ステーション16から配置ステーション18、そして写真ステーション20へと移動する。この例において、切断ステーション16は、ダイ接着領域28と推測された場所において、金属の導電層22とフラックス24を切断する。以下で詳細に説明されるように、配置ステーション18は、導電層22を含むボンディング箇所30において、基板12上に好ましくは各タイム枠ごとに、チップ26を配置する。写真ステーション20は、切断される次のダイ接着剤エリア32の位置を決定するためにチップ26の位置を測定する。特定の理論に制限されることなく、写真ステーション20は、各チップの位置を決定するために通過する各チップ26の端部(例えば先端、後端)を検索する、フラッシュ視覚装置であることが好ましい。
図1および2を参照すると、タイム1では、基板が処理方向34に沿って連続的に移動する間、チップ1は、基板12の導電層22上のボンディング箇所30に配置される。タイム1に続くタイム2では、チップ1はチップの位置測定を行う写真ステーション20に移動され、またチップ2は、次のダイ接着領域で基板12の導電層22上のボンディング箇所30に配置される。チップ1の測定に基づいて、システム(例えばボンディングマシン14)は、次に配置されるチップ26を基板12のどこに配置すべきかを決定するのが好ましい。当業者により容易に理解されるように、次に配置されるチップ26の位置は、基板12上のチップ1の位置および連続するチップ配置位置間の距離に関する情報に基づいて決定することができる。連続するチップ配置位置間の距離は、チップ配置と、処理方向34に沿って移動する、停止および往復移動を行わない基板12の速度の時間的な差分により決定されると理解できる。導電層22に対する各切断箇所は、各設置済みチップ26の導電接点の予測位置の間、すなわち予測される各ダイ接着領域28の間に位置し、好ましくは接点間の中間点に配置される。なお接点はミクロン(例えば10未満μmから約100μm、最も好ましくは約10μmから20μmの範囲)単位で分離されてもよい。したがって、次に配置するチップに対する切断位置の決定において、チップ26およびその接点の寸法についても知っておく必要がある。
従って、チップ1の測定位置に基づいて、ボンディングマシン14は、どこに後続のチップを配置すべきか決定し、タイム3で予測されたダイ接着領域28において導電層22を切断することにより、ギャップ36およびアンテナを次に配置されるチップのために形成する。基板12は移動しているため、タイム2に続くタイム3においては、チップ1は写真ステーション20を通過しており、チップ2は写真ステーションに位置し、そして新規のチップであるチップ3は配置ステーション18によりボンディング箇所30において基板12に配置される。本発明の他の好ましい実施形態に関連して以下により詳細に記述するように、ボンディングマシン14の他の位置において、カッタを使用してチップ26の下側の導電層を切断することが可能であることを記しておく。しかしながら、最も好ましい実施形態では、導電層22はチップ26が配置される前に切断され、したがって導電層の切断によりチップが損傷を受けることはない。導電層の切断時にチップは配置されておらず、したがって切断ステーション16によって破損される可能性はない。
また図1を参照すると、基板12は処理方向34に沿ってラインを移動し続け、タイム3に続くタイム4において、チップ3は写真ステーション20に到達する。写真ステーション20では必要に応じてチップを測定し、上述のように次に配置されるチップのための予測ダイ接着領域28を決定することができる。タイム4ではまた、配置ステーション18は基板12上のボンディング箇所30で、あらかじめ切断ステーション16で作成された導電層(例えば金属とフラックス層)におけるギャップ36の上にチップ4を設置する。タイム4では、切断ステーション16は導電層22を切断し、次に配置されるチップ(例えば、チップ5)のためにギャップ36を形成する。
図2は、タイム4でボンディングマシン14の下部に位置するチップ26および基板12を一例として示す。写真ステーション20は配置ステーション18に隣接して図示されているが、チップ位置を測定して次の切断位置を正確に決定するために、写真ステーションは必要に応じて、ラインに沿った他の場所に設置可能であることは理解されるべきである。写真ステーション20の位置は、例えばチップ配置のために次のダイ接着領域を測定し予測するために必要な時間量に応じて、変化してもよい。従って、写真(あるいは測定)ステーションが、設置されたチップ26の位置を測定することができる限り、写真ステーション20は、配置ステーション18の後段であればどこであれ設置可能であることは本発明の範囲内に含まれる。同様に、切断ステーション16はダイ接着領域28上に、配置ステーション18およびボンディング箇所30に隣接して示されているが、切断ステーションは配置ステーションとは２つ以上の配置間隔を空け設置されていてもよい。尚、配置間隔とは、連続するダイ接着領域(例えば連続するチップ配置)間の距離を表すこと記しておく。
図2に示すように、1番目のチップ26(例えばチップ2)は写真ステーション20を通過した場所に位置し、２番目のチップ26(例えばチップ3)は、写真ステーションの下部に位置し、そして３番目のチップ26(例えばチップ4)は、あらかじめ切断ステーション16によって作成された導電層22内のギャップ36上のボンディング箇所にて配置ステーション18の下部に位置する。導電層22内の別のギャップ36は、次のチップ(例えばチップ5)の予測ダイ接着領域28にて切断ステーション16の下部に図示されている。この方法においては、上記工程における最初の3つのチップ26については、短絡を排除してアンテナを形成するために行われるチップ下部の導電層22の切除が行われていないため、トランスポンダとして使用することができないことは理解されるべきである。しかしながら、1ライン中3つのチップ26の損失は、プロセスの開始後に安全確実に製作される何百、何千もの後続のチップに比べると僅かな犠牲である。
図3は、ウェブが移動する際に、チップ26を粘性フラックス24に投下するための好ましい方法を図示する。図3は、配置ステーション18においてバキュームヘッド42を備えた回転ホイール40を示す。ヘッド42はそれぞれ、ホイールの回転の頂点で整列したチップ44の入ったチューブからチップ26を吸着し、回転の底辺でチップをボンディング箇所30に吹き付ける。好ましくは、チップ26が上下逆さまでフラックス24内に配置された状態で、チップのハンダバンプ46を、導電接続のために導電層22内に嵌入する。各ボンディング箇所30上に配置されたチップ26はそれぞれ、基板12とともに写真ステーション20に進み、そして上述のように、例えばハンダ付けボンディングを行う溶接ステーションへと進む。
ボンディング箇所形成のための第二の好適な実施形態の第１の例を図4と図5に示す。この例において、各チップが基板上へ配置されるのと同時に、金属基板は、それぞれのチップのボンディング箇所において切断され、これにより導電ギャップが形成される。図4は、時間系列におけるチップ位置を示す表である。
図5で最も良くわかるように、基板12は、ボンディングマシン14の下を行程34の方向に連続して移動する。ボンディングマシン50は、図2に示されるボンディングマシン14と同様に、切断ステーション16、配置ステーション18および写真ステーション20を含む。しかしながら、切断ステーション16は、基板12およびその導電層22を、導電層22の表面からではなく、チップ配置位置の反対側、つまり基板12の底面から切断するように配置されている。さらに、以下により詳細に議論されるように、写真ステーション20はボンディングマシン50の操作上重大ではないことは注目されるべきである。
この例において、配置ステーション18が各チップ26をそれぞれのボンディング箇所30に配置するのとほぼ同時に、切断ステーション16は導電層22を含む基板12を切断するように設計されている。ボンディングマシン50はいつどこで配置ステーション18がチップ26を配置するかをわかっているので、配置ステーションの反対側に位置する切断ステーション16が、それぞれのチップ配置のタイミングおよび位置において基板12と導電層22を切断するように、ボンディングマシンは切断ステーション16の位置決めを行う。言いかえれば、好適な実施形態のこの例では、それぞれのチップ26は基板12に配置され、それとほぼ同時に基板12は切断される。尚、チップは切断作業中はボンディング箇所30に位置するので、基板を切断するのには十分であるが、配置された各チップ26の作用または機能の妨げにはならない切断部材(例えばレーザ、ブレード、水)により切断ステーション16は基板12を切断する。
写真ステーション20は、各チップ26が配置、切断された後に、チップが適切に配置されたことをチェックするためにその位置を測定する。その際、配置ステーション18と切断ステーション16間のアラインメントを確認するため、写真ステーション20はボンディングマシン50に写真フィードバックを提供する。測定されたチップがそのそれぞれのギャップの位置と合わない場合(例えば、ギャップ36がチップの接点間にない場合)、ボンディングマシン50は、当業者には公知の方法で、必要に応じて切断ステーション16あるいは配置ステーション18を調節することにより両ステーションの再位置合わせを行い、基板12の切断と各チップ26の配置を同時に行うことが出来る。
上述のとおり、図4は、好適な実施形態の上記例に従って時間系列におけるチップ位置を示す表である。図4および5を参照すると、タイム1では、基板が連続してラインを移動する間、チップ1は、基板12の導電層22上の処理方向34に沿ったボンディング箇所30に配置される。この同じタイム1では、導電層22を含む基板12はチップ26の下方のボンディング箇所30において、好ましくはチップ用のアンテナを形成するチップの接点(例えばハンダバンプ46)間で切断される。
タイム1に続くタイム2では、チップ1はチップの位置測定が行われる写真ステーション20に移動され、チップ2は、導電層22上のボンディング箇所30に配置され、導電層と基板12は、チップ2の下部において切断される。チップ1の測定に基づいて、ボンディングマシン50は、チップ1が適切に配置されたかどうか、また、配置と切断に対して更なる調節が必要であるかどうかを決定することができる。切断ステーション16が導電層22および基板12を切断する際、その切断箇所は、例えば、配置ステーション18がそれぞれのチップ26を配置する既知の位置であり、好ましくはそれぞれのチップの接点間の中間点である。各チップの切断位置、すなわち、導電ギャップ36が形成されるべき場所を決定するためには、チップ26およびその接点の寸法がわかっていなければならない。
尚、それぞれ例を示すすべての図において、導電ギャップ36は基板12に対して実質的に垂直な状態で示されているが、ギャップは特定の形状または角度に限定されていないことに注目すべきである。ギャップ36の重要な特徴は、それが接点(例えばハンダバンプ46)間の導電基板22内に導電ギャップを形成するということである。実際、当業者によって容易に理解されるように、基板12がラインを移動する速度、および切断ステーションがギャップを形成する(例えばレーザ、ブレード、水)速度によって、タグの側面断面図では、基板に対して非垂直なギャップが図示される場合もある。
さらに図4および5を参照すると、タイム2に続くタイム3では、チップ2は写真ステーション20に移動され、チップ3はボンディング箇所30に配置され、そこで導電ギャップ30が切断ステーション16によって基板12に形成される。次のタイム4では、チップ3は写真ステーション20に移動され、チップ4は配置ステーション18によってボンディング箇所30で配置される一方、ギャップ36が切断ステーション16によってチップ4の下方の基板に形成される。図5に示される好適な実施形態における上記例では、写真ステーション20は配置ステーション18に隣接して、その後段に図示されている。図5における写真ステーション20の位置は、配置ステーション18の下流(例えばその後段)であるが、写真ステーション20による写真フィードバックにより、配置ステーション18と切断ステーション16がチップ26を実装して所望のギャップ36を形成しているかどうかがチェックされるため、写真ステーション20の位置は必ずしも配置ステーションに接近している必要はない。従って、写真(あるいは測定)ステーションが設置されたチップのアライメントを測定することができる限り、写真ステーション20は、配置ステーション18の後段であればどこであれ設置可能であることは本発明の範囲内に含まれる。さらに、当業者によって容易に理解されるように、本発明の範囲内において、写真ステーション20が図面の上面ではなく、側面または斜視図へとオフセットした角度でアライメントが測定されるように構成することも可能である。
ボンディング箇所形成のための好適な実施形態における別の例を図6と7に示す。図6は、図１及び４に示す表と同様に時間系列におけるチップ位置を示す表である。図7は、図2及び5と同様に配置/切断工程の構造を示す。この例において、図7で最も良くわかるように、基板12は、ボンディングマシン60に沿って配置ステーション18の下部、切断ステーション16の上部、そして写真ステーション20の下部へと移動する。ボンディングマシン60は、図2に示されるボンディングマシン14、および図5に示されるボンディングマシン50に類似している。しかしながら、少なくとも配置ステーション18および切断ステーション16の相対的位置は異なる。
好適な実施形態における上記例においては、チップ26は、連続して移動する基板12の導電層22に配置され、その後切断ステーション16がそれぞれのチップ26の下部のギャップ36を切断する。言いかえれば、配置ステーション18は導電層22上のボンディング箇所30にチップ26を配置する。ボンディングマシン60が配置ステーション18により、基板12上へチップ26を配置するので、ボンディングマシンは配置された各チップの位置がわかっており、各チップの配置位置を登録することができるため、チップが基板上で流れ方向34に移動するときもチップの位置を判断することができる。あるいは、配置されたチップの位置は、チップがそれぞれ配置されるフラックス24における事前登録位置に従って登録することもできる。
配置ステーション18によるチップの配置後、切断ステーション16は、配置されたチップ26の既知の位置およびラインを移動する基板12の速度に基づいて、個々のチップ26の下部にギャップ36を形成する。写真ステーション20は、図5を参照して説明された写真ステーションとほぼ同一であり、各チップの接点(例えばハンダバンプ46)内に対応するギャップ36の位置を維持す必要がある場合、写真ステーション20は今後の調節のためにチップ配置に関する写真フィードバックを供給する。
図6および7を参照すると、タイム1では、基板が処理方向34に沿って連続的にラインを移動するとき、チップ1は、ボンディング箇所30において基板12の導電層22上に配置される。タイム1に続くタイム2では、チップ1は切断ステーション16上に移動され、そこで切断ステーションは導電層22を切断してギャップ36を形成し、チップのアンテナを作製する。さらに、タイム2では、チップ2は、次のダイ接着領域の導電層22上のボンディング箇所30に配置される。ここで詳しく説明するが、切断ステーション16は導電層22および基板12を好ましくはレーザーカッタで切断するが、本発明における切断の方法はこれに限定されず、例えば、ブレード、または噴射水によるキスカットを利用した他の方法を採用してもよい。
さらに図6および7を参照すると、タイム2に続くタイム3では、基板が停止および往復移動なしで連続移動を継続するとき、チップ3は、基板12の導電層22上のボンディング箇所30に配置される。チップ2は切断ステーション16に移動され、チップ2の下部にギャップ36を形成するためにチップ2の下部の基板12およびその導電層22が切断される。好適な実施形態のこの例において、さらにタイム3では、チップ1は写真ステーション20に移動され、そこでフィードバックのため(例えばチップアライメント、切断位置合わせのため)チップ位置の測定が行われる。
基板12は、処理方向34に沿ってラインを移動し続け、図6および7に示すとおり、タイム4において、チップ4は配置ステーション18によって基板に配置され、チップ3は切断ステーション16上に移動されて、そこでチップ3の接点間において基板と導電層22にギャップ36を切断形成することによりアンテナが形成され、また、チップ2は写真ステーション20に移動され、そこで必要に応じて、後続のチップの配置と切断のためのチップアライメントと切断位置を決定するため、チップの測定を行うことができる。タイム4ではまた、チップ1は写真ステーション20を通過し、チップの金属基板22への溶接のため必要に応じてチップを溶接ステーションへと移動させる。
公知の技術における溶接ステーションは、典型的にはダイ接着プロセスの一部であるが、すべての好適な実施形態において、溶接ステーションがボンディングマシンの一部であるか、または必要に応じてボンディングマシンから独立可能であることは、本発明の範囲に含まれることは理解されるべきである。溶接ステーションを通過後、今やチップとアンテナを含む溶接されたタグは、当業者に広く知られた方法で基板から取り外される。溶接ステーションおよび基板からのタグ削除も、ここに示された好適な実施形態の他の例に典型的に適用されることは理解されるべきである。また、上記例においては、１列のチップについて述べているが、上記方法は、基板上に複数のチップを並列に配置、取り付けするのに十分な幅を有する基板帯に配置される複数列のチップに適用可能であることは注目されるべきである。その場合、単に一列のチップを一度に1枚ずつ取り付けるボンディングマシンに比べ、何倍ものチップを処理することができる。従って、好適な実施形態のボンディングマシンは、複数列のチップの方向付け、配置、切断、および基板へ取り付けの同時処理に適しており、生産性を向上させる。
好適な実施形態では、チップは基板12の導電層22に取り付けられる。基板12は、導電層22および非導電層38の両方含み、好ましくは導電層および非導電層を接着させるために両者間に接着剤を備えることが好ましい。さらに、アライメントフィードバックを行なう写真ステーションとしては、チップが適切に整列しているかどうかを判断するために基板上で通過するチップの先端、後端および/または側端を検索するフラッシュ視覚装置が好ましい。
好ましくは、好適な実施形態の切断ステーション18は、ウェブの移動速度に比例した角度で導電層および基板を切断するため、ギャップの形態は、ウェブと切断システムの速度により、台形に変更され、その側面は、取り付けられたチップに対して可能な限り垂直に近づく。切断方式に関しては、機械的カッタに対するレーザの利点の1つは、レーザが剪断動作を行わないという点である。代わりに、レーザは、ギャップ内の金属を融解除去する。したがって、レーザによる切断は、タグのショートや圧迫および構造問題を引き起こさない。特定の理論に制限されることなく、好適なレーザの種類としては、基板の導電および非導電層を接着する接着剤(例えば銅、導電性ペースト)の種類にかかわらず、基板および導電層(例えば金属、アルミニウム)にギャップを形成するのに適切なレーザあるいは他の切断システムが挙げられる。そのようなレーザは、ヤグレーザ、オピウムレーザ、三電子レーザなどを含むが、これに限定されない。
フラックスは、導電層を覆うストライプとして印刷可能な浸水表面として作用する酸である。好適な実施形態によれば、チップはフラックスに配置され、そして加熱によりハンダボールまたはバンプが少量溶解してフラックスが流出することにより、チップのフラックスによる方向付けが行われる。したがって、フラックスの印刷により、配置されたチップを縦方向に登録する(registered)ことが可能であり、フラックスは、所定の境界を設定し、ハンダバンプをとおしてチップとの電気的ならびに機械的なボンドを形成する。制御されたチップ崩壊は基板にチップを取り付けるための好適な方法の1つのであるが、別の方法として標準フリップチップがあり、この標準フリップチップ・プロセスでは、基板およびハンダ上のフラックス、またはチップ上のハンダボールの代わりに、チップの導電パッドの導電性バンプ(例えばパラジウム)を導電層に配置された等方性の接着剤に取り付ける。そして当業者によって理解されるように、チップと基板に関する同様または類似した登録(registration)及び方向付けが行われる。フラックスのような等方性の接着剤は、本発明の範囲内において、事前印刷された接着剤として使用可能である。
ボンディング箇所形成のための好適な実施形態の別の例は図8及び9に示される。図8及び9に示されるボンディング箇所形成のための一例としての方法は、前述のボンディング箇所形成方法、特に図6及び7において説明したボンディング箇所形成と同様である。すなわち、図8、9および図6、7において示されるボンディング箇所形成装置および方法は、両方とも配置後切断の方法である一方、図１〜３において示されたボンディング箇所形成方法は、配置前切断の方法であり、また図4と5に示すボンディング箇所形成方法および装置は、配置同時切断方法である。図8と9において示されたボンディング箇所形成方法は、図6および7において示される方法と異なる。図6および7において示される方法では、後述する図8と9が示す例において配置されるチップが、切断ステーション16によるギャップ形成の前に写真ステーション20によって測定される。
図9で最も良くわかるように、基板12は、配置ステーション18から写真ステーション20、その後切断ステーション16へとボンディングマシン70に沿って移動する。配置ステーション18は、好ましくは各タイム枠においてチップ列を配置することにより、それぞれのボンディング箇所30において各チップを基板12の導電層22上に設置する。写真ステーション20としては、各チップ26がそれぞれのボンディング箇所30に配置されたことを確認または決定するために、配置されたチップの位置を測定するフラッシュ視覚装置が好ましい。ボンディングマシン70は、写真ステーション20によって測定された各チップの位置に基づいて切断ステーション16を調節し、これにより、測定されたチップあるいは次に配置されるチップのためにギャップ36を正確に切断することができる。代替方法として、配置ステーション18を調節することにより、ボンディングマシン70はチップの切断ステーション16に対する位置合わせとレジストレーションを向上することも可能である。切断ステーション16は基板12を切断し、特に、各チップの下部の導電層22をチップの接点（例えばハンダバンプ46、図3)間においてダイ接着領域28にて切断する。切断ステーション16はまた、ギャップ36の形成時に導電層22とそれぞれのチップ26の間に存在するフラックス24あるいは導電接着剤を切断することにより、ギャップにおけるアンテナがショートするのを防止することも理解されるべきである。これは、ここに説明された本発明の他の実施形態にも当てはまるのは言うまでもない。
図8および9を参照すると、タイム1では、基板が処理方向34に沿って連続的にラインを移動するとき、チップ1は、基板12の導電層22上のボンディング箇所に配置される。次のタイム2では、チップ1は写真ステーション20に移動され、そこで(好ましくはチップ先端の検知によって)チップ位置の測定が行われる。また、チップ2は、次のダイ接着領域28において導電層22上のそのそれぞれのボンディング箇所30に配置される。タイム2に続くタイム3では、チップ1は切断ステーション16上に移動され、切断ステーションはチップの下の導電層22を切断することによりギャップ36を形成する。さらに、タイム3では、チップ2はチップの位置測定が可能な写真ステーション20に移動される。また、チップ3は、次のダイ接着領域において導電層22上のそれぞれのチップボンディング箇所30に配置される。
特定の理論に制限されることなく、ボンディングマシン70は、処理方向34に沿って連続的に移動するウェブ(例えば基板12)の既知の速度、および下記の1つ以上の要素に基づいて、チップ26の下部におけるギャップ36の切断位置を決定する:
(a) 配置ステーション18がチップを配置した導電層22上の既知の位置;
(b) 写真ステーション20によるチップの位置測定;
またはチップを配置、方向付けするフラックス24の事前登録位置。
もちろん、ウェブの速度は、各タイム枠におけるウェブの移動および各タイム枠の間隔に基づいて決定されてもよい。
さらに図8および9を参照すると、基板12は処理方向34に沿ってラインを移動し続け、タイム4においてチップ1は切断ステーション16を通過し、そこで必要に応じて別の写真ステーション20によりフィードバックのための測定が可能であり、またチップ1は溶接ステーションへ移動される。また同じタイム4では、チップ3は、切断ステーション16上に移動され、チップの下にギャップ36が形成される。これにより、タグのアンテナに必要な導電ギャップが形成される。さらに、チップ3は写真ステーション20に位置し、そこでは、必要に応じてチップの測定が、好ましくはその先端の検知によって行なわれ、それにより上述のとおり、同チップのダイ接着領域28および/または次に配置されるチップの予測ダイ接着領域が決定される。タイム4ではまた、配置ステーション18は、チップ4を導電層22上のチップのボンディング箇所30に設置する。タイム4におけるこのチップ・プロセスの一例を示す図9においては、1番目のチップ26はボンディングマシン70を通過しており、2番目のチップは切断ステーション16上に位置し、3番目のチップは写真ステーション20の下に位置し、4番目のチップは配置ステーション18の下に位置する。
特定の理論に制限されることなく、本発明の好適な実施形態は、少なくとも次の利点を備える。
あまり高価でないタグ。
高品質および高い信頼性を有する集積回路の実装。
アラインメントのために停止あるいは減速する必要がないため、フレキソ印刷ラインに対応可能なボンディングスピードが実現され、生産性が向上する。
フレキソ印刷の印刷方法を用いることにより現在及び予測可能なタグ生産ラインの統合適性が得られる。
生産量に対して例えば0.01ドル未満の低いボンディング総コスト。
上述のダイ接着領域カットオンフライ方法および装置は本発明の好適な実施形態の典型的な一例であり、実例としてのみ記述されることは理解されるべきである。言いかえれば、本発明の概念は、ここに開示された実施形態を含む様々な好ましい実施形態に容易に適用することが出来る。本発明は、具体例に関連して充分に記載されているが、この技術の当業者にとっては種々の変形や修正は本発明の精神と範囲から外れない限りにおいて、その中に含まれると理解されるべきであることは明白である。例えば、図7および9において、ギャップが形成されるときにチップの測定が行なわれるよう、切断ステーション16は、写真ステーション20の反対側に配置することも可能である。以上において本発明は十分詳細に記載されているため、現在及び未来の知識を適用することにより、本発明を、様々な使用条件の下で容易に適用させることが可能である。
本発明の好適な実施形態に係る時間系列におけるチップ位置を表す表を示す。 好適な実施形態に係るカットオンフライ装置の構造を図示する。 本発明の好適な実施形態に係るチップ配置方法を図示する。 本発明の好適な実施形態に係る時間系列におけるチップ位置を表す表を示す。 好適な実施形態に係るボンディングマシンを図示する。 本発明の好適な実施形態に係る時間系列におけるチップ位置を表す表を示す。 好適な実施形態に係る配置及び切断方法の構造を図示する。 好適な実施形態に係る時間系列におけるチップ位置を表す表を示す。 本発明の好適な実施形態におけるカットオンフライ方法の構造を図示する。
符号の説明
１０…カットオンフライ装置
１２…基板
１４…ボンディングマシン
１６…切断ステーション
１８…配置ステーション
２０…写真ステーション
２２…導電層
２４…フラックス
２６…チップ
２８…ダイ接着領域
３０…ボンディング箇所
３６…ギャップ

Claims (20)

  1. 基板のダイ接着領域を切断する方法であって、
    前記基板上の第一のトランスポンダの位置を決定する工程と、
    最初のトランスポンダの位置に基づいて、次に配置されると予測されるトランスポンダの位置において前記基板を切断し導電ギャップを形成する工程と、
    次に配置されるトランスポンダを前記ギャップを覆うように前記基板上に設置する工程とを含む方法。
  2. 前記基板に設置されたトランスポンダを溶接する工程をさらに含むことを特徴とする請求項１に記載の方法。
  3. 移動する基板上にトランスポンダーを設置する配置ステーションと、
    前記配置ステーションによって前記基板上に設置されたトランスポンダの位置を判断する、前記配置ステーションに隣接する測定ステーションと、
    前記配置ステーションに隣接し、前記測定ステーショに対向する切断ステーションであって、次に配置されると予測されるトランスポンダの位置で基板を切断して導電ギャップを形成し、このギャップの位置は、前記配置ステーションが次に配置されると予測されるトランスポンダを前記ギャップを覆うように前記基板上に配置することができるようなトランスポンダの測定位置に基づいている切断ステーションと、を含むボンディングマシン。
  4. 前記基板に設置されたトランスポンダを溶接する溶接ステーションをさらに含むことを特徴とする請求項３に記載のボンディングマシン。
  5. 基板のダイ接着領域を切断する方法であって、
    第一タイムにおいて、移動する前記基板上のダイ接着領域に設置されたトランスポンダの位置を決定する工程と、
    第二タイムにおいて、前記決定に従って前記基板内に導電ギャップを形成するために、取り付けられたトランスポンダの箇所で連続的に前進移動する前記基板を切断する工程とをさらに含むことを特徴とする請求項３に記載のボンディングマシン。
  6. 前記基板上にトランスポンダを設置する工程をさらに含むことを特徴とする請求項５に記載の方法。
  7. 前記決定工程は、ダイ接着領域におけるフラックスの位置登録を含むことを特徴とする請求項５に記載の方法。
  8. 連続して移動する基板上のダイ接着領域におけるトランスポンダの位置を登録する測定ステーションと、
    トランスポンダの箇所において前記基板を切断して前記基板内に導電ギャップを形成する、前記測定ステーションに隣接した切断ステーションであって、前記ギャップの位置はトランスポンダの測定位置に基づく切断ステーションと、を含むボンディングマシン。
  9. 連続して移動する前記基板上にトランスポンダを設置する、前記測定ステーションに隣接した配置ステーションをさらに含むことを特徴とする請求項８に記載のボンディングマシン。
  10. 前記測定ステーションはダイ接着領域におけるフラックスの位置に基づいてトランスポンダの位置を登録することを特徴とする請求項８に記載のボンディングマシン。
  11. 基板のダイ接着領域を切断する方法であって、
    移動する基板のダイ接着領域にトランスポンダを設置する工程と、
    前記ダイ接着領域にトランスポンダを設置すると共に、前記ダイ接着領域において移動する前記基板を切断することによりトランスポンダに隣接するギャップをに形成する工程とを含む方法。
  12. 移動する前記基板上に設置されたトランスポンダのアライメントの決定工程をさらに含むことを特徴とする請求項１１に記載の方法。
  13. 移動する基板のダイ接着領域上にトランスポンダを設置する配置ステーションと、
    移動する前記基板に隣接し、前記配置ステーションに対向する切断ステーションであって、ダイ接着領域にトランスポンダを配置すると同時にトランスポンダに隣接してギャップを形成するために、前記ダイ接着領域において前記基板を切断するのに適した切断ステーションと、を含むボンディングマシン。
  14. 連続して移動する前記基板上に設置されたトランスポンダのアライメントを決定する、前記配置ステーションに隣接した測定ステーションをさらに含むことを特徴とする請求項１３に記載のボンディングマシン。
  15. 前記ギャップはトランスポンダのアンテナを形成することを特徴とする請求項１３に記載のボンディングマシン。
  16. それぞれのトランスポンダを少なくとも１つの電気的導電部材に適用して複数の回路部品を形成する方法であって、少なくとも1つの電気的導電部材は連続的に経路を移動し、各々の回路部品は第１の導電部、第２の導電部、および前記第１と第２の各導電部間の導電ギャップを有し、トランスポンダは前記第１と第２の導電部間の導電ギャップを埋めるように両導電部に固定される方法であって、
    少なくとも1つの電気的導電部材が経路を移動する間、複数の回路部品のうちの1つの回路部品の導電ギャップの位置を決定する工程と、
    少なくとも1つの電気的導電部材が経路を移動する間、導電ギャップの決定位置に基づいて、それぞれのトランスポンダを導電ギャップに隣接して配置する工程と、
    それぞれのトランスポンダの各部と第１および第２導電部の対応する部分とを導電ギャップを介して電気的に接続することにより、それぞれのトランスポンダを導電部に固定する工程と、を含む方法。
  17. 前記経路は高速印刷ラインの一部を含むことを特徴とする請求項１６に記載の方法。
  18. 前記導電ギャップの形成工程を含むことを特徴とする請求項１６に記載の方法。
  19. それぞれのトランスポンダを少なくとも１つの電気的導電部材に適用して複数の回路部品を形成するのに適しており、少なくとも１つの電気的導電部材は連続的に経路を移動し、各々の回路部品は第1の導電部、第２の導電部、および第１と第２の各導電部間の導電ギャップを有し、トランスポンダは第１と第２導電部間の導電ギャップを埋めるように両導電部に固定されるボンディングマシンであって、
    少なくとも1つの電気的導電部材が経路を移動する間、複数の回路部品のうちの1つの回路部品の導電ギャップの位置を決定する測定ステーションと、
    少なくとも1つの電気的導電部材が経路を移動する間、導電ギャップの決定位置に基づいて、それぞれのトランスポンダを導電ギャップに隣接して配置する配置ステーションであって、それぞれのトランスポンダの各部と第１および第２の導電部に対応する部分とを導電ギャップを介して電気的に接続することにより、それぞれのトランスポンダを導電部に固定する配置ステーションと、を含むボンディングマシン。
  20. 前記経路は高速印刷ラインの一部を含むことを特徴とする請求項１９に記載のボンディングマシン。
JP2007518290A 2004-06-24 2005-06-24 ダイ接着領域のカットオンフライ方法及び装置 Pending JP2008504691A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US58274104P 2004-06-24 2004-06-24
US63419004P 2004-12-08 2004-12-08
PCT/US2005/022364 WO2006002335A1 (en) 2004-06-24 2005-06-24 Die attach area cut-on-fly method and apparatus

Publications (1)

Publication Number Publication Date
JP2008504691A true JP2008504691A (ja) 2008-02-14

Family

ID=35094451

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007518290A Pending JP2008504691A (ja) 2004-06-24 2005-06-24 ダイ接着領域のカットオンフライ方法及び装置

Country Status (12)

Country Link
US (2) US7709294B2 (ja)
EP (1) EP1774573A1 (ja)
JP (1) JP2008504691A (ja)
KR (1) KR20070058437A (ja)
AT (1) ATE422709T1 (ja)
AU (1) AU2005258234B2 (ja)
CA (2) CA2571801C (ja)
DE (1) DE602005012742D1 (ja)
ES (1) ES2321888T3 (ja)
MX (1) MX2007000031A (ja)
TW (1) TWI288885B (ja)
WO (1) WO2006002335A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012044214A (ja) * 2011-10-28 2012-03-01 Sony Chemical & Information Device Corp 接続装置、及び接続構造体の製造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005093645A1 (fr) * 2004-03-25 2005-10-06 Bauer, Eric Procede de fabrication d'une etiquette electronique et etiquette electronique obtenue par ledit procede
US7586193B2 (en) * 2005-10-07 2009-09-08 Nhew R&D Pty Ltd Mm-wave antenna using conventional IC packaging
US8786510B2 (en) 2006-01-24 2014-07-22 Avery Dennison Corporation Radio frequency (RF) antenna containing element and methods of making the same
DE102006008948B3 (de) * 2006-02-23 2007-10-04 Mühlbauer Ag Verfahren zum Aufbringen und elektrischen Kontaktieren von elektronischen Bauteilen auf eine Substratbahn
EP2225707B1 (en) * 2007-11-26 2020-04-08 Nxp B.V. Method of manufacturing an antenna or a strap on a substrate for accommodating an integrated circuit
JP5184115B2 (ja) * 2008-01-31 2013-04-17 日東電工株式会社 配線回路基板およびその製造方法
DE102009056122A1 (de) * 2009-11-30 2011-06-01 Smartrac Ip B.V. Verfahren zur Kontaktierung eines Chips
BR112012032009B8 (pt) 2010-06-14 2023-01-24 Avery Dennison Corp Método para produzir um dispositivo de rfid, aparelho para a produção de um dispositivo de rfid, conjunto intermediário de dispositivos de rfid, intermediário e sistema para a produção de dispositivos de rfid
JP2012069733A (ja) * 2010-09-24 2012-04-05 Hitachi High-Tech Instruments Co Ltd ダイボンダの治工具管理方法、および、ダイボンダ
WO2012062965A1 (en) * 2010-11-08 2012-05-18 Upm Rfid Oy A method for producing an rfid transponder
US8865487B2 (en) * 2011-09-20 2014-10-21 General Electric Company Large area hermetic encapsulation of an optoelectronic device using vacuum lamination
EP2798582B1 (en) * 2011-12-29 2017-10-18 Smartrac Investment B.V. A method for producing an rfid transponder by etching
WO2013101240A1 (en) * 2011-12-31 2013-07-04 Intel Corporation Manufacturing advanced test probes
CN102785032B (zh) * 2012-08-20 2014-09-17 中国电子科技集团公司第十研究所 激光切割陶瓷电路基片工作台
DE102012223471A1 (de) * 2012-12-17 2014-06-18 Bundesdruckerei Gmbh Verfahren und Vorrichtung zur Herstellung eines Wert- und/oder Sicherheitsdokuments mit einer Datenübertragungseinrichtung
DE102020104817A1 (de) * 2020-02-24 2021-08-26 Philip Mangelberger Vorrichtung und Verfahren zum Befestigen eines Transponders an einer elektrischen Leitung, Konfektionierungseinrichtung und elektrische Leitung

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1013296A (ja) * 1996-03-25 1998-01-16 Internatl Business Mach Corp <Ibm> 無線トランスポンダ
JP2001156110A (ja) * 1999-11-24 2001-06-08 Omron Corp 半導体チップの実装方法、並びに、電磁波読み取り可能なデータキャリアの製造方法
JP2002544671A (ja) * 1999-05-05 2002-12-24 フィン，ダーヴィト チップモジュール用チップキャリアおよびチップモジュールを製造する方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2218541B (en) * 1988-05-11 1993-04-21 Instance Ltd David J Method of and apparatus for producing labels
US5201988A (en) * 1989-01-25 1993-04-13 Tokai Metals Co., Ltd. Method of manufacturing a resonant tag
WO1994004305A1 (en) * 1992-08-18 1994-03-03 Precision Dispensing Equipment, Inc. Method and apparatus for applying flux
JP3178567B2 (ja) * 1993-07-16 2001-06-18 株式会社カイジョー ワイヤボンディング装置及びその方法
US5467914A (en) * 1994-11-21 1995-11-21 Northern Telecom Limited Method and apparatus for fluxing and soldering terminals on a printed circuit board
US5882720A (en) * 1996-02-01 1999-03-16 Mpm Corporation Monitoring deposited pads
US5800724A (en) * 1996-02-14 1998-09-01 Fort James Corporation Patterned metal foil laminate and method for making same
US7062845B2 (en) * 1996-06-05 2006-06-20 Laservia Corporation Conveyorized blind microvia laser drilling system
US5708419A (en) 1996-07-22 1998-01-13 Checkpoint Systems, Inc. Method of wire bonding an integrated circuit to an ultraflexible substrate
US6249227B1 (en) * 1998-01-05 2001-06-19 Intermec Ip Corp. RFID integrated in electronic assets
US6018299A (en) * 1998-06-09 2000-01-25 Motorola, Inc. Radio frequency identification tag having a printed antenna and method
US6274508B1 (en) 1999-02-05 2001-08-14 Alien Technology Corporation Apparatuses and methods used in forming assemblies
US6891110B1 (en) 1999-03-24 2005-05-10 Motorola, Inc. Circuit chip connector and method of connecting a circuit chip
AU3667900A (en) * 1999-04-07 2000-10-23 Mv Research Limited Material inspection
US6147662A (en) * 1999-09-10 2000-11-14 Moore North America, Inc. Radio frequency identification tags and labels
US7073246B2 (en) * 1999-10-04 2006-07-11 Roche Diagnostics Operations, Inc. Method of making a biosensor
FI112121B (fi) 2000-12-11 2003-10-31 Rafsec Oy Älytarraraina, menetelmä sen valmistamiseksi, menetelmä kantorainan valmistamiseksi ja älytarrarainan älytarran rakenneosa
US6951596B2 (en) * 2002-01-18 2005-10-04 Avery Dennison Corporation RFID label technique
DE10120269C1 (de) 2001-04-25 2002-07-25 Muehlbauer Ag Verfahren zum Verbinden von Mikrochips mit auf einem Trägerband angeordneten Antennen zum Herstellen eines Transponders
JP4034073B2 (ja) * 2001-05-11 2008-01-16 株式会社ルネサステクノロジ 半導体装置の製造方法
US7124956B2 (en) 2001-05-17 2006-10-24 Koninklijke Philips Electronics N.V. Product comprising product sub-parts connected to each other by a crimp connection
EP1393368A2 (en) 2001-05-17 2004-03-03 Koninklijke Philips Electronics N.V. Product comprising a substrate and a chip attached to the substrate
JP4326222B2 (ja) 2001-05-17 2009-09-02 エヌエックスピー ビー ヴィ チップのためのリードフレーム構成体
JP2002353283A (ja) * 2001-05-29 2002-12-06 Sony Corp 半導体チップの識別方法および半導体チップのボンディング装置
FI112550B (fi) 2001-05-31 2003-12-15 Rafsec Oy Älytarra ja älytarraraina
JP3739752B2 (ja) * 2003-02-07 2006-01-25 株式会社 ハリーズ ランダム周期変速可能な小片移載装置
US20050081908A1 (en) 2003-03-19 2005-04-21 Stewart Roger G. Method and apparatus for generation of electrical power from solar energy
US7138919B2 (en) 2004-02-23 2006-11-21 Checkpoint Systems, Inc. Identification marking and method for applying the identification marking to an item
US7384496B2 (en) 2004-02-23 2008-06-10 Checkpoint Systems, Inc. Security tag system for fabricating a tag including an integrated surface processing system
US7116227B2 (en) 2004-02-23 2006-10-03 Checkpoint Systems, Inc. Tag having patterned circuit elements and a process for making same
US7250868B2 (en) * 2004-03-12 2007-07-31 A K Stamping Co. Inc. Manufacture of RFID tags and intermediate products therefor
US20060137813A1 (en) * 2004-12-29 2006-06-29 Robrecht Michael J Registered lamination of webs using laser cutting
US20070102486A1 (en) * 2005-10-24 2007-05-10 Checkpoint Systems, Inc. Wire embedded bridge
US7836588B2 (en) * 2006-07-06 2010-11-23 Ideon Llc Method for fabricating an electronic device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1013296A (ja) * 1996-03-25 1998-01-16 Internatl Business Mach Corp <Ibm> 無線トランスポンダ
JP2002544671A (ja) * 1999-05-05 2002-12-24 フィン，ダーヴィト チップモジュール用チップキャリアおよびチップモジュールを製造する方法
JP2001156110A (ja) * 1999-11-24 2001-06-08 Omron Corp 半導体チップの実装方法、並びに、電磁波読み取り可能なデータキャリアの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012044214A (ja) * 2011-10-28 2012-03-01 Sony Chemical & Information Device Corp 接続装置、及び接続構造体の製造方法

Also Published As

Publication number Publication date
AU2005258234B2 (en) 2008-05-01
TWI288885B (en) 2007-10-21
KR20070058437A (ko) 2007-06-08
US20050284917A1 (en) 2005-12-29
US20100218899A1 (en) 2010-09-02
ES2321888T3 (es) 2009-06-12
CA2571801C (en) 2010-10-19
MX2007000031A (es) 2007-03-07
AU2005258234A1 (en) 2006-01-05
ATE422709T1 (de) 2009-02-15
TW200606735A (en) 2006-02-16
US7709294B2 (en) 2010-05-04
EP1774573A1 (en) 2007-04-18
WO2006002335A1 (en) 2006-01-05
DE602005012742D1 (de) 2009-03-26
CA2660860A1 (en) 2006-01-05
CA2571801A1 (en) 2006-01-05

Similar Documents

Publication Publication Date Title
JP2008504691A (ja) ダイ接着領域のカットオンフライ方法及び装置
KR100203603B1 (ko) 칩 크기의 패키지형 반도체 장치의 제조 방법
JP4762317B2 (ja) インモールドのチップ取り付け
KR20020081333A (ko) 비접촉 아이디 카드류 및 그의 제조방법
JP2012511814A (ja) 電子アセンブリ製造の方法および装置ならびにその電子アセンブリ
WO2014171890A1 (en) Accurate positioning and alignment of a component during processes such as reflow soldering
JP2004193334A (ja) バンプ形成用シートおよびその製造方法
US20070102486A1 (en) Wire embedded bridge
US7517419B2 (en) Substrate support jig, circuit board production apparatus, and method of producing circuit board
KR100950523B1 (ko) 프린트 기판 조립체 및 전자 장치
JP3801300B2 (ja) 半導体装置の製造方法
EP1950791B1 (en) Bonding machine for applying transponders and method
CN100511578C (zh) 芯片连接区快速切割方法和设备
JP3974834B2 (ja) 電子部品の装着方法
JP2018166134A (ja) 回路付サスペンション基板アセンブリの製造方法
JPH07114216B2 (ja) フィルムキャリヤ型半導体装置の実装方法
JP4632429B2 (ja) ボンディング方法
JP2007157809A (ja) 半導体素子及びその製造方法並びに、半導体装置及びその製造方法
JPH0936535A (ja) 実装方法、実装装置及び位置合せ用治具
JPH07283267A (ja) 半導体装置
JP2005191603A (ja) 半導体装置の製造方法及びフィルムキャリアテープ
JPH03233951A (ja) 半導体素子の電極接続方法
JP2005351856A (ja) 熱流計
JP2006234708A (ja) 歪ゲージ装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091201

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100226

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100305

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100331

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100407

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100430

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100512

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100601

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100713