ES2321888T3 - Maquina de conexion para aplicar transpondedores y procedimiento correspondiente. - Google Patents

Maquina de conexion para aplicar transpondedores y procedimiento correspondiente. Download PDF

Info

Publication number
ES2321888T3
ES2321888T3 ES08156368T ES08156368T ES2321888T3 ES 2321888 T3 ES2321888 T3 ES 2321888T3 ES 08156368 T ES08156368 T ES 08156368T ES 08156368 T ES08156368 T ES 08156368T ES 2321888 T3 ES2321888 T3 ES 2321888T3
Authority
ES
Spain
Prior art keywords
chip
conductive
connection
space
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES08156368T
Other languages
English (en)
Inventor
Eric Eckstein
Thomas Clare
Andre Cote
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Checkpoint Systems Inc
Original Assignee
Checkpoint Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Checkpoint Systems Inc filed Critical Checkpoint Systems Inc
Application granted granted Critical
Publication of ES2321888T3 publication Critical patent/ES2321888T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/002—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating specially adapted for particular articles or work
    • B23K20/004—Wire welding
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07718—Constructional details, e.g. mounting of circuits in the carrier the record carrier being manufactured in a continuous process, e.g. using endless rolls
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/32—Wires
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01054—Xenon [Xe]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/12—Surface bonding means and/or assembly means with cutting, punching, piercing, severing or tearing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mechanical Engineering (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Die Bonding (AREA)
  • Supply And Installment Of Electrical Components (AREA)
  • Near-Field Transmission Systems (AREA)
  • Cash Registers Or Receiving Machines (AREA)
  • Radar Systems Or Details Thereof (AREA)

Abstract

Procedimiento de aplicación de unos respectivos transpondedores por lo menos a un elemento eléctricamente conductor para formar una pluralidad de componentes de circuito, desplazándose dicho por lo menos un elemento eléctricamente conductor continuamente en una trayectoria, estando provisto cada uno de dichos componentes del circuito de una primera parte conductora, una segunda parte conductora y un espacio conductor (36) entre las partes conductoras primera y segunda, estando dispuesto el transpondedor para ser fijado a las partes conductoras primera y segunda formando un puente sobre el espacio conductor (36) entre las mismas, comprendiendo el procedimiento: determinar la ubicación del espacio conductor (36) en uno de entre la pluralidad de componentes del circuito mientras dicho por lo menos un elemento eléctricamente conductor se desplaza a lo largo de dicha trayectoria; colocar un respectivo transpondedor adyacente al espacio conductor (36), mientras dicho por lo menos un elemento eléctricamente conductor se desplaza a lo largo de dicha trayectoria, sobre la base de la ubicación determinada de dicho espacio conductor (36); y acoplar eléctricamente las respectivas partes de cada transpondedor respectivo a las respectivas partes conductoras primera y segunda a través del espacio conductor (36) para fijar el respectivo transpondedor a las mismas.

Description

Máquina de conexión para aplicar transpondedores y procedimiento correspondiente.
Campo de la invención
La presente invención se refiere a etiquetas de seguridad y, en particular, a la conexión de circuitos integrados (IC) únicamente aptos para la fabricación de etiquetas en gran volumen.
Antecedentes de la invención
La conexión de chips es costosa. Los dos componentes mayores del coste de las etiquetas de identificación por radiofrecuencia actualmente son el circuito integrado y la fijación de ese circuito a una estructura de antena. La ley de Moore y el volumen creciente ayudan a reducir los costes de los circuitos integrados, pero la conexión es un proceso mecánico y no se beneficia de los mismos avances tecnológicos o de las economías de escala.
Los procedimientos actuales de la conexión de chips no afrontan adecuadamente los costes. Un enfoque en dos etapas de una "brida de sujeción" intermedia consigue mejoras en los costes incrementales mediante la recolocación de los costes. Sin embargo, las bridas de sujeción no se dirigen al problema directamente, ya que todavía se requieren conexiones, pero a una etiqueta más pequeña. Además, las bridas añaden otra etapa para conectar la brida de sujeción a la etiqueta grande.
Los fabricantes actuales que utilizan la tecnología de conexión normal con bridas de sujeción, quieren que las bridas de sujeción sean como las superficies de conexión tradicionales, esto es, duras e inflexibles. Pero las bridas de este tipo no permiten una fácil integración en etiquetas flexibles. Los procesos de conexión normales conocidos son todas soluciones a partir de bridas de sujeción y por lo tanto menos que ideales.
Un procedimiento de conexión de la técnica relacionada, denominado automontaje fluido, proporciona conexiones insuficientemente rígidas. Puesto que los chips encuentran su propio camino dentro de manguitos de conexión, los chips no pueden utilizar adhesivos o materiales bituminosos, puesto que cualquier cosa pegajosa evita el libre movimiento del chip en el interior de los manguitos. A continuación, la conexión se realiza en una tangente entre la zona de conexión del chip y el lado de la cavidad de conexión. Esta conexión de plano con borde es diferente y menos fiable que las conexiones tradicionales, las cuales se realizan plano con plano. Como un ejemplo análogo que ilustra los problemas inherentes a las conexiones de plano con borde, se considera intentar sostener una tarjeta manipulación en el borde, en lugar de colocarla plana sobre una mesa. El automontaje fluido también pone limitaciones en el tipo de sustrato que se puede utilizar. Esto puede que no sea un problema para realizar únicamente bridas de sujeción, pero ciertamente es un problema para la brida de sujeción anteriormente mencionada y en la colocación del chips directamente sobre la etiqueta.
Un proceso de conexión conocido es un intento de una fuerza bruta notable para hacer más rápida la conexión normal. En lugar de disponer de un cabezal de vacío que recoja un chip y la coloque sobre una brida de sujeción, una pluralidad de cabezales (por ejemplo, 60) en etapas de bloqueo recoge ese número (por ejemplo, 60) de chips y los coloca en ese número (por ejemplo, 60) de bridas de sujeción. Este proceso tiene el problema de tener que mantener todo el número (por ejemplo, 60) de chips alineados correctamente al mismo tiempo.
La conexión de chip RFID es más similar al procesamiento de diodos y resistencias que al procesamiento de otras clases de chips. Una nueva línea de bridas de sujeción de RFID utiliza a un proceso de conexión automático de cinta tradicional, con una cinta de 35 mm de alimentación de manguitos de bridas de sujeción duras que avanzan lentamente a través de una colocación de microchips volantes y un cabezal de conexión. A un paso de 4,75 mm, cuatro carriles de ancho y 10.000 conexiones de chip por hora, su cinta avanza a través del proceso de conexión a aproximadamente 0,65 pies por minuto. Sería beneficioso que el proceso de conexión de los chips pudiera producir más chips conectados en menos tiempo.
Con el fin de considerar por qué la técnica no ha conectado chips tal como se ejemplifican mediante las formas de realización preferidas de la invención expuestas a continuación en la presente memoria, puede ayudar comparar los componentes de chips electrónicos normales con las RFID. Los componentes de chips electrónicos normales son conocidos y generalmente se encuentran en tarjetas de circuitos impresos. Un IC vacío se conecta a un portador mediante conexión de cables o microchips volantes. Entonces se moldea un empaquetado alrededor del portador y el chip. El empaquetado se dispone en una tarjeta de circuito impreso a través de un agujero pasante o un conjunto de montaje en superficie. En resumen, los componentes de chips normales típicos necesitan ser compatibles con múltiples tecnologías de montaje de PCB, incluyendo los baños de aleación para soldar, las ondas de aleación para soldar, reflujo de IR, y una variedad de etapas de limpieza y horneado; requieren más y más energía de cálculo introducida en los conjuntos de chips únicos y están realizados para durar. Por el contrario, las RFID nunca están soldadas ni se hornean ni se limpian; son completas en sí mismas y no tienen que ser integradas en ningún otro sistema; requieren la mínima potencia de cálculo para hacer mínimos los costes y el consumo de energía (la cual se transforma en distancia de lectura); y no hacen frente a la misma disipación de energía o a requisitos medioambientales como los chips
normales.
Para cumplir con sus requisitos de diseño, los conjuntos de chips normales generalmente empiezan con sustratos relativamente rígidos y pesados, por lo menos comparados con las tarjetas de RFID. Las cerámicas y la fibra de vidrio son comunes. Esto significa que tienen que ser tenaces y resistentes a las influencias térmicas. Generalmente los sustratos de chips normales están grabados por ataque químico. El corte por láser es caro porque los sustratos de los chips normales son gruesos y tienen altas masas térmicas.
Las RFID son sustancialmente diferentes. La capa de metal es delgada y flexible (o no rígida) en comparación. El dorso o sustrato de cada etiqueta es polipropileno blando o papel. Los sustratos se pueden perforar, cortar ondular y soldar fácilmente. Las formas de realización preferidas de la invención reinventada de la invención aprovechan de estas diferentes propiedades.
El documento JP-A-2002 353 283 expone un procedimiento y un aparato para distinguir entre los chips de semiconductor que se van a conectar a un sustrato. Un chip de semiconductor se distingue mediante un chip de supervisión el cual está relacionado con el chip de semiconductor. Cuando el modelo de circuito del chip de supervisión corresponde a un modelo de circuito diseñado, el chip de semiconductor se selecciona como un producto que se va a conectar.
Un proceso de conexión con cables conocido se expone en el documento US-A-5.708.419, en el que se trata la conexión de un IC a un sustrato flexible o no rígido el cual generalmente no puede ser sometido a elevadas temperaturas, tal como por ejemplo, la temperatura requerida para llevar a cabo un proceso de soldadura. En este proceso de conexión con cables un chip o matriz se fija a un sustrato o portador con cables conductores. El chip se fija al sustrato con el lado frontal del chip hacia arriba. Cables conductores se conectan primero al chip, después se forman los bucles y se conectan al sustrato. Las etapas de un proceso típico de conexión con cables incluye:
1.
avanzar la película al siguiente lugar de conexión
2.
paro
3.
realizar una fotografía digital del lugar de conexión
4.
calcular la ubicación de conexión
5.
recoger un chip
6.
desplazar el chip al lugar de conexión
7.
utilizar la retroalimentación de la fotografía para ajustar la colocación a la ubicación del lugar real
8.
colocar o depositar el chip
9.
fotografiar el chip para localizar las zonas de conexión
10.
desplazar el cabezal a la zona de conexión del chip
11.
presionar hacia abajo, vibrando y soldando los cables conductores a la zona de conexión
12.
subir y desplazar el chip al área de conexión del sustrato, arrastrando el cable de vuelta a la conexión del chip
13.
presionar hacia abajo y soldar esa conexión
14.
subir y cortar el cable; y
15.
repetir las etapas 10 a 14 para cada conexión.
Por el contrario, la interconexión entre el chip y el sustrato en los empaquetados de microchips volantes se realizará a través de resaltes conductores de aleación para soldar que se colocan directamente en la superficie del chip. El chip con los resaltes se gira a continuación y se coloca boca abajo, con los resaltes eléctricamente conectados al sustrato.
La conexión de microchips volantes, un estado actual del proceso de la técnica, es caro porque se necesita acoplar cada chip en un lugar de conexión minúsculo cortado con precisión. A medida que los chips se hacen más pequeños, se hace todavía más difícil cortar con precisión el lugar de conexión. Sin embargo, el proceso de conexión de microchips volantes es un avance considerable sobre la conexión con cables. Las etapas de un proceso de conexión de microchips volantes típico incluye:
1.
avanzar la película al siguiente lugar de conexión
2.
paro
3.
realizar una fotografía digital del lugar de conexión
4.
calcular la ubicación de conexión
5.
recoger el chip
6.
desplazar el chip al lugar de conexión
7.
utilizar la retroalimentación de la fotografía para ajustar la colocación a la ubicación del lugar real
8.
colocar el chip
9.
vibrar por ultrasonidos el cabezal de colocación para soldar el chip en su sitio; y
10.
retraer el cabezal de colocación.
Las etapas 1 a 8 de cada uno de los procesos de conexión anteriores son sustancialmente los mismos. La red se debe parar para colocar el espacio conductor en el sustrato y colocar con precisión el IC. Los procesos de la técnica relacionada requieren que la red se pare y se mida (por ejemplo, mediante fotografía del lugar de conexión, que contiene la ubicación de conexión, utilizando la retroalimentación de la fotografía para ajustar la colocación en la ubicación del lugar real) de forma que el chip pueda ser colocado con precisión como se desee adyacente al espacio y se conecta.
Al diseñar un proceso de colocación del chip eficaz que pueda ser integrado en RFID, los inventores descubrieron que es beneficioso evitar cualquier cosa que no sea coherente con una prensa de impresión rotativa continua. El paro y el arranque de la línea siempre hacen más lentas las cosas. Sería beneficioso ajustar los utillajes para trabajar sobre un chip que esté avanzando continuamente a lo largo de la línea y a una velocidad conocida de desplazamiento.
Volver a trazar una trayectoria durante un proceso de conexión lleva tiempo, causa vibración y desgasta las articulaciones mecánicas. Estas articulaciones pueden crear también incertidumbre en la posición absoluta. Los dispositivos giratorios o continuos son por lo tanto preferidos sobre los dispositivos alternativos.
Cuanto mayor es el número de conexiones mecánicas en un proceso de conexión, menor es la certidumbre de que está en la posición precisa. Cualquier articulación unida o flexible introduce una cierta cantidad de aleatoriedad cuando la red y los chips se mueven alrededor. Las dimensiones de los IC son minúsculas. No supone una gran cantidad de conexiones mecánicas desplazar la colocación de un chip fuera de la alineación crítica.
Con las etiquetas de seguridad, no se puede confiar en cualquier dimensión precisa establecida anteriormente. La posición relativa de las cosas varía a través de la red, desde un extremo del rodillo al otro, desde un lugar al otro y de un momento a otro. Esto es simplemente la realidad de trabajar con materiales que no son caros. Para los procesos de conexión de IC, el fabricante se debe adaptar constantemente al comportamiento real del material, en lugar de pensar que se comporta como se pretende.
\vskip1.000000\baselineskip
Breve sumario de la invención
Un proceso de conexión de circuitos integrados según las formas de realización preferidas proporciona:
\bullet
una alta calidad y una alta fiabilidad de la fijación de los circuitos integrados a una etiqueta o brida de fijación,
\bullet
velocidades de conexión compatibles con las líneas de impresión flexográfica y por lo tanto adecuadas para la integración en las líneas de fabricación de etiquetas actuales y previsibles; y
\bullet
bajos costes totales de conexión, por ejemplo, inferiores a 0,01 \textdollar a los volúmenes de fabricación.
Mientras no están limitadas a una teoría particular, las formas de realización preferidas de la presente invención ilustran enfoques para cortar un lugar de conexión y montar colocando un chip (por ejemplo, transpondedor) en el lugar de conexión sin detener la red. Esto es, los sustratos de chips se desplazan continuamente durante el proceso de colocación del chip. Según la invención, el lugar de conexión se corta para formar un espacio en el que se espera colocar un chip. Según las formas de realización preferidas de la presente invención, un fabricante puede conseguir velocidades de conexión para chips minúsculos 100 veces más rápido que con la tecnología convencional, en particular, aplicando el proceso de conexión en sustratos de chips que se desplazan continuamente a una velocidad normalmente aplicable a las prensas de impresión de alta velocidad en la gama del proceso flexográfico de hasta por lo menos aproximadamente 300 pies por minuto.
Breve descripción de diversas vistas de los dibujos
La invención se describirá a continuación conjuntamente con los siguientes dibujos en los cuales los números de referencia iguales designan elementos iguales y en los que:
la figura 1 muestra una mesa de colocación de chips durante una secuencia de tiempo según formas de realización preferidas de la invención;
la figura 2 ilustra una representación estructural de un aparato de corte al vuelo según las formas de realización preferidas;
la figura 3 ilustra un enfoque de la colocación de un chip según las formas de realización preferidas de la invención.
Descripción detallada de formas de realización preferidas de la invención
Según las formas de realización preferidas, los chips de RFID están conectados en sustratos blandos y que pueden mutar. Los chips están preparados para la conexión según procedimientos conocidos de preparación de chips. Como un ejemplo, los chips son recubiertos con cuarzo, dióxido de silicio, con pequeñas ventanas grabadas por ataque químico hasta las zonas de contacto de aluminio. Estas zonas de contacto son "resaltadas" con aleación para soldar tanto por chisporroteo de la aleación para soldar sobre la misma como pasando la oblea a través de un baño de ondas de aleación para soldar. La aleación para soldar se adhiere al aluminio y desliza alejándose del cuarzo.
El proceso de conexión preferido empieza con una oblea de silicio completa, la cual contiene miles de circuitos integrados (IC) grabados por ataque químico en una única placa de material de silicio. La oblea de silicio completa se corta en cientos de chips individuales, cada chip incluyendo un IC y su correspondiente sección de placa de silicio.
Las obleas con chips grandes (por ejemplo, 1,61 cm^{2} hasta 6,46 cm^{2} o 0,25 pulgadas^{2} hasta 1,0 pulgadas^{2}) sobre ellas, normalmente se separan cortándolos con sierras de diamante delicadas. En comparación, los chips de RFID realmente son minúsculos (por ejemplo, 50 \mum x 100 \mum) y el serrado de la oblea no es económico. Para los chips de RFID, la oblea se rectifica en el lado posterior para hacer la oblea tan delgada como sea posible mientras sea capaz de sostener como se desee. Entonces la oblea adelgazada se enmascara con un elemento resistente al ácido para la protección, excepto en los lugares de la oblea en los que se quiera cortar. Esto es conocido como una operación de oblea normal.
A continuación la oblea completa se sumerge en ácido. El ácido corroe el silicio sin proteger entre los chips hasta que la oblea se rompe en cientos de chips. Utilizando un tamiz para que los chips no se escapen fuera, el ácido es aclarado del baño dejando cientos de chips de RFID flotando en una botella de agua. Los chips son vertidos fuera de la solución y secados. Utilizando esta tecnología normal, una oblea se separa en numerosos chips sin un corte por fricción (por ejemplo, con sierra).
La mayor parte de los procesos de conexión de chips hacen todo lo posible tanto para alinear el chip con el sustrato como para conseguir que ambos, el sustrato y el lugar de conexión, estén alineados. Sin embargo, las formas de realización preferidas no necesitan el mismo nivel de precisión como se requiere anteriormente para la colocación del chip. Mientras no está limitada a una teoría particular, el enfoque de conexión preferido descrito con mayor detalle a continuación sólo necesita conseguir que todos los chips estén enfrentados estén aproximadamente en la misma dirección.
Una mesa vibratoria, como es conocida en la técnica, consigue el objetivo de la orientación del chip. Para empezar, un lío de chips se coloca en una mesa vibratoria en forma de embudo que conduce a un tubo pequeño cuadrado o rectangular de alineación (por ejemplo, decenas de cientos, miles). Los chips típicamente son sustancialmente prismas rectangulares en forma de caja, posiblemente provistos de lados inclinados a partir del proceso de grabado por ataque químico. Los chips son agitados en el interior del tubo, acabando en una de ocho orientaciones. Entonces se toma una imagen de los chips del vibrador. Si un chip está en la orientación correcta, continúa hacia abajo por el tubo. Si un chip no está en la orientación correcta, entonces el chip sin orientar se devuelve a la mesa vibratoria para otro intento de orientación. Finalmente todas los chips acaban en el tubo en la orientación correcta.
Contrastando enormemente con los enfoques de la técnica anterior que preparan el lugar de conexión para el IC antes de que el sustrato entre dentro de la máquina de conexión, el enfoque preferido de esta invención deja que la propia máquina de conexión realice el corte. Lo que entra en la máquina para el lugar de conexión es un metal sólido. Por ejemplo, el metal preferentemente es una tira delgada de película de metal en una brida de fijación, una red de etiquetas, material de empaquetado o un producto. La cosa importante es que, según las formas de realización preferidas, el lugar de conexión no está preparado (por ejemplo, formado con un espacio conductor) antes de que el metal entre en la máquina de conexión según las formas de realización preferidas, lo que entra dentro de la máquina de conexión es una tira de metal en bruto, preparada para ser cortada para sus chips particulares.
Se comprenderá que una mesa vibratoria es uno de los diversos enfoques para conseguir la orientación de los chips antes de la colocación del chip en el lugar de conexión y que la invención no está limitada a este enfoque particular. De hecho, el procedimiento preferido de corte al vuelo se aplica a un chip fijado a su sustrato, o a un chip a punto de ser fijado a su sustrato, o a un chip que está siendo fijado a su sustrato. Por consiguiente, la manera en la cual el chip se fija a su sustrato no es un factor limitativo de los procedimientos preferidos para cortar el sustrato, en tanto en cuanto el chip esté fijado u orientado para la fijación al sustrato, como se expone, por ejemplo, con mayor detalle más adelante en la presente memoria. Otro enfoque que consigue la orientación del chip, por ejemplo, mediante la formación del chip en un sustrato de metal se expone en los documentos US 2005/0183817 A1, US 2005/0184873 A1 y US 2005/0184872 A1, todos presentados el 24 de noviembre de 2004 y publicados el 25 de agosto de 2005.
Ahora no es suficiente conque la máquina realice del corte. El corte debe formar un espacio conductor en la tira de metal. Es decir, la tira conductora o material de sustrato debe ser completamente extraído en el espacio para evitar el riesgo que cortocircuitaría el chip más adelante. Existen por lo menos dos modos de realizar esto. Una se denomina un "corte por contacto" y se consigue con cuchillas de corte. Otro es una ablación con láser, literalmente vaporizando el material indeseado. Los láseres se prefieren porque los cortadores de láser pueden realizar un corte preciso sin ningún contacto mecánico con el sustrato. Pero, ya sea mediante corte por contacto, láser o un enfoque equivalente (por ejemplo, gofrado), la máquina de conexión de las formas de realización preferidas puede realizar este corte sin incluso hacer más lenta la red. Esto es, la red es desplazada continuamente cuando se forma el espacio mediante el corte y durante la colocación del chip, por ejemplo, a la velocidad de impresión flexográfica. Además, el corte se realiza dentro de la tolerancia permitida por los chips de RFID que tienen un tamaño de, por ejemplo, aproximadamente 100 micras o menos. La tolerancia permitida para crear un espacio entre los puntos de contacto del chip es inferior a aproximadamente 80 micras y más preferentemente, inferior a aproximadamente 20 a 30 micras.
Los ejemplos preferidos de las formas de realización exponen la invención con relación a los chips (por ejemplo, transpondedores) provistos de dos zonas conductoras que requieren conexiones eléctricas a una antena en el lugar de fijación de la matriz con un espacio formado a partir de un único corte. Se comprenderá, sin embargo, de la invención no está limitada a ese ámbito, ya que las formas de realización preferidas se aplican también a otros tipos de chips (por ejemplo, chips de múltiples zonas). Por supuesto, los chips de múltiples zonas necesitan más cortes, lo cual se proporciona fácilmente, especialmente utilizando cortadores de láser, los cuales pueden cortar el sustrato conductor o portador en un modelo previamente configurado como se desee.
El ancho del corte, en particular un corte láser, es en gran medida una función del modelo y de la magnitud de la energía aplicada. El ancho es también una función del grosor del sustrato conductor, ya que cuanto más grueso es el sustrato, más difícil es conseguir un corte estrecho limpio. Utilizando el corte láser de control del impulso, es posible una resolución de femtosegundo. Para el micro mecanizado, las sierras de agua son otro enfoque preferido para limpiar el corte. Sin tener en cuenta el enfoque del corte, el ancho del corte preferido es aproximadamente 5 \mum o menos.
Para evitar conexiones inestables débiles, la máquina de conexión de las formas de realización preferidas suelda los chips al sustrato. La conexión preferida se realiza con una aleación para soldar y para ello es bueno utilizar material bituminoso, quizás incluso un material bituminoso ácido. No existe la necesidad de una precisión exacta. El material bituminoso es simplemente chorreado sobre el área de conexión para cada aleación para soldar soldada. El material bituminoso forma un límite previamente definido desde el cual los resaltes de aleación para soldar (por ejemplo, volante, chip, compresión controlada del chip) del chip no van más allá. Los resaltes de aleación para soldar se adhieren al material bituminoso y orientan el metal a lo largo de la dirección de la red.
Existen diversos enfoques para transferir los chips (por ejemplo, transpondedores) desde el tubo de alineación de, por ejemplo, una mesa vibratoria, al material bituminoso pegajoso sobre el área de conexión a medida que avanza la red. Un enfoque para depositar o colocar chips es volcar los chips, dejando los chips en contacto con el material bituminoso que se desplaza de tal modo que un extremo de avance de los chips se adhiera y sea extraído por el material bituminoso, una cada vez. Otro enfoque es disparar los chips sobre el material bituminoso con presión de aire. Un enfoque preferido es adherir los chips alineados con una rueda giratoria de cabezales al vacío. Por ejemplo, como se representa en la figura 3, cada cabezal succiona un chip fuera del tubo de alineación en la parte superior del giro de la rueda y la sopla sobre el lugar de conexión en la parte inferior de su giro. Es preferible colocar o depositar el chip hacia abajo en el material bituminoso, de forma que los resaltes de aleación para soldar del chip sean presionados directamente dentro del material conductor (por ejemplo, tira de metal) para la conexión en el lugar de la conexión.
Mientras no está limitada a una teoría particular, la colocación del chip se puede conseguir sin hacer más lento el avance de la red para colocar los chips. La red se mantiene pasando a gran velocidad y la máquina de conexión coloca un chip sobre la red que se desplaza como se desee, por ejemplo, cada vez que aparece un punto de material bituminoso con un chip disponible. Este enfoque para la conexión de los chips en un sustrato blando es por lo tanto más similar a un proceso de montaje mecánico que cualquier otro utilizado en un proceso de IC normal.
A continuación, en las formas de realización preferidas, se toma una imagen para determinar dónde se ha colocado el chip. A partir de esa imagen la máquina de conexión puede calcular dónde debe o deberá cortar la tira de metal para hacer el lugar de conexión para ese chip. Es decir, esta información de la fotografía se puede utilizar para determinar dónde realizar el corte después de que se coloque el chip. Como se expone con mayor detalle a continuación en la presente memoria, la información de la fotografía también se puede utilizar para cortar el material conductor (por ejemplo, la tira de metal) en el lugar de la conexión antes de fijar el chip al material conductor.
El enfoque preferido descrito en la presente memoria crea un espacio conductor en la antena directamente en donde está asentada o se espera que se asiente el chip. Las formas de realización más preferidas toman la información de dónde debe estar este lugar de conexión y utilizan esta información para cortar el lugar de conexión para un chip que no haya sido colocado en su lugar de conexión. En otras palabras, la retroalimentación óptica o de alineación de un chip colocado se utiliza para determinar y cortar el lugar de conexión de un chip subsiguiente previamente conectado (por ejemplo, el siguiente chip) todavía para ser colocado.
Las formas de realización preferidas utilizan la retroalimentación de la fotografía porque, mientras los chips no cambian de dimensiones, los sustratos sí cambian, especialmente los sustratos blandos. En un rodillo de etiquetas, que puede estar fabricado en una ubicación (por ejemplo, Puerto Rico) y conectadas en otra ubicación (por ejemplo, Suecia), la diferencia en la ubicación de un lugar de conexión previamente cortado desde un extremo del rodillo al otro extremo del rodillo es mucho mayor que lo que se permite razonablemente por parte de estos chips. Las redes y los rodillos se estiran; las máquinas se balancean; los componentes se calientan y se dilatan. Por lo tanto, cuando una etiqueta es llevada dentro de una máquina de conexión, la máquina de conexión no conoce y no puede predecir exactamente dónde estará el lugar de conexión. Sin embargo, si la máquina de conexión conoce dónde debe haber estado el último lugar de conexión, no existe un error sustancial en colocar ahí el lugar de conexión actual o siguiente. En otras palabras, no existe un error sustancial en la colocación de un chip siguiente o subsiguiente sobre la base de la colocación del chip anterior.
De hecho, la diferencia entre una, dos, tres o incluso puede ser que hasta diez lugares de conexión en una fila es pequeña (por ejemplo, casi cero, prácticamente idéntica en ubicación) e insignificante ya que está dentro del margen de error permisible entre las zonas de contacto de los chips (por ejemplo, aproximadamente de 10 a 30 \mum). Por lo tanto, no es necesario que la máquina de conexión coloque un chip sobre la base de la ubicación fotografiada del chip anterior. La máquina de conexión tiene más tiempo para procesar la fotografía y puede utilizar la fotografía de un chip depositado para colocar un chip subsiguiente, diversos chips distantes del chip fotografiado. El dispositivo de corte sólo realiza el corte mucho antes de la etapa de la fotografía. Sin embargo, pequeños errores se añaden, por ejemplo, 50 etiquetas después de que el dispositivo de corte no haya realizado el corte correcto entre la ubicación esperada de las zonas de contacto con certidumbre. Con un millón de etiquetas en un rodillo, de ninguna manera es posible que una posición de corte sea correcta para todos los chips.
Por consiguiente, las formas de realización más preferidas de la invención utilizan la retroalimentación de la alineación. Los inventores han descubierto que un modo preferido de utilizar la retroalimentación de la alimentación es colocar un chip depositado para hacer el corte para un chip subsiguiente antes de que el chip subsiguiente sea colocado. Se comprenderá que la invención no está limitada a una máquina de colocación que utilice la retroalimentación de una fotografía. De hecho, como se describirá con mayor detalle más adelante en la presente memoria, las alineaciones se pueden conseguir mediante enfoques distintos al de la fotografía. Por ejemplo, la colocación de un chip y el corte del área de fijación de la matriz se pueden alinear sobre la base de la colocación del material bituminoso.
Después de que los chips son depositados en sus respectivos lugares de conexión, son soldados al sustrato de metal. Las soldaduras de aleación para soldar se prefieren porque no corroen, proporcionan resistencia mecánica y forman una unión metalúrgica para una conducción superior. Esto es, una soldadura más próxima proporciona una alta calidad y una fijación conductora altamente fiable. La técnica de soldadura preferida es un tipo de soldadura de microchips volantes conocida como hundimiento controlado del chip.
En las formas de realización preferidas, la aleación para soldar está presente como resaltes en el chip colocados sobre el material bituminoso. Se aplica calor a la aleación para soldar, pero no demasiado calor. La cantidad preferida de calor es suficiente para calentar la superficie del material bituminoso y el sustrato adyacente al material bituminoso y licuar la aleación para soldar, pero no quemar ni deformar el sustrato. El sustrato es blando, posiblemente con una capa de plástico si la máquina de conexión está conectando una etiqueta grabada por ataque químico, por lo tanto se debe evitar un calor excesivo. La fusión por destello (por ejemplo, con una lámpara de xenón) se prefiere para la soldadura de aleación para soldar. La fusión por destello del tubo de xenón se utiliza actualmente, por ejemplo, en impresoras láser.
Se comprenderá que existen numerosos procedimientos de conexión posibles y que la invención no está limitada a un enfoque particular. Por ejemplo, un enfoque de conexión alternativo al hundimiento controlado de chips se realiza con la utilización de adhesivos conductores anisotrópicos.
Una forma de realización preferida para la formación de lugar de conexión se ejemplifica en las figuras 1 a 3. La figura 1 muestra una mesa de colocación de chips durante una secuencia de tiempo y la figura 2 muestra una representación estructural de un aparato de corte al vuelo 10. Como se puede ver mejor que la figura 2, un sustrato 12 se desplaza por debajo de una máquina de conexión 14 desde una estación de corte 16 hasta una estación de colocación 18 y después a una estación de fotografía 20. En este ejemplo, la estación de corte 16 corta una capa conductora 22 de metal y material bituminoso 24 en un área de fijación de la matriz estimada 28. La estación de colocación 18 coloca un chip 26 sobre el sustrato 12 en un lugar de conexión 30, el cual incluye la capa conductora 22, preferentemente en cada período de tiempo, como se expondrá más adelante con mayor detalle en la presente memoria. La estación de fotografía 20 mide la colocación de un chip 26 para determinar la ubicación de un área de fijación de la matriz subsiguiente 32 que se va a cortar. Mientras no está limitada a una teoría particular, la estación de fotografía 20 preferentemente es un sistema de visión con destello que busca un borde (por ejemplo, el borde frontal, el borde posterior) de cada chip 26 que pasa para determinar la ubicación de cada chip.
Haciendo referencia a las figuras 1 y 2, en el momento 1, el chip 1 se coloca en el lugar de la conexión 30 sobre la capa conductora 22 del sustrato 12 a medida que el sustrato se desplaza continuamente en la línea a lo largo de una dirección de proceso 34. En el momento 2, el cual es subsiguiente al momento 1, el chip 1 es desplazado a la estación de fotografía 20 donde se realiza una medición de la ubicación del chip, y el chip 2 se coloca en el lugar de la conexión 30 sobre la capa conductora 22 del sustrato 12 en la siguiente área de fijación de la matriz. Sobre la base de la medición del chip 1, el sistema (por ejemplo, la máquina de conexión 14) determina preferentemente dónde deben estar colocados los chips subsiguientemente colocados 26 sobre el sustrato 12. Como un experto ordinario en la materia comprenderá rápidamente, la posición del chip subsiguientemente colocado 26 se puede determinar a partir del conocimiento de la ubicación del chip 1 sobre sustrato 12 y la distancia entre ubicaciones sucesivas de colocación del chip. La distancia entre ubicaciones sucesivas de colocación del chip se entenderá como una función de la derivada en el tiempo entre las colocaciones del chip y la velocidad del sustrato 12 que no se detiene, que no se mueve alternativamente y que se desplaza a lo largo de la dirección de proceso 34. La ubicación de cada corte a través de la capa conductora 22 está entre las ubicaciones estimadas en dónde estarán colocados los puntos de contacto conductores de cada chip depositado 26, esto es, en el área estimada de fijación de la matriz 28 y preferentemente está a medio camino entre los puntos de contacto, los cuales pueden estar separados por micras (por ejemplo, menos de 10 \mum hasta aproximadamente 100 \mum y más preferentemente entre aproximadamente 10 \mum y 20 \mum). Por lo tanto, las dimensiones del chip 26 y sus puntos de contacto deberán ser conocidos también en la determinación de las ubicaciones del corte para los chips subsiguientemente colocados.
Por consiguiente, sobre la base de la medición de la colocación del chip 1, la máquina de conexión 14 determina dónde debe estar colocada un chip subsiguiente y en el momento 3 corta la capa conductora 22 en el área estimada de fijación de la matriz 28 para formar un espacio 36 y una antena para un chip subsiguientemente colocado. Puesto que el sustrato 12 se está desplazando, en el momento 3, el cual es subsiguiente al momento 2, el chip 1 se desplaza más allá de la estación de fotografía 20, el chip 2 está en la estación de fotografía y un nuevo chip, el chip 3, es colocado sobre el sustrato 12 en el lugar de la conexión 30 por la estación de colocación 18. Se debe indicar que también se puede utilizar una cuchilla para cortar la capa conductora por debajo de un chip 26 en otras ubicaciones de la máquina de conexión 14, como será descrito con mayor detalle a continuación en la presente memoria, conjuntamente con otras formas de realización preferidas de la invención. Sin embargo, en las formas de realización más preferidas, la capa conductora 22 se corta antes de que sea colocada el chip 26, lo cual no expone los chips a posibles daños causados por el corte de las capas conductoras, puesto que los chips no han sido colocados y por lo tanto no están en peligro de ser dañados por la estación de corte 16.
Todavía haciendo referencia a la figura 1, el sustrato 12 continúa avanzando en la línea en la dirección de proceso 34 y en el momento 4, el cual es posterior al momento 3, el chip 3 está en la estación de fotografía 20, en la que, si se desea, el chip puede ser medido para determinar el área estimada de fijación de la matriz 28 para un chip subsiguientemente colocado, como ha sido descrito antes en la presente memoria. Todavía en el momento 4, la estación de colocación 18 deposita el chip 4 en el lugar de conexión 30 sobre el sustrato 12 por encima del espacio 36 en la capa conductora (por ejemplo, capas de metal y material bituminoso) previamente realizada en la estación de corte 16. En este momento 4, la estación de corte 16 corta la capa conductora 22 para formar el espacio 36 para otro chip subsiguientemente colocado (por ejemplo, el chip 5).
La figura 2 es una ilustración ejemplificativa que muestra la ubicación del chip 26 y el sustrato 12 por debajo de una máquina de conexión 14 en el momento 4. Mientras la estación de fotografía 20 está representada adyacente a la estación de colocación 18, se comprenderá que la estación de fotografía puede estar colocada en cualquier lugar a lo largo de la línea, como se desee, para medir con precisión la colocación del chip para la determinación de las ubicaciones de corte subsiguientes. La posición de la estación de fotografía 20 puede diferir, por ejemplo, dependiendo de la cantidad de tiempo que se necesita para medir y estimar las áreas subsiguientes de fijación de la matriz para la colocación del chip. Por consiguiente, queda dentro del ámbito de la invención que la estación de fotografía 20 esté colocada en cualquier lugar después de la estación de colocación 18 en la línea, en tanto en cuanto la estación de fotografía (o de medición) pueda medir la colocación de un chip depositado 26. De una manera similar, se comprenderá que mientras la estación de corte 16 está representada por encima de un área de fijación de la matriz 28 adyacente a la estación de colocación 18 y el lugar de conexión 30, la estación de corte puede estar separada de la estación de colocación por más de un intervalo de colocación, en donde cada intervalo de colocación está representado por la distancia entre áreas sucesivas de fijación de la matriz (por ejemplo, colocaciones consecutivas de los chips).
Como se representa en la figura 2, un primer chip 26 (por ejemplo, el chip 2) está colocado más allá de la estación de fotografía 20, un segundo chip 26 (por ejemplo, el chip 3) está colocado por debajo de la estación de fotografía y un tercer chip 26 (por ejemplo, el chip 4) está representado por debajo de la estación de colocación 18 en el lugar de conexión sobre un espacio 36 en la capa conductora 22 anteriormente realizado por la estación de corte 16. Otro espacio 36 en la capa conductora 22 se representa por debajo del estación de corte 16 en el área estimada de fijación de la matriz 28 para el siguiente chip (por ejemplo, el chip 5). Se comprenderá que con este enfoque, los tres primeros chips 26 en el proceso no pueden ser utilizados como un transpondedor ya que la capa conductora 22 por debajo del chip no ha sido cortada para extraer el resto y formar una antena. Sin embargo, la pérdida de tres chips 26 en una línea es un sacrificio insignificante para los cientos y miles de chips subsiguientemente colocados que son fabricados con seguridad y fiablemente después de que empiece el proceso.
La figura 3 ilustra un enfoque preferido para colocar los chips 26 dentro de material bituminoso pegajoso 24 a medida que pasa la red. La figura 3 muestra una rueda giratoria 40 con cabezales de vacío 42 en la estación de colocación 18. Cada cabezal 42 succiona un chip 26 fuera de un tubo de chips alineados 44 en la parte superior del giro de la rueda y sopla los chips sobre el lado de conexión 30 en la parte inferior de su giro. Preferentemente, con los chips 26 colocados boca abajo en el material bituminoso 24, los resaltes de aleación para soldar del chip 46 están colocados directamente dentro de la capa conductora 22 para la conexión conductora. Cada chip 26 colocado sobre su lado de conexión 30 continúa con el sustrato 12 hasta la estación de fotografía 20 y la estación de soldadura la cual suelda la conexión, por ejemplo, como ha sido expuesto antes en la presente memoria.
Aunque no están vinculadas a una teoría particular, las formas de realización preferidas de la invención proporcionan por lo menos los siguientes beneficios: etiquetas menos costosas; una alta calidad y una alta fiabilidad de la fijación de circuito integrado; una mayor salida ya que se consiguen velocidades de conexión compatibles con las líneas de impresión flexográfica por el hecho de no parar o incluso de no hacer más lenta la alineación; la adecuación para la integración en líneas de fabricación de etiquetas actuales y previstas se consigue utilizando métodos de impresión flexográfica; y costes de conexión totales reducidos, por ejemplo, inferiores a la 0,01 \textdollar a volúmenes de producción.
Se comprenderá que el procedimiento de corte al vuelo del área de fijación de la matriz y el aparato descritos y representados son indicaciones ejemplificativas de formas de realización preferidas de la invención y se proporcionan a título ilustrativo únicamente. En otras palabras, el concepto de la presente invención se puede aplicar rápidamente a una variedad de formas de realización preferidas, incluidas las expuestas en la presente memoria.

Claims (5)

1. Procedimiento de aplicación de unos respectivos transpondedores por lo menos a un elemento eléctricamente conductor para formar una pluralidad de componentes de circuito, desplazándose dicho por lo menos un elemento eléctricamente conductor continuamente en una trayectoria, estando provisto cada uno de dichos componentes del circuito de una primera parte conductora, una segunda parte conductora y un espacio conductor (36) entre las partes conductoras primera y segunda, estando dispuesto el transpondedor para ser fijado a las partes conductoras primera y segunda formando un puente sobre el espacio conductor (36) entre las mismas, comprendiendo el procedimiento:
determinar la ubicación del espacio conductor (36) en uno de entre la pluralidad de componentes del circuito mientras dicho por lo menos un elemento eléctricamente conductor se desplaza a lo largo de dicha trayectoria;
colocar un respectivo transpondedor adyacente al espacio conductor (36), mientras dicho por lo menos un elemento eléctricamente conductor se desplaza a lo largo de dicha trayectoria, sobre la base de la ubicación determinada de dicho espacio conductor (36); y
acoplar eléctricamente las respectivas partes de cada transpondedor respectivo a las respectivas partes conductoras primera y segunda a través del espacio conductor (36) para fijar el respectivo transpondedor a las mismas.
2. Procedimiento según la reivindicación 1, en el que la trayectoria comprende una parte de una línea de impresión de alta velocidad.
3. Procedimiento según la reivindicación 1 ó 2, que comprende asimismo la formación de un espacio conductor (36).
4. Máquina de conexión (14) adaptada para aplicar unos respectivos transpondedores por lo menos a un elemento eléctricamente conductor para formar una pluralidad de componentes de circuito, desplazándose dicho por lo menos un elemento eléctricamente conductor continuamente a lo largo de una trayectoria, estando provisto cada uno de dichos componentes del circuito de una primera parte conductora, una segunda parte conductora y un espacio conductor (36) entre las partes conductoras primera y segunda, estando dispuesto el transpondedor para ser fijado a las partes conductoras primera y segunda formando un puente sobre el espacio conductor (36) entre las mismas, caracterizada porque
una estación de medición determina la ubicación del espacio conductor (36) en uno de entre la pluralidad de componentes del circuito mientras dicho por lo menos un elemento eléctricamente conductor se desplaza a lo largo de dicha trayectoria;
una estación de colocación (18) que coloca un respectivo transpondedor adyacente al espacio conductor (36) mientras dicho por lo menos un elemento eléctricamente conductor se desplaza a lo largo de dicha trayectoria sobre la base de la ubicación determinada de dicho espacio (36) a partir de la estación de medición, estando adaptada dicha estación de colocación (18) para acoplar eléctricamente unas partes respectivas de cada transpondedor respectivo a las respectivas partes conductoras primera y segunda a través del espacio conductor (36) para fijar el respectivo transpondedor a las mismas.
5. Máquina de conexión según la reivindicación 4, en la que la trayectoria comprende una parte de una línea de impresión de alta velocidad.
ES08156368T 2004-06-24 2005-06-24 Maquina de conexion para aplicar transpondedores y procedimiento correspondiente. Active ES2321888T3 (es)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US58274104P 2004-06-24 2004-06-24
US582741P 2004-06-24
US63419004P 2004-12-08 2004-12-08
US634190P 2004-12-08

Publications (1)

Publication Number Publication Date
ES2321888T3 true ES2321888T3 (es) 2009-06-12

Family

ID=35094451

Family Applications (1)

Application Number Title Priority Date Filing Date
ES08156368T Active ES2321888T3 (es) 2004-06-24 2005-06-24 Maquina de conexion para aplicar transpondedores y procedimiento correspondiente.

Country Status (12)

Country Link
US (2) US7709294B2 (es)
EP (1) EP1774573A1 (es)
JP (1) JP2008504691A (es)
KR (1) KR20070058437A (es)
AT (1) ATE422709T1 (es)
AU (1) AU2005258234B2 (es)
CA (2) CA2571801C (es)
DE (1) DE602005012742D1 (es)
ES (1) ES2321888T3 (es)
MX (1) MX2007000031A (es)
TW (1) TWI288885B (es)
WO (1) WO2006002335A1 (es)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE408870T1 (de) * 2004-03-25 2008-10-15 Bauer Eric Verfahren zur herstellung eines elektronischen labels
US7586193B2 (en) * 2005-10-07 2009-09-08 Nhew R&D Pty Ltd Mm-wave antenna using conventional IC packaging
US8786510B2 (en) 2006-01-24 2014-07-22 Avery Dennison Corporation Radio frequency (RF) antenna containing element and methods of making the same
DE102006008948B3 (de) * 2006-02-23 2007-10-04 Mühlbauer Ag Verfahren zum Aufbringen und elektrischen Kontaktieren von elektronischen Bauteilen auf eine Substratbahn
CN101874253B (zh) * 2007-11-26 2013-01-02 Nxp股份有限公司 制造天线或用于容纳集成电路的签带的方法、基板上的天线、集成电路的签带以及应答器
JP5184115B2 (ja) * 2008-01-31 2013-04-17 日東電工株式会社 配線回路基板およびその製造方法
DE102009056122A1 (de) * 2009-11-30 2011-06-01 Smartrac Ip B.V. Verfahren zur Kontaktierung eines Chips
ES2739355T3 (es) * 2010-06-14 2020-01-30 Avery Dennison Corp Producto intermedio estratificado de lámina fina y método de fabricación
JP2012069733A (ja) * 2010-09-24 2012-04-05 Hitachi High-Tech Instruments Co Ltd ダイボンダの治工具管理方法、および、ダイボンダ
WO2012062965A1 (en) * 2010-11-08 2012-05-18 Upm Rfid Oy A method for producing an rfid transponder
US8865487B2 (en) * 2011-09-20 2014-10-21 General Electric Company Large area hermetic encapsulation of an optoelectronic device using vacuum lamination
JP2012044214A (ja) * 2011-10-28 2012-03-01 Sony Chemical & Information Device Corp 接続装置、及び接続構造体の製造方法
US9135476B2 (en) 2011-12-29 2015-09-15 Smartrac Ip B.V. Method for producing an RFID transponder by etching
WO2013101240A1 (en) * 2011-12-31 2013-07-04 Intel Corporation Manufacturing advanced test probes
CN102785032B (zh) * 2012-08-20 2014-09-17 中国电子科技集团公司第十研究所 激光切割陶瓷电路基片工作台
DE102012223471A1 (de) * 2012-12-17 2014-06-18 Bundesdruckerei Gmbh Verfahren und Vorrichtung zur Herstellung eines Wert- und/oder Sicherheitsdokuments mit einer Datenübertragungseinrichtung
DE102020104817A1 (de) * 2020-02-24 2021-08-26 Philip Mangelberger Vorrichtung und Verfahren zum Befestigen eines Transponders an einer elektrischen Leitung, Konfektionierungseinrichtung und elektrische Leitung

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2218541B (en) * 1988-05-11 1993-04-21 Instance Ltd David J Method of and apparatus for producing labels
US5201988A (en) * 1989-01-25 1993-04-13 Tokai Metals Co., Ltd. Method of manufacturing a resonant tag
WO1994004305A1 (en) * 1992-08-18 1994-03-03 Precision Dispensing Equipment, Inc. Method and apparatus for applying flux
JP3178567B2 (ja) * 1993-07-16 2001-06-18 株式会社カイジョー ワイヤボンディング装置及びその方法
US5467914A (en) * 1994-11-21 1995-11-21 Northern Telecom Limited Method and apparatus for fluxing and soldering terminals on a printed circuit board
US5882720A (en) * 1996-02-01 1999-03-16 Mpm Corporation Monitoring deposited pads
US5800724A (en) * 1996-02-14 1998-09-01 Fort James Corporation Patterned metal foil laminate and method for making same
US5786626A (en) * 1996-03-25 1998-07-28 Ibm Corporation Thin radio frequency transponder with leadframe antenna structure
US7062845B2 (en) * 1996-06-05 2006-06-20 Laservia Corporation Conveyorized blind microvia laser drilling system
US5708419A (en) 1996-07-22 1998-01-13 Checkpoint Systems, Inc. Method of wire bonding an integrated circuit to an ultraflexible substrate
US6249227B1 (en) 1998-01-05 2001-06-19 Intermec Ip Corp. RFID integrated in electronic assets
US6018299A (en) * 1998-06-09 2000-01-25 Motorola, Inc. Radio frequency identification tag having a printed antenna and method
US6274508B1 (en) 1999-02-05 2001-08-14 Alien Technology Corporation Apparatuses and methods used in forming assemblies
US6891110B1 (en) 1999-03-24 2005-05-10 Motorola, Inc. Circuit chip connector and method of connecting a circuit chip
DE60011764T2 (de) * 1999-04-07 2005-07-07 Mv Research Ltd. Werkstoffsprüfung
DE19920593B4 (de) * 1999-05-05 2006-07-13 Assa Abloy Identification Technology Group Ab Chipträger für ein Chipmodul und Verfahren zur Herstellung des Chipmoduls
US6147662A (en) * 1999-09-10 2000-11-14 Moore North America, Inc. Radio frequency identification tags and labels
US7073246B2 (en) * 1999-10-04 2006-07-11 Roche Diagnostics Operations, Inc. Method of making a biosensor
JP3451373B2 (ja) * 1999-11-24 2003-09-29 オムロン株式会社 電磁波読み取り可能なデータキャリアの製造方法
FI112121B (fi) 2000-12-11 2003-10-31 Rafsec Oy Älytarraraina, menetelmä sen valmistamiseksi, menetelmä kantorainan valmistamiseksi ja älytarrarainan älytarran rakenneosa
US6951596B2 (en) * 2002-01-18 2005-10-04 Avery Dennison Corporation RFID label technique
DE10120269C1 (de) 2001-04-25 2002-07-25 Muehlbauer Ag Verfahren zum Verbinden von Mikrochips mit auf einem Trägerband angeordneten Antennen zum Herstellen eines Transponders
JP4034073B2 (ja) * 2001-05-11 2008-01-16 株式会社ルネサステクノロジ 半導体装置の製造方法
US7124956B2 (en) 2001-05-17 2006-10-24 Koninklijke Philips Electronics N.V. Product comprising product sub-parts connected to each other by a crimp connection
JP2004520722A (ja) 2001-05-17 2004-07-08 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 基体及び当該基体に付属するチップを有する製品
JP4326222B2 (ja) 2001-05-17 2009-09-02 エヌエックスピー ビー ヴィ チップのためのリードフレーム構成体
JP2002353283A (ja) 2001-05-29 2002-12-06 Sony Corp 半導体チップの識別方法および半導体チップのボンディング装置
FI112550B (fi) 2001-05-31 2003-12-15 Rafsec Oy Älytarra ja älytarraraina
JP3739752B2 (ja) * 2003-02-07 2006-01-25 株式会社 ハリーズ ランダム周期変速可能な小片移載装置
US20050081908A1 (en) 2003-03-19 2005-04-21 Stewart Roger G. Method and apparatus for generation of electrical power from solar energy
US7138919B2 (en) 2004-02-23 2006-11-21 Checkpoint Systems, Inc. Identification marking and method for applying the identification marking to an item
US7116227B2 (en) 2004-02-23 2006-10-03 Checkpoint Systems, Inc. Tag having patterned circuit elements and a process for making same
US7384496B2 (en) * 2004-02-23 2008-06-10 Checkpoint Systems, Inc. Security tag system for fabricating a tag including an integrated surface processing system
WO2005089143A2 (en) * 2004-03-12 2005-09-29 A K Stamping Co. Inc. Manufacture of rfid tags and intermediate products therefor
US20060137813A1 (en) * 2004-12-29 2006-06-29 Robrecht Michael J Registered lamination of webs using laser cutting
US20070102486A1 (en) * 2005-10-24 2007-05-10 Checkpoint Systems, Inc. Wire embedded bridge
US7836588B2 (en) * 2006-07-06 2010-11-23 Ideon Llc Method for fabricating an electronic device

Also Published As

Publication number Publication date
US20100218899A1 (en) 2010-09-02
KR20070058437A (ko) 2007-06-08
AU2005258234B2 (en) 2008-05-01
CA2571801A1 (en) 2006-01-05
WO2006002335A1 (en) 2006-01-05
CA2660860A1 (en) 2006-01-05
ATE422709T1 (de) 2009-02-15
AU2005258234A1 (en) 2006-01-05
TWI288885B (en) 2007-10-21
JP2008504691A (ja) 2008-02-14
US20050284917A1 (en) 2005-12-29
DE602005012742D1 (de) 2009-03-26
MX2007000031A (es) 2007-03-07
TW200606735A (en) 2006-02-16
EP1774573A1 (en) 2007-04-18
CA2571801C (en) 2010-10-19
US7709294B2 (en) 2010-05-04

Similar Documents

Publication Publication Date Title
ES2321888T3 (es) Maquina de conexion para aplicar transpondedores y procedimiento correspondiente.
AU2006332590B2 (en) Manufacturing method and device for making an in-mold circuit comprising a chip
ES2384056T3 (es) Acoplamiento de microcircuitos giratorio
US12005708B2 (en) Liquid ejection head and process for producing liquid ejection head
JP4444322B2 (ja) 導電性ボールの搭載方法及び導電性ボール搭載装置
EP1746636A1 (en) IC chip mounting method
US20070102486A1 (en) Wire embedded bridge
US6457811B1 (en) Self-aligned interconnect and method for producing same
EP1048473A1 (en) Thermal printhead
JP2006171641A (ja) 光導波シートのミラー面形成用の加工ヘッド、加工装置および光導波シートのミラー面の形成方法
EP1950791B1 (en) Bonding machine for applying transponders and method
CN100511578C (zh) 芯片连接区快速切割方法和设备
JP3801300B2 (ja) 半導体装置の製造方法
Abad et al. Development of a flexible tag microlab
JP2005301738A (ja) 電子タグ用インレットの製造方法
TW200924897A (en) Solder mold with venting channels, method for forming a solder mold with venting channels and method for using the same
JP2006302945A (ja) 記録素子ユニット及びボンディング方法
JPH11179925A (ja) 液体噴射記録ヘッドの製造方法
JP2005191603A (ja) 半導体装置の製造方法及びフィルムキャリアテープ