CN101874253B - 制造天线或用于容纳集成电路的签带的方法、基板上的天线、集成电路的签带以及应答器 - Google Patents

制造天线或用于容纳集成电路的签带的方法、基板上的天线、集成电路的签带以及应答器 Download PDF

Info

Publication number
CN101874253B
CN101874253B CN2008801174662A CN200880117466A CN101874253B CN 101874253 B CN101874253 B CN 101874253B CN 2008801174662 A CN2008801174662 A CN 2008801174662A CN 200880117466 A CN200880117466 A CN 200880117466A CN 101874253 B CN101874253 B CN 101874253B
Authority
CN
China
Prior art keywords
antenna
label tape
contact
substrate
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008801174662A
Other languages
English (en)
Other versions
CN101874253A (zh
Inventor
克里斯彻·赞兹
迪特马·耐斯曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN101874253A publication Critical patent/CN101874253A/zh
Application granted granted Critical
Publication of CN101874253B publication Critical patent/CN101874253B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07773—Antenna details
    • G06K19/07786—Antenna details the antenna being of the HF type, such as a dipole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/16—Resonant antennas with feed intermediate between the extremities of the antenna, e.g. centre-fed dipole
    • H01Q9/28—Conical, cylindrical, cage, strip, gauze, or like elements having an extended radiating surface; Elements comprising two conical surfaces having collinear axes and adjacent apices and fed by two-conductor transmission lines
    • H01Q9/285—Planar dipole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49016—Antenna or wave energy "plumbing" making
    • Y10T29/49018—Antenna or wave energy "plumbing" making with other electrical component

Abstract

在一种制造在基板(1)上形成的天线(11)的方法中，在基板(1)上形成天线结构(2)。天线结构(2)包括最初电短路并且被设计为用于变成天线触点(4a、4b)的区域(3)，天线触点(4a、4b)将与集成电路(IC)的触点(12、13)相接触。通过具体使用切割或冲压装置(5)将电短路的5区域(3)机械地分离来形成天线触点(4a、4b)。

Description

制造天线或用于容纳集成电路的签带的方法、基板上的天线、集成电路的签带以及应答器
技术领域
本发明涉及制造天线或用于容纳集成电路的签带(strap)的方法、基板上的天线、集成电路的签带，以及应答器(transponder)。
背景技术
应答器也称作标签或标志，例如根据编号为6,078,791的美国专利应答器是现有技术公知的，应答器被设计为与读取器通信，读取器也已知为基站。通常，应答器包括集成电路和天线，以捕获读取器所发送的信号。天线形成在基板上，所述基板例如是塑料薄片。天线通常通过触点连接至集成电路。备选地，应答器可以包括签带，签带也称作插入器，连接至集成电路和天线。从而天线可以形成在单独的天线基板上。
不断减小集成电路的尺寸可能使制造用于与集成电路的触点相接触的合适天线或签带触点变得复杂。
发明内容
本发明的目的是提供一种制造在基板上形成的天线的方法，和/或一种制造用于容纳集成电路的签带的方法。
根据本发明，通过一种制造在基板上形成的天线的方法实现了该目的，所述方法包括以下步骤：
在基板上形成天线结构；天线结构包括电短路并且被设计为用于变成天线触点的区域，天线触点用于与集成电路的触点相接触；以及
通过将电短路的区域机械地分离来形成天线触点。
根据本发明还通过一种制造容纳集成电路的签带的方法实现了该目的，所述方法包括以下步骤：
在签带基板上形成导电结构；导电结构包括电短路并且被设计为用于变成签带触点的区域，签带触点用于与集成电路的触点相接触，导电结构被设计为与天线相接触；以及
通过将电短路的区域机械地分离来形成签带触点。
在本发明的另一方面，一种系统包括基板以及形成在基板上的天线；其中，天线包括天线触点，天线触点被配置为用于与集成电路的触点相接触并且已被机械地分离。
该系统可以用于一种应答器，所述应答器包括集成电路，集成电路的触点与天线触点相接触。
在本发明的另一方面，一种签带包括签带基板以及形成在签带基板上的导电结构；其中，导电结构包括签带触点，所述签带触点被配置为用于与集成电路的触点相接触并且已被机械地分离，导电结构被设计为用于与天线相接触。
这种签带可以用于形成一种应答器，所述应答器包括：集成电路，集成电路的触点与签带触点相接触；以及天线，连接至签带的导电结构。
具体通过传统方法将天线结构或签带的导电结构形成在相应的基板上。传统方法可以被分成加性或减性制造方法。当使用加性方法时，可以通过印刷导电层或通过以后续的溅射或蒸发工艺印刷抗蚀剂，将天线结构或导电节结构形成在相应的基板上。在这种情况下，所印刷的抗蚀剂的结构与导电或天线结构的反图案相对应，基板例如是塑料薄片。当使用减性制造方法时，可以利用由例如铝或铜制成的导电层来层压基板。然后，在导电层上印刷与天线结构或签带的导电结构相对应的负性抗蚀剂，使用蚀刻步骤来形成天线结构或导电结构。
天线或导电结构分别包括天线或签带触点，所述天线或签带触点被设计为与集成电路的相应触点相接触。当以传统方式制造天线或导电结构时，天线或签带触点与其余结构同时形成，并从而被电分离。然而，根据本发明的方法，将成为天线或签带触点的天线或签带触点的相应区域最初是短路的。为了形成独立的天线或签带触点，将该区域机械地分离。独立的触点从而可以与集成电路的触点相接触，以形成应答器。
天线具体可以是高频(HF)、超高频(UHF)、双极、多极或闭环天线。由于根据本发明的方法，天线或签带触点最终是使用机械分离步骤而制成的，所以可以以相对简单且低廉的方式在天线或签带触点之间形成相对小的间隙，从而允许使用在触点之间具有相对小的空间的相对小的集成电路。使用本发明的机械分离步骤，集成电路的两个连续触点之间的距离可以是130μm或更小。
具体地可以使用切割或剪切装置(例如，合适的刀或剪刀)来执行机械分离。然后，单次切割可以在要成为天线或签带触点的区域周围将间隙切口形成到天线或导电结构中。从而间隙将独立的天线或签带触点分离。
还可以使用冲压装置(如，合适的机器或冲压机)来执行机械分离。冲压是使用位于机器或冲压机上的压制工具来打孔条带或间隙的过程。使用冲压装置可以具体在仅一次打孔中产生更复杂的分离结构，如，十字。
当机械地分离区域时，还可以分离相关的下方的基板。备选地，可以执行机械分离，使得仅机械分离区域而不分离相关的基板。这还称作“轻触裁断(kiss-cutting)”。
为了在机械分离步骤之后加宽天线或签带触点之间的间隙，可以通过伸展装置或通过应用蚀刻步骤来伸展相关的基板。使用蚀刻步骤，蚀刻掉间隙周围的天线或导电结构的材料。如果切割或冲压步骤不涉及材料的损耗，则这种加宽步骤是尤其有利的。没有材料损耗的机械分离方法是切割或剪切，而冲压通常涉及这种损耗，即，造成浪费的切割。然而，实际上也使用分离方法的混合，例如，十字形冲压工具在没有材料损耗的情况下形成十字形切口。在这种情况下，工具也可以被看作是十字形刀。
在一个实施例中，在机械地分离电短路的区域的同时在相关基板上形成标记。标记可以是针对后续过程的光学标记，在所述后续过程期间将集成电路安装在基板或签带基板上以使集成电路的触点与天线或签带触点相接触。在形成天线或签带触点的同时在基板上形成标记减小了相关应答器的整个组装和制造过程的时间。可以具体通过冲压装置来形成这些标记。
在一个实施例中，在机械地分离区域以分别形成天线或签带触点的同时，将集成电路置于基板上。在这种情况下，将分离工具和放置单元集成在单个站(station)中，分离工具与放置单元之间的距离固定。一旦分离工具打孔了管芯定着(landing)区域，就可以通过站的简单位移(分离工具与放置单元之间的已知的前述距离)来完成放置单元的定位，以显著减少定位放置单元的时间。
具体地，利用单个机械工具，具体地利用单个冲压装置来执行对区域的分离以形成天线或签带触点并在相关基板上形成标记。当使用单个冲压装置时，这些装置可以被设计为同时将间隙冲压到天线或导电结构中并将标记冲压到相关基板中。
机械分离步骤可以集成到制造应答器的整个过程中，可以刚好在安装步骤前，或可以离线执行，在所述安装步骤期间集成电路的触点与天线或签带触点相接触。
还可以针对诸如传感器、电池和显示器之类的其他附加组件形成接触焊盘。具体地，可以形成多于四个焊盘。
附图说明
以下将参考图中所示实施例，以非限制性的示例来更详细地描述本发明。
图1至5示出了在基板上形成的天线的制造；
图6是概括天线的制造的流程图；
图7是包括天线的应答器；
图8至10示出了用于容纳集成电路的签带的制造；以及
图11是包括签带的应答器。
具体实施方式
图1至5示出了在基板1上制造天线11的过程的不同阶段，图6描述了概括各个制造步骤的流程图。
首先，具体使用传统方法在基板1上形成天线结构2(图6中的步骤A)。例如，将天线结构2印刷在基板1上。备选地，通过使用例如印刷步骤在基板1上形成反天线结构2。然后，可以通过随后的溅射工艺形成天线结构2。然而，还可以通过使用层压基板，即，通过由例如铝或铜制成的导电层而层压的基板，在基板1上形成天线结构2。然后，在导电层上印刷与反天线结构2相对应的抗蚀剂，使用蚀刻步骤形成天线2。
天线结构2包括区域3，区域3将变成图5所示的天线接触焊盘4a、4b。
从图1可以看出，区域3最初是短路的，即，形成一个连续的区域，并且将变成四个分离的接触焊盘4a-4d，这四个接触焊盘4a-4d彼此电分离。两个接触凸块是天线接触焊盘4a、4b。图2示出了通过基板1以及在基板1上围绕区域3而形成的天线结构2的切割。因为集成电路将安装在区域3上，所以区域3也可以称作“管芯定着区域”。备选地，可以生产多于四个接触焊盘，使得诸如电池、传感器、显示器等附加组件可以连接至集成电路。
根据一个实施例，通过具体利用切割设备(如，刀)或如图2所示的冲压设备5将区域3中的天线结构2机械地分离，形成接触焊盘4a-4d，特别是形成天线接触焊盘4a、4b(图6中的步骤B)。冲压设备5可以被设计为将十字形结构6打孔到天线结构2中。图3中示出了十字形结构6。此外，冲压设备5可以被配置为仅将区域3中的天线结构2分离而不用切割基板1。如果需要的话，冲压设备5还可以被配置为切割通过基板1。
根据另一实施例，冲压设备5还被配置为将标记7打孔到区域3周围的基板1中(图6中的步骤B)。具体地，冲压设备5被设计为同时将十字形结构6打孔到天线结构2中并将标记7打孔到基板1中。这些标记7可以是在将集成电路安装在基板1上时用于使集成电路对准的光学标记。
由于打孔到天线结构2中的十字形结构6，间隙8和9形成到天线结构2中。间隙8和9将接触焊盘4a-4d电分离。
根据优选实施例，基板1在箭头10的方向上伸展，以便加宽间隙8，并且在垂直于箭头10的方向上伸展，以便加宽间隙9(图6中的步骤C)。还可以通过关于区域3应用蚀刻步骤而不是通过伸展基板1来加宽间隙8和9。然后，天线结构2变成天线11，根据实施例天线11是双极天线。如所述的，如果分离步骤并不涉及材料的损耗，则这种加宽步骤是尤其有利的。
在一个实施例中，在基板1上形成的天线11将是图7所示的应答器12的一部分。除了形成在基板1上的天线11以外，应答器12还包括集成电路IC。集成电路IC并入了应答器功能，应答器功能是本领域技术人员本质上已知的，因此将不再对其做进一步说明。
根据另一实施例，集成电路IC包括两个接触凸块13、14和两个测试凸块(未示出)。集成电路IC安装在天线11上的其管芯定着区域3中，使得接触凸块13与天线焊盘4a电连接，接触凸块14与天线焊盘4b电连接，从而将天线11与集成电路IC相连接(图6中的步骤D)。集成电路IC的测试凸块与接触焊盘4c、4d相连。为了在安装期间改善集成电路IC的对准，使用标记7。
图8至10示出了用于图11所描述的另一应答器16的签带15的制造。签带15被设计为容纳集成电路，如，用于图7所示应答器12的集成电路IC。
签带15包括导电结构17，导电结构17包括焊盘18a-18d并且形成在签带基板19上。当组装应答器16时，将集成电路安装在管芯定着区域20上，其中集成电路IC的接触凸块13与焊盘18a接触，集成电路IC的接触凸块14与焊盘18b接触。集成电路IC的测试凸块接触焊盘18c、18d。
此外，应答器16包括形成在天线基板22上的天线21。将包括集成电路IC的签带15附着到天线21，使得导电结构17与天线21相连，从而集成电路IC的触点13、14经由导电结构17与天线21相接触。特别地，对于UHF应用，签带与天线之间的导电互连并不是强制性的，而是可以通过电容或电磁耦合来实现。
根据优选实施例，如下制造签带15：
首先，具体地使用与在基板1上形成天线结构2相类似的传统方法，在签带基板19上形成导电结构17。导电结构17包括将变成焊盘18a-18d的区域20。
从图8可以看出，区域20最初是短路的，即，形成一个连续的区域，并将变成彼此电分离的四个分离的焊盘18a-18d。
根据一个实施例，具体地利用诸如刀之类的切割设备或冲压设备5，通过机械地分离区域20中的导电结构17，来形成接触焊盘18a-18d。冲压设备5可以被设计为将十字形结构26打孔到导电结构17中。图9中示出了十字形结构26。此外，冲压设备5可以被配置为仅将区域20中的导电结构17分离而不用切割签带基板19。如果需要的话，冲压设备5还可以被配置为切割通过签带基板19。
根据另一实施例，冲压设备5还被配置为将标记23打孔到区域20周围的签带基板19中。具体地，冲压设备5被设计为同时将十字形结构26打孔到签带结构17中并将标记23打孔到签带基板19中。标记23可以是在将集成电路IC安装在签带基板19上时用于使集成电路IC对准的光学标记。
由于打孔到导电结构17中的十字形结构22，间隙24、25形成到导电结构17中。间隙24、25将接触焊盘4a-4d电分离。
根据优选实施例，签带基板19类似地伸展到基板1以便加宽间隙24、25。还可以通过关于区域20应用蚀刻步骤而不是通过伸展签带基板19来加宽间隙24和25。
最后，应注意，前述实施例说明而非限制本发明，在不脱离所附权利要求所限定的本发明的范围的前提下，本领域技术人员将能够设计出许多备选实施例。在权利要求中，括号中的任何标记不应被解释为限制权利要求。词语“包括”并不排除存在除了在任何权利要求或说明书全文中所列元件或步骤以外的其他元件或步骤。对元件的单数引用并不排除对这种元件的复数引用，反之亦然。在列举了若干装置的设备权利要求中，这些装置中的一些可以有同一项软件或硬件来实现。在互不相同的从属权利要求中阐述特定措施并不表示不能有利地使用这些措施的组合。

Claims (14)

1.一种制造在基板上形成的天线的方法，包括以下步骤：
在基板(1)上形成天线结构(2)；天线结构(2)包括电短路并且被设计为用于变成天线触点(4a、4b)的区域(3)，天线触点(4a、4b)用于与集成电路(IC)的触点(12、13)相接触；
通过将电短路的区域(3)机械地分离来形成天线触点(4a、4b)。
2.根据权利要求1所述的方法，包括：在将电短路的区域(3)机械地分离的同时在基板(1)上形成标记(7)。
3.根据权利要求2所述的方法，包括：
通过单个机械工具，机械地分离区域(3)以形成天线触点(4a、4b)并且在基板(1)上形成形成标记(7)；和/或
机械地分离区域(3)以形成天线触点(4a、4b)，并同时将集成电路(IC)置于基板(1)上。
4.根据权利要求1所述的方法，包括：在形成天线触点(4a、4b)之后通过伸展装置来伸展基板(1)，和/或在形成天线触点(4a、4b)之后应用蚀刻步骤，以便加宽天线触点(4a、4b)之间的间隙(8)；间隙(8)是通过机械分离步骤而形成的。
5.根据权利要求1至4中任一项权利要求所述的方法，其中，针对分离步骤，使用切割装置、剪切装置或冲压装置(5)。
6.一种制造容纳集成电路的签带的方法，包括以下步骤：
在签带基板(19)上形成导电结构(17)；导电结构(17)包括电短路并且被设计为用于变成签带触点(18a-18d)的区域(20)，签带触点(18a-18d)用于与集成电路(IC)的触点(13、14)相接触，导电结构(17)被设计为与天线(21)相接触；
通过将电短路的区域(20)机械地分离来形成签带触点(18a-18d)。
7.根据权利要求6所述的方法，包括：在将电短路的区域(20)机械地分离的同时在签带基板(17)上形成标记(23)。
8.根据权利要求7所述的方法，包括：
通过单个机械工具，机械地分离区域(20)以形成签带触点(18a-18d)并且在签带基板(19)上形成标记(23)；和/或
机械地分离区域(20)以形成签带触点(18a、18b)，同时将集成电路(IC)置于签带基板(19)上。
9.根据权利要求6所述的方法，包括：在形成签带触点(18a-18d)之后通过伸展装置来伸展签带基板(19)，和/或在形成签带触点(18a-18d)之后应用蚀刻步骤，以便加宽签带触点(18a-18d)之间的间隙(24、25)；间隙(24、25)是通过机械分离步骤而形成的。
10.根据权利要求6至9中任一项权利要求所述的方法，其中，针对分离步骤，使用切割装置、剪切装置或冲压装置(5)。
11.一种电子系统，包括：
基板(1)；以及
形成在基板(1)上的天线(11)；其中，天线(11)包括天线触点(4a、4b)，天线触点(4a、4b)被配置为与集成电路(IC)的触点(13、14)相接触并且已被机械地分离，所述集成电路布置在天线的管芯定着区域上。
12.一种应答器，包括根据权利要求11所述的电子系统以及集成电路(IC)，集成电路(IC)的触点(13、14)与天线触点(4a、4b)相接触。
13.一种用于容纳集成电路的签带，包括：
签带基板(19)；以及
形成在签带基板(19)上的导电结构(17)；其中，导电结构(17)包括签带触点(18a-18d)，所述签带触点(18a-18d)被配置为用于与集成电路(IC)的触点(13、14)相接触并且已被机械地分离，导电结构(17)被设计为用于与天线(21)相接触。
14.一种应答器，包括：根据权利要求13所述的签带(15)；集成电路(IC)，集成电路(IC)的触点(13、14)与签带触点(18a-18d)相接触；以及天线(21)，连接至签带(15)的导电结构(17)。
CN2008801174662A 2007-11-26 2008-11-21 制造天线或用于容纳集成电路的签带的方法、基板上的天线、集成电路的签带以及应答器 Active CN101874253B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP07121512.3 2007-11-26
EP07121512 2007-11-26
PCT/IB2008/054899 WO2009069053A1 (en) 2007-11-26 2008-11-21 Methods of manufacturing an antenna or a strap for accommodating an integrated circuit, an antenna on a substrate, a strap for an integrated circuit and a transponder

Publications (2)

Publication Number Publication Date
CN101874253A CN101874253A (zh) 2010-10-27
CN101874253B true CN101874253B (zh) 2013-01-02

Family

ID=40527444

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008801174662A Active CN101874253B (zh) 2007-11-26 2008-11-21 制造天线或用于容纳集成电路的签带的方法、基板上的天线、集成电路的签带以及应答器

Country Status (4)

Country Link
US (1) US9425500B2 (zh)
EP (1) EP2225707B1 (zh)
CN (1) CN101874253B (zh)
WO (1) WO2009069053A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104078744B (zh) * 2013-03-25 2017-11-28 联想(北京)有限公司 一种电子设备及一种制作天线的方法
USD880460S1 (en) * 2015-06-12 2020-04-07 Avery Dennison Retail Information Services, Llc Antenna

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006002335A1 (en) * 2004-06-24 2006-01-05 Checkpoint Systems, Inc. Die attach area cut-on-fly method and apparatus
WO2006017401A2 (en) * 2004-08-03 2006-02-16 A K Stamping Co. Inc. Manufacture of rfid tags and intermediate products theerefor
EP1653506A1 (en) * 2003-08-05 2006-05-03 LINTEC Corporation Flip chip mounting substrate
EP1724712A1 (fr) * 2005-05-11 2006-11-22 Stmicroelectronics Sa Micromodule, notamment pour carte à puce
CA2556133A1 (en) * 2005-08-16 2007-02-16 X-Cyte, Inc. Rfid inlays and methods of their manufacture

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4345610B4 (de) * 1992-06-17 2013-01-03 Micron Technology Inc. Verfahren zur Herstellung einer Hochfrequenz-Identifikationseinrichtung (HFID)
US6018299A (en) * 1998-06-09 2000-01-25 Motorola, Inc. Radio frequency identification tag having a printed antenna and method
US6518885B1 (en) * 1999-10-14 2003-02-11 Intermec Ip Corp. Ultra-thin outline package for integrated circuit
DE10016037B4 (de) * 2000-03-31 2005-01-05 Interlock Ag Verfahren zur Herstellung eines Etiketts oder einer Chipkarte
US6870461B2 (en) * 2001-12-01 2005-03-22 Atmel Germany Gmbh Integrated receiving/backscattering arrangement for contactless data transmission
JP2005275802A (ja) * 2004-03-24 2005-10-06 Omron Corp 電波読み取り可能なデータキャリアの製造方法および該製造方法に用いる基板並びに電子部品モジュール
US7348666B2 (en) * 2004-06-30 2008-03-25 Endwave Corporation Chip-to-chip trench circuit structure
US20070040686A1 (en) * 2005-08-16 2007-02-22 X-Cyte, Inc., A California Corporation RFID inlays and methods of their manufacture
WO2007034764A1 (ja) * 2005-09-26 2007-03-29 Matsushita Electric Industrial Co., Ltd. 非接触型情報記憶媒体とその製造方法
US20070102486A1 (en) 2005-10-24 2007-05-10 Checkpoint Systems, Inc. Wire embedded bridge
US8437141B2 (en) * 2005-11-28 2013-05-07 Nxp B.V. Device comprising a substrate including an electronic contact, and transponder
US7498813B2 (en) * 2006-05-04 2009-03-03 General Electric Company Multi-channel low loss MRI coil

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1653506A1 (en) * 2003-08-05 2006-05-03 LINTEC Corporation Flip chip mounting substrate
WO2006002335A1 (en) * 2004-06-24 2006-01-05 Checkpoint Systems, Inc. Die attach area cut-on-fly method and apparatus
WO2006017401A2 (en) * 2004-08-03 2006-02-16 A K Stamping Co. Inc. Manufacture of rfid tags and intermediate products theerefor
EP1724712A1 (fr) * 2005-05-11 2006-11-22 Stmicroelectronics Sa Micromodule, notamment pour carte à puce
CA2556133A1 (en) * 2005-08-16 2007-02-16 X-Cyte, Inc. Rfid inlays and methods of their manufacture

Also Published As

Publication number Publication date
CN101874253A (zh) 2010-10-27
EP2225707B1 (en) 2020-04-08
US9425500B2 (en) 2016-08-23
EP2225707A1 (en) 2010-09-08
US20100253589A1 (en) 2010-10-07
WO2009069053A1 (en) 2009-06-04

Similar Documents

Publication Publication Date Title
JP4173904B2 (ja) 平坦な台から成る３次元アンテナアレイを有するセキュリティタグとその製作方法
EP1821241A2 (en) Hybrid frequency contactless transponder unit, module for and method of manufacturing
KR20030022783A (ko) 태그 혹은 칩카드를 만드는 방법 및 이러한 방법을구현하는 장치 그리고 이러한 방법과 장치로 제조되는태그 및 칩카드
EP2096584A1 (en) Method of testing RFID devices
EP2800203A1 (en) Antenna arrangement
US8371509B2 (en) Chip module for an RFID system
CN1488122A (zh) Rfid标记器件和制造方法
CN205621727U (zh) 电子装置
EP2031694B1 (en) Loop antenna and loop antenna manufacturing method
CN107491804A (zh) 芯片卡模块和用于制造芯片卡模块的方法
CN101874253B (zh) 制造天线或用于容纳集成电路的签带的方法、基板上的天线、集成电路的签带以及应答器
CN104798087A (zh) 具有三维通信接口的电子模块
EP3238302B1 (en) Creating antennas connected to printed chips by post processing with a laser or other cutting device
EP2904661A1 (en) Wideband deformed dipole antenna for lte and gps bands
US20150076240A1 (en) Method for producing a smartcard body for receiving a semiconductor chip and smartcard body of this type
US9038918B2 (en) Antenna for RFID device and method for making the same
EP3322264A1 (en) High frequency module
CN103855461B (zh) 天线
JP2006068985A (ja) 非接触データキャリア及びその製造方法
CN107708301B (zh) 一种电路板的制备方法、电路板拼板及电子设备
KR102414139B1 (ko) 2차에 걸쳐 타발을 수행하여 특정 형상 또는 특정 회로를 구현하기 위한 전도체의 제조 방법
US20240097316A1 (en) Annular device formation
KR100698365B1 (ko) 도전성 패턴을 포함하는 스티커 및 그 스티커의 제조방법
EP1821242A1 (en) Contactless multi-frequency transponder unit, its electronic module and method for manufacturing the unit.
WO2008063784A1 (en) Method for manufacture of an rfid wristband

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant