JP4326222B2 - チップのためのリードフレーム構成体 - Google Patents

チップのためのリードフレーム構成体 Download PDF

Info

Publication number
JP4326222B2
JP4326222B2 JP2002592058A JP2002592058A JP4326222B2 JP 4326222 B2 JP4326222 B2 JP 4326222B2 JP 2002592058 A JP2002592058 A JP 2002592058A JP 2002592058 A JP2002592058 A JP 2002592058A JP 4326222 B2 JP4326222 B2 JP 4326222B2
Authority
JP
Japan
Prior art keywords
lead frame
connection
chip
lead
strip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002592058A
Other languages
English (en)
Other versions
JP2004527135A (ja
Inventor
レイナー モル
ヨアチム エイチ スコバー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Publication of JP2004527135A publication Critical patent/JP2004527135A/ja
Application granted granted Critical
Publication of JP4326222B2 publication Critical patent/JP4326222B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077Constructional details, e.g. mounting of circuits in the carrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、フレームベースと、前記フレームベースに接続される多数のリードフレームとを備え、各々のリードフレームはチップを保持し、各々のリードフレームは、各々がチップの接続部に接続される二つの接続プレートを有し、各々のリードフレームの前記二つの接続プレートは、チップを使用してブリッジされ得るブリッジゾーンを規定する接続リードフレーム構成体に関する。
当該リードフレーム構成体は米国特許第5005282A号から知られている。前記知られているリードフレーム構成体の場合、二つの接続プレートの間に設けられるブリッジングゾーン(bridging zone)における各々のリードフレームに対して、主にチップを支持するための関連するリードフレームのホルダセクション(holder section)がもたらされ、前記リードフレームに接続される前記チップは、鋳造成形金型(キャスティングコンパウンド(casting compound))にも組み込まれる。当該鋳造成形金型で、二つの接続プレート、及び前記二つの接続プレートの間のホルダセクションが機械的に互いに接続される。当該構成体のために前記リードフレームの平面に垂直な方向に比較的高い高さがもたらされる。また、知られている設計において、前記二つの接続プレートの間にもたらされている前記ホルダセクションはある特定の最小限の間隔(minimum space)を必要とするという問題が生じる。このことはますます多くなる用途、特に可能な限り小さなチップを、フリップチップ技術におけるリードフレームに接続すること、又は当該チップのチップ接続部を、フリップチップ技術におけるリードフレームの接続プレートに接続することに対して不利となる。
本発明の目的は、上記の難点を解消すると共に改善されたリードフレーム構成体を実現することにある。
上記目的を達成するために、チップがまだもたらされていない、本発明によるリードフレーム構成体において、本発明による当該リードフレーム構成体が以下の態様で特徴付けられ得るように、本発明による特徴がもたらされる。
ストリップの態様で設計され、フレームベースと、前記フレームベースに接続されると共に前記ストリップの縦方向において互いに隣接している多くのリードフレームとで設計され、前記各々のリードフレームはチップを保持し、前記各々のリードフレームは二つの接続プレートを有すると共に、前記各々の接続プレートと前記フレームベースとの間に少なくとも一つの接続ウェブが設けられ、前記各々の接続プレートは前記チップの接続部に接続され、前記各々のリードフレームの前記二つの接続プレートは、前記チップを使用してブリッジされ得るブリッジングゾーンを規定し、前記各々のリードフレームの前記二つの接続プレートは、前記リードフレームの中間セクションを用いることなく直接互いに隣接すると共に、前記ブリッジングゾーンとしてエアギャップを規定するリードフレーム構成体である。
上記目的を達成するために、各リードフレームがチップを有すると共に各リードフレームがフレームベースと導電的にしっかりと接続されている、本発明によるリードフレーム構成体において、本発明による当該リードフレーム構成体が以下の態様で特徴付けられ得るように、本発明による特徴がもたらされる。
ストリップの態様で設計され、フレームベースと、前記フレームベースに接続されると共に前記ストリップの縦方向において互いに隣接している多くのリードフレームとで設計され、前記各々のリードフレームはチップを備え、前記各々のリードフレームは二つの接続プレートを有すると共に、前記各々の接続プレートと前記フレームベースとの間に少なくとも一つの接続ウェブが設けられ、前記各々の接続プレートは前記チップの接続部に接続され、前記各々のリードフレームの前記二つの接続プレートは、前記チップによってブリッジされるブリッジングゾーンを規定し、前記各々のリードフレームの前記二つの接続プレートは、中間フレームセクションを用いることなく直接互いに隣接すると共に、前記ブリッジングゾーンとしてエアギャップ(air gap)を規定するリードフレーム構成体である。
上記目的を達成するために、各リードフレームがチップを備えると共に各リードフレームがフレームベースと導電的に接続されていない、本発明によるリードフレーム構成体において、本発明による当該リードフレーム構成体が以下の態様で特徴付けられ得るように、本発明による特徴がもたらされる。
ストリップの態様で設計され、フレームベースと、前記フレームベースに接続されると共に前記ストリップの縦方向において互いに隣接している多くのリードフレームとで設計され、前記各々のリードフレームはチップを備え、前記各々のリードフレームは二つの接続プレートを有すると共に、前記各々の接続プレートと前記フレームベースとの間に少なくとも一つの接続ウェブが当初から設けられていて、前記当初から設けられていた接続ウェブは無効化され、前記各々の接続プレートは前記チップの接続部に接続され、前記各々のリードフレームの前記二つの接続プレートは、前記チップによってブリッジされるブリッジングゾーンを規定し、前記各々のリードフレームの前記二つの接続プレートは、中間フレームセクションを用いることなく直接互いに隣接すると共に、前記ブリッジングゾーンとしてエアギャップを規定し、前記ストリップの縦方向において互いに隣接している前記リードフレームに対して、前記ストリップの縦方向においてもたらされる接続ストラップが設けられ、前記接続ストラップは、前記ストリップの縦直線方向において互いに隣接している前記各々のフレームと前記フレームベースとの両方に接続されるリードフレーム構成体である。
本発明による特徴の提供により、容易に実現可能、且つ構造的に簡単な態様で、本発明によるリードフレームに、特に少なくとも、チップが前記リードフレームに接続され得るか又は接続されている領域においてスペースを節減すると共に小型の設計がもたらされ得る。また本発明による特徴の提供により、特に当該リードフレームの、チップによってブリッジされ得るか又はブリッジされている二つの接続プレートの間の距離が特に短くなり得る。このことにより、各々が当該リードフレームに接続されなければならないか又は接続されている二つのチップ接続部の間の距離は非常に短くなり得るという顕著な利点がもたらされる。絶え間ない小型化のためにますます普通となっている特に小さなチップの場合、この利点は適正である。すなわち本発明によるリードフレーム構成体は理想的には、フリップチップ技術におけるフレーム構成体のリードフレームに接続されなければならないチップ接続部間の特に短い距離で非常に小さなチップを保持するのに特に適している。本発明によるリードフレーム構成体の更なる顕著な利点は、リードフレームに接続されるチップを前記鋳造成形金型に組み込むことが不用であることにある。このことは、特に低い高さを伴うソリューションが達成されることを意味している。
本発明によるリードフレーム構成体において、ブリッジングゾーンとして二つの接続プレートの間に設けられるエアギャップは、直線となるように設計され得ると共に、リードフレーム構成体のストリップの縦方向(strip’s longitudinal direction)と平行にもたらされるように設計され得る。しかしながら、前記エアギャップがストリップの縦方向に対して斜めに設けられる場合、非常に有利となることが分かっている。ここで前記エアギャップが基本的にS字状に設計される場合、特に有利となることも分かっている。当該設計は、ブリッジングゾーンにおける機械的ストレス分布に関して有利であると共に、前記チップのチップ接続部の可能な位置に関する最大限の柔軟性に関して有利である。
本発明の当該及び他の態様は以下の例から明らかであり、これらの例を使用して説明されるであろう。
本発明は、図面に示されている三つの実施例に関連して更に記載されるであろう。しかしながら本発明は当該実施例に限定されるものではない。
図1はリードフレーム構成体1を部分的に示している。リードフレーム構成体1はストリップ態様で設計されていると共に、矢印2で図1において示されているストリップの縦方向を有する。リードフレーム構成体1はフレームベース3を有している。ストリップの縦方向2において互いに隣接している多数のリードフレームがフレームベース3に接続されている。この場合、前記リードフレームは二つの列4及び5において設けられている。設けられる全部のリードフレームのうち、図1は六つのリードフレーム6,7、8、9、10、及び11のみを示している。ここでリードフレーム6、7、及び8は第一の列4に属しており、リードフレーム9、10、及び11は第二の列5に属している。リードフレーム6乃至11の各々はチップを保持する。図1によるリードフレーム構成体1において、前記チップはリードフレーム構成体1又は当該構成体1のリードフレーム6乃至11にまだ接続されていない。
全てのリードフレーム6乃至11の構成体は、以下においてより詳細に記載される。ここで当該記載は、最初に記載のリードフレーム6のみを使用してなされている。
リードフレーム6乃至11の各々、すなわちリードフレーム6のみも、二つの接続プレート12及び13を有している。第一の狭いエアギャップ14と第一のパッセージ(passage)15と第二の狭いエアギャップ16と第三の狭いエアギャップ17と第二のパッセージ18と第四の狭いエアギャップ19とによって接続プレート12及び13はフレームベース3から分離されている。第一の接続プレート12において、フルスロット20が設けられ、これに隣接して穴21と二つのハーフスロット(half slot)22及び23とが設けられる。ここで第一のハーフスロット22は第一の狭いエアギャップ14の方に開いており、第二のハーフスロット23は第二の狭いエアギャップ16の方に開いている。第二の接続プレート13において、フルスロット24も設けられ、これに隣接して穴25と二つのハーフスロット26及び27とが設けられる。ここで第一のハーフスロット26は第四の狭いエアギャップ19の方に開いており、第二のハーフスロット27は第三の狭いエアギャップ17の方に開いている。狭いエアギャップ14、16、17、及び19と、パッセージ15及び18とを設ける結果として、第一の接続プレート12とフレームベース3との間に三つの接続ウェブ28、29、及び30の全てがもたらされる。これにより、第一の接続プレート12は機械的且つ導電的にフレームベース3に接続される。同様の態様で、第二の接続プレート13とフレームベース3との間に三つの更なる接続ウェブ31、32、及び33が設けられる。これにより、第二の接続プレート13は機械的且つ導電的にフレームベース3と接続される。二つの接続プレート12及び13の各々は、チップのチップ接続部に接続される。
リードフレーム6の二つの接続プレート12及び13は、チップを使用してブリッジされ得るブリッジングゾーン34を規定する。リードフレーム構成体1において、前記設計は、有利なことに、リードフレーム6、従って全ての他のリードフレーム7、8、9、10、及び11の二つの接続プレート12及び13が、リードフレーム6又は他のリードフレーム7乃至11の中間セクション(intermediate section)を用いることなく直接互いに隣接すると共に、ブリッジングゾーン34として狭いエアギャップ34を規定するようになされる。この場合前記設計において、エアギャップ34はストリップの縦方向2に対して斜めに延在するように設けられる。図1から明らかなようにエアギャップ34は基本的にS字状にもなる。
図2は、図1によるリードフレーム構成体1を改良することによって得られると共に、図2におけるリードフレーム構成体40においてチップ41、42、43、44、45、及び46がリードフレーム6乃至11の各々に接続されている点で図1における構成体1と異なるリードフレーム構成体40を示している。チップ41乃至46は、“フリップチップ技術”を使用してリードフレーム6至11に接続されている。このことは、この場合自身の二つのチップ接続部47及び48と、49及び50と、51及び52と、53及び54と、55及び56と、57及び58とを備えるチップ41乃至46の各々が、リードフレーム6乃至11の各々の二つの接続プレート12及び13上で回転された位置に位置されると共に、導電的に接続されていることを意味している。チップ接続部47乃至58と、リードフレーム6乃至11の各々の接続プレート12乃至13との間の接続部は、この場合熱圧縮プロセス(thermo−compression process)を使用して実現される。明らかなことに、チップ接続部47乃至58と、リードフレーム6乃至11の各々の接続プレート12乃至13との間の接続部は、それ自体知られている他のプロセスでも製造され得る。
図3は、図2におけるリードフレーム構成体40を改良することによって実現されると共に、当該フレーム6乃至11に接続されるリードフレーム6乃至11と、チップ41乃至46とがフレームベース3から電気的に絶縁されている点で図2における構成体40と異なる、更なるリードフレーム構成体60を示している。このことは、接続プレート12及び13とフレームベース3との間に当初から設けられている接続ウェブ28、29、及び30と、31、32、及び33とが無効化(ディスエーブル(disable))されることにより、並びに前記接続ウェブ12乃至33が設けられている領域が、この場合穴あけプロセス(punching process)によって製造されるパッセージ61、62、63、64、及び65を備えることにより実現される。
注意を払わずにパッセージ61乃至65が製造される場合、このことにより、リードフレーム6乃至11の各々の二つの接続プレート12及び13と、当該二つの接続プレート12及び13に接続されるチップ41乃至46とは、フレームベース3との更なる機械的接続部を有し得ず、その結果リードフレーム6乃至11の各々の二つの接続プレート12及び13と、これらに接続されるチップ41乃至46とはフレームベース3から外れ得ることが意味されるであろう。このことを防止するため、リードフレーム構成体60において二つの接続ストラップ66及び67が、前記ストリップの縦方向2に設けられる。二つの接続ストラップ66及び67は、接続ゾーンを介してリードフレーム6乃至11とフレームベース3との両方に接続される。当該接続ゾーンは、点線によって示されている丸68、69、70、71、72、73、74、75、76、77、78、79、80、及び81で図3に図示されている。接続ゾーン68乃至81は、制限された領域から製造されるので、接続ストラップ66及び67の表面領域全体に渡って延在していない。接続ストラップ66及び67はこの場合プラスチックから構成され、接続ゾーン68乃至81は、プラスチックから構成される接続ストラップ66及び67の局所加温(localized warming)又は加熱によって製造される。従って接続ゾーン68乃至81は、以下、より詳細に記載されるように、所望されるように無効化され得る。
図3によるフレーム構成体60において、リードフレーム6乃至11の各々の接続プレート12及び13とフレームベース3との間に導電性接続部は残らないので、テストプロセスがこの場合実行され得る。当該テストプロセスにおいて、テストデバイスのコンタクト電極が、接続プレート12乃至13の各々との電気的な接続部にもたらされる。前記テストデバイスを使用するとき、プレート12及び13に接続されるチップ41乃至46上でテストは実行される。
図3に示されているリードフレーム構成体60は、必要なテストプロシ−ジャ(test procedure)の完了後の更なる処理に渡され得る。例えば図3によるリードフレーム構成体60は、当該リードフレーム構成体60の製造業者によってコンタクトレス通信チップカード(contactless communicating chip card)の製造業者、又はコンタクトレスRFラベル若しくはRFタグの製造業者に渡される。図3によるリードフレーム構成体60は有利なことに、最も簡単且つ最も効率的な駆動(transport)に関して特に有利となるロール(roll)形態で渡され得る。
リードフレーム構成体60が更に処理される業者において、接続ゾーン69、71、73、76、78、及び80を介して接続ストラップ66及び67に接続される接続プレート12及び13と共に、更にチップ41乃至46と共に、接続ストラップ66及び67はフレームベース3から分離される。また、これらの接続ゾーンにおける接続ストラップ66及び67の一部がフレームベース3上に残されるので、当該分離部において接続ゾーン68、70、72、74、75、77、79、及び81は無効化される。しかしながら、接続ストラップ66及び67の当該部分もフレームベース3から分離させられ得る。結局リードフレーム構成体60が更に処理される業者において、チップ41乃至43と共に第一の接続ストラップ66に接続される接続プレート12及び13と、チップ44乃至46と共に第二の接続ストラップ67に接続される接続プレート12及び13とは、更なる処理に対して利用可能である。当該更なる処理の間、二つの接続プレート12及び13とチップ41乃至46とから構成されるユニット(当該ユニットはしばしばモジュールとして知られている。)が、製造されるべき最後の製造物(end product)に挿入又は配置される。その後、各々のモジュールの二つの接続プレート12及び13は、例えば前記関連する最後の製造物の送信コイルの二つの接続コンタクトに接続される。例えば接続プレート12及び13の、前記送信コイルのコンタクトとの当該接続の後、関連した接続ストラップ66が接続プレート12及び13から外される。これにより、当該接続ゾーン69、71、73、76、78、及び80内にもたらされている接続ストラップ66及び67の領域が接続プレート12及び13に接続されたままなので、そのとき接続ゾーン69、71、及び73、又は76、78、及び80は無効化される。しかしながら、接続ストラップ66及び67の当該領域も接続プレート12及び13から分離され得る。
接続ストラップ66及び67と、チップ41乃至46と共に接続ゾーン69、71、73、76、78、及び80を介して当該接続ストラップ66及び67に接続される接続プレート12及び13とは、前記更なる処理業者によってフレームベース3から必ずしも分離される必要がないことはこの場合示されるべきである。しかしながら、このことはリードフレーム構成体60の製造業者によってなされ得る。 例えば当該分離部は、接続ストラップ66及び67を、フレームベース3と接続プレート12及び13とに接続した後に行われ得ると共に、パッセージ61乃至65を穴あけプロセスで製造した後に行われ得る。
二つの接続プレート12及び13とチップ41乃至46とから各々構成されるユニットは、従来の“ピックアンドプレース(pick&place)”技術を使用しても更に処理され得ることが記載されるべきである。この場合、接続ストラップ66及び67が狭いエアギャップ14、16、17、及び19に分割されるか、又は二つの接続プレート12及び13とチップ41乃至46とから構成されるユニットが接続ストラップ66及び67から除去されるかの何れかにより、二つの接続プレート12及び13とチップ41乃至46とから構成されるユニットはフレームベース3から個別に除去される。
上記のリードフレーム構成体1、40、及び60において、リードフレーム6乃至11の各々の二つの接続プレート12及び13は直接互いに隣接すると共に、狭いエアギャップ34によってのみ互いから分離されるという顕著な利点がもたらされる。このことにより、狭いエアギャップ34によって形成されるブリッジングゾーン34は、チップ接続部の間の距離が非常に短くなるフリップチップ技術で特に小さなチップ41乃至46を使用してもブリッジされ得るという顕著な利点がもたらされる。このように、リードフレーム構成体1、40、及び60は、特に小さなチップを伴う作業に非常に適している。図2及び3によるリードフレーム構成体40及び60における更なる利点は、当該構成体40乃至60の場合、特に狭いブリッジングゾーン34により、チップ41乃至46の各々のチップ接続部に接続される接続プレート12及び13の、十分に安定した機械的な結合(cohesion)が、鋳造成形金型を使用することなく、関連するチップ41乃至46のみを使用して実現され得るため、チップ41乃至46の各々を鋳造成形金型に組み込むことが不要となることにある。
示されているリードフレームを備えるリードフレーム構成体においてチップはまだ接続されていない、本発明の例によるリードフレーム構成体の一部を平面図で示している。 フレームベースにしっかりと導電的に接続されているリードフレームが示されていると共に、示されているリードフレームを備えるリードフレーム構成体においてチップは既に接続されている、本発明の例によるリードフレーム構成体の一部を図1と同様の態様で示している。 リードフレームがフレームベースから電気的に絶縁されていると共に、リードフレームを備えるリードフレーム構成体においてチップは既に接続されていることが示されている、本発明の例によるリードフレーム構成体を図1及び図2と同様の態様で示している。

Claims (4)

  1. ストリップの態様で設計され、フレームベースと、前記フレームベースに接続されると共に前記ストリップの縦方向において互いに隣接している多くのリードフレームとで設計され、前記各々のリードフレームはチップを備え、前記各々のリードフレームは二つの接続プレートを有すると共に、前記各々の接続プレートと前記フレームベースとの間に少なくとも一つの接続ウェブが当初から設けられていて、前記当初から設けられていた接続ウェブは無効化され、前記各々の接続プレートは前記チップのチップ接続部に接続され、前記各々のリードフレームの前記二つの接続プレートは、前記チップによってブリッジされるブリッジングゾーンを規定し、前記各々のリードフレームの前記二つの接続プレートは、前記リードフレームの中間セクションを用いることなく直接互いに隣接すると共に、前記ブリッジングゾーンとしてエアギャップを規定し、前記ストリップの縦方向において互いに隣接している前記リードフレームに対して、前記ストリップの縦方向においてもたらされる接続ストラップが設けられ、前記接続ストラップは、前記ストリップの縦方向において互いに隣接している前記各々のフレームと前記フレームベースとの両方に接続され、前記リードフレームの前記各々の接続プレートと前記フレームベースとの間に導電性接続部が残らないリードフレーム構成体。
  2. 前記接続ストラップは、無効化され得る多くの接続ゾーンを介して前記ストリップの縦方向において他に隣接している前記各々のリードフレームと前記フレームベースとの両方に接続される請求項に記載のリードフレーム構成体。
  3. 前記エアギャップが前記ストリップの縦方向に対して斜めにもたらされる請求項に記載のリードフレーム構成体。
  4. 前記エアギャップがS字状にもたらされる請求項に記載のリードフレーム構成体。
JP2002592058A 2001-05-17 2002-05-16 チップのためのリードフレーム構成体 Expired - Fee Related JP4326222B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP01890149 2001-05-17
PCT/IB2002/001734 WO2002095673A1 (en) 2001-05-17 2002-05-16 Lead-frame configuration for chips

Publications (2)

Publication Number Publication Date
JP2004527135A JP2004527135A (ja) 2004-09-02
JP4326222B2 true JP4326222B2 (ja) 2009-09-02

Family

ID=8185117

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002592058A Expired - Fee Related JP4326222B2 (ja) 2001-05-17 2002-05-16 チップのためのリードフレーム構成体

Country Status (5)

Country Link
US (1) US7245005B2 (ja)
EP (1) EP1393247A1 (ja)
JP (1) JP4326222B2 (ja)
CN (1) CN1251363C (ja)
WO (1) WO2002095673A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6951596B2 (en) 2002-01-18 2005-10-04 Avery Dennison Corporation RFID label technique
ATE424009T1 (de) 2003-08-05 2009-03-15 Nxp Bv Modul mit mindestens zwei paaren von modulverbindungsplatten
TWI288885B (en) * 2004-06-24 2007-10-21 Checkpoint Systems Inc Die attach area cut-on-fly method and apparatus
CN101002218B (zh) * 2004-07-29 2010-05-12 Nxp股份有限公司 具有应变消除装置的模块基本单元
US8222088B2 (en) * 2009-09-21 2012-07-17 Alpha And Omega Semiconductor Incorporated Semiconductor package with adhesive material pre-printed on the lead frame and chip, and its manufacturing method
FR2954669B1 (fr) * 2009-12-18 2012-03-16 Michelin Soc Tech Procede de fabrication d'un dispositif electronique pour pneumatique
US9093800B2 (en) * 2012-10-23 2015-07-28 Tyco Electronics Corporation Leadframe module for an electrical connector
CN110797269B (zh) * 2019-11-07 2021-02-05 温州胜泰智能科技有限公司 一种集成芯片封装方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2632100B1 (fr) * 1988-05-25 1992-02-21 Schlumberger Ind Sa Procede de realisation d'une carte a memoire electronique et cartes a memoire electronique obtenue par la mise en oeuvre dudit procede
WO1997002578A2 (en) * 1995-06-30 1997-01-23 Philips Electronics N.V. Surface-mountable electrical component
US5826328A (en) 1996-03-25 1998-10-27 International Business Machines Method of making a thin radio frequency transponder
US6072228A (en) * 1996-10-25 2000-06-06 Micron Technology, Inc. Multi-part lead frame with dissimilar materials and method of manufacturing
US6114756A (en) * 1998-04-01 2000-09-05 Micron Technology, Inc. Interdigitated capacitor design for integrated circuit leadframes
FR2781068B1 (fr) * 1998-07-07 2000-10-13 Rue Cartes Et Systemes De Procede de fabrication d'une carte a microcircuit permettant de limiter les contraintes mecaniques transmises a celui-ci et carte ainsi obtenue
WO2000030210A1 (en) 1998-11-12 2000-05-25 Motorola Inc. Smartcard module and method of attaching antenna wires thereto

Also Published As

Publication number Publication date
US20040174690A1 (en) 2004-09-09
EP1393247A1 (en) 2004-03-03
US7245005B2 (en) 2007-07-17
CN1251363C (zh) 2006-04-12
WO2002095673A1 (en) 2002-11-28
CN1463411A (zh) 2003-12-24
JP2004527135A (ja) 2004-09-02

Similar Documents

Publication Publication Date Title
US5545920A (en) Leadframe-over-chip having off-chip conducting leads for increased bond pad connectivity
US6288904B1 (en) Chip module, in particular for implantation in a smart card body
JP5379189B2 (ja) 半導体装置
TW407351B (en) Integrated circuit board combining external contact zones and an antenna, and process for manufacturing such a board
US7723834B2 (en) POP package and method of fabricating the same
US7179686B2 (en) Manufacturing method of semiconductor device
JPH06104396B2 (ja) プリント回路及びプリント回路を含む超小型電子回路付きカード
JP4326222B2 (ja) チップのためのリードフレーム構成体
US4642419A (en) Four-leaded dual in-line package module for semiconductor devices
KR960012397A (ko) 칩 사이즈 패키지형 반도체 장치의 제조 방법
EP1119026A3 (en) Wafer holder for semiconductor manufacturing apparatus
JP2001511573A (ja) 非接触作動式データ媒体
EP0987749A3 (en) Semiconductor device, electrode structure therefore, and production thereof
KR980006184A (ko) 반도체 집적회로장치
US20070149023A1 (en) Electrical connector assembly with cover
JP2003163239A (ja) 半導体装置、半導体チップの支持部材及び電気接続用部材
US6118175A (en) Wire bonding support structure and method for coupling a semiconductor chip to a leadframe
JP7494280B1 (ja) 無線icモジュール、無線icカード、及び無線icモジュールの製造方法
JP3034517B1 (ja) 半導体装置およびその製造方法
JPS6392047A (ja) 半導体用リ−ドフレ−ム
JP2788196B2 (ja) Icカード用ic基板
JP2004046634A (ja) 非接触型icカード
JPH03230556A (ja) 半導体装置用リードフレーム
JP2024089794A (ja) 無線icモジュール、無線icカード、及び無線icモジュールの製造方法
WO2004063980A1 (en) Module for a hybrid card

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040607

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050513

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20070323

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080422

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080520

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080818

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090602

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090609

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120619

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120619

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120619

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120619

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120619

Year of fee payment: 3

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120619

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120619

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130619

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees