CN1463411A - 芯片的引线框结构 - Google Patents

芯片的引线框结构 Download PDF

Info

Publication number
CN1463411A
CN1463411A CN02801706A CN02801706A CN1463411A CN 1463411 A CN1463411 A CN 1463411A CN 02801706 A CN02801706 A CN 02801706A CN 02801706 A CN02801706 A CN 02801706A CN 1463411 A CN1463411 A CN 1463411A
Authority
CN
China
Prior art keywords
lead frame
chip
web
lead
gap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02801706A
Other languages
English (en)
Other versions
CN1251363C (zh
Inventor
R·莫尔
J·H·肖伯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Adeia Semiconductor Solutions LLC
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1463411A publication Critical patent/CN1463411A/zh
Application granted granted Critical
Publication of CN1251363C publication Critical patent/CN1251363C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

在一种引线框结构(1)中，它有一个框基(3)，和一些与框基(3)相连的引线框(6，7，8，9，10，11)，每个引线框将支托一个芯片，并有两块连接板(12，13)，每块连接板通过连接窄极(28，29，30，31，32，33)与框基(3)相连，每个引线框(6，7，8，9，10，11)的两块连接板(12，13)通过芯片搭接造成一个搭接区(34)，它仅由一个窄空气隙(34)形成，因而每个引线框(6，7，8，9，10，11)的两块连接板(12，13)彼此直接紧挨着，而不需要该引线框有另一个中间段。

Description

芯片的引线框结构
本发明与一种引线框(lead frame)结构有关，此引线框结构具有一个框基和多个与之相连的引线框，其中每一个引线框将支撑一个芯片，每个引线框有两块连接板，每块板与一个芯片接点相连，每个引线框的两块连接板界定一个用芯片搭接的搭接区。
人们是从专利文件US 5 005 282 A中知道有这么一种引线框结构的。在这种引线框结构中，对于每一个处在两块连接板之间的搭接区内的引线框，有一个支托段主要用来支撑一个芯片，这个与引线框相连的芯片也是埋在一种铸模用料(casting compound)内，后者又与上述两块连接板及处在它们之间的支托段机械地连在一起。这种结构在垂直于引线框平面的方向上的高度较高。另外，在现有结构中有一个问题，就是处于两块连接板之间的支托段要求有一定的最小空间，这对于越来越多的应用是不利的，特别是在倒装芯片技术中把尽可能小的芯片与引线框相连时，或将此种芯片的接点与引线框的连接板相连时更是如此。
本发明的一个目的是消除上述困难并实现一种有所改进的引线框结构。
为此目的，本发明提出了一种不带芯片的引线框结构，其特征如下：
按条状设计的引线框结构具有一个框基和与之相连且在条的纵向彼此相邻接的多个引线框，其中每一个引线框将支持一个芯片，每个引线框有两块连接板，在每块连接板和框基之间至少有一块连接腹板，且每块连接板准备与芯片的一个接点相连，每个引线框的两块连接板界定一个可用芯片搭接的搭接区，这两块板彼此直接紧贴在一起，而不需要有引线框中间段，两块板界定一个空气隙作为搭接区。
为实现上述目的，在本发明的一种引线框结构中，每个引线框有一个芯片，且每个引线框仍然与框基导电连接，这种结构的特征如下：
按条状设计的引线框结构具有一个框基和与之相连且在条的纵向彼此相邻接的多个引线框，其中每一个引线框配有一个芯片，每个引线框有两块连接板，在每块连接板和框基之间至少有一块连接腹板，且每块连接板与芯片的一个接点相连，每个引线框的两块连接板界定一个可用芯片搭接的搭接区，这两块板彼此直接紧贴在一起，而不需要有中间引线框段，并界定一个空气隙作为搭接区。
为实现上述目的，在本发明的一种引线框结构中，每个引线框配有一个芯片，且每个引线框不再与框基作导电连接，这种结构的特征如下：
按条状设计的引线框结构具有一个框基和与之相连且在条的纵向彼此相邻接的多个引线框，其中每一个引线框配有一个芯片，每个引线框有两块连接板，在每块连接板和框基之间原来至少装有一块连接腹板，但这些原来装上的连接腹板已经失效，每块连接板与芯片的一个接点相连，每个引线框的两块连接板界定一个用芯片搭接的搭接区，且这两块板彼此直接紧贴在一起而不需要有中间引线框段，并界定一个空气隙作为搭接区，对于在条的纵向彼此靠在一起的引线框，装有一个沿条的纵向的连接条，它与框基及在条的纵向直线方向彼此相靠的每一个引线框相连。
本发明所具有的这些特征，使得按本发明的引线框既容易实现而且结构又简单，同时还特别紧凑和节省设计空间(至少是在芯片可以或已经与引线框相连的区域)，不仅如此，在该引线框的两个连接板(它们可以或已经用芯片搭接)之间的距离还特别小，这点提供了很大的好处：在两个芯片接点(其中每一个必须或已经与这样一个引线框相连)之间的距离可以很小，对于特别小的芯片更是如此，因为不断的小型化是越来越普遍的趋势。换句话说，本发明的一个引线框结构非常适合于支托芯片接点间的距离特别小的很小的芯片，这些接点在倒装芯片技术中必须与引线框结构的引线框相连接。本发明的引线框结构的一个更大优点是不需要将与引线框连接的芯片埋入铸模用料内，这意味着我们可以解决高度特别小的问题。
在本发明的引线框结构中，处于两连接板之间的用作搭接区的空气隙，可以设计成直线型而且走向平行于引线框结构的条的纵向。但是业已证明，若把空气隙做成与条的纵向斜交则更为有利，特别是如果空气隙设计成基本为S形更特别的。这种设计在下列两方面是有好处的：一是搭接区内的机械应力分布，一是芯片接点可能位置的最大灵活性。
本发明的这些及其它一些特点可从下面的一些实例中表现出来，我们将用这些实例对本发明加以说明。
我们将参照示于附图中的三个具体实施例(但并不限于此)来对本发明作进一步的描述。
图1为按本发明一个实例的引线框结构一部分的平面视图，此引线框结构中各引线框尚未与芯片相连。
图2以与图1相似的方式表示按本发明一个实例的引线框结构的一部分，此时各引线框已与芯片相连，而且引线框仍然与框基导电相连。
图3以与图1和2相似的方式表示按本发明一个实例的引线框结构，此时各引线框已与芯片相连，而且引线框与框基是电绝缘的。
图1是引线框结构的一部分。引线框1设计成条状，条的方向沿纵向，在图1中用箭头2表示。引线框结构1有一个框基3。与框基3相连的是一些沿条2的纵向彼此相邻的引线框。在本例中引线框排成两行4和5。在全部引线框中，图1只画出了六个6，7，8，9，10和11，其中6，7，8属于第一行4，9，10，11属于第二行5。每个引线框6至11将支托一个芯片。在图1的引线框结构中，芯片还是没有与引线框结构1相连，或者与这个结构1的引线框6至11相连。下面将对所有引线框6至11的结构作详细描述，我们只用首先提到的引线框6来说明。
每个引线框6至11(也包括引线框6)有两个连接板12和13。连接板12和13通过第一窄空气隙14和第一通道15，第二窄空气隙16，第三窄空气隙17，第二通道18，以及第四窄空气隙19与框基3分开。在第一连接板12中开了一个整槽20和邻近它们的小孔21以及两个半槽22和23，其中第一半槽22对第一窄空气隙14开口，第二半槽23对第二窄空气隙16开口。在第二连接板13内也开了一个整槽24和与它邻近的小孔25以及两个半槽26和27，其中第一半槽26对第四窄空气隙19开口，第二半槽27对第三窄空气隙17开口。由于有窄空气隙14，16，17和19以及通道15和18，故可以在第一连接板12和框基3之间总共放置三个连接腹板28，29和30，第一连接板12通过它们在机械上及导电上与框基3相连接。类似地，在第二连接板13和框基3之间还有三个连接腹板31，32和33，通过它们将第二连接板13从机械上和导电上与框基3相连接。两个连接板12和13中的每一个将与芯片的芯片接点相连。
引线框6的两块连接板12和13界定一个搭接区34，它可以用一个芯片搭接起来。引线框结构1的设计优点是，引线框6(对所有其它的引线框7，8，9，10和11也一样)的两块连接板12和13彼此直接紧靠在一起，而不需要有引线框6(或其余的引线框7至10)的中间段，同时界定一个窄空气隙34当作搭接区34。在此结构中，空气隙34是沿与条2纵向倾斜伸展的。从图1可清楚看出，空气隙34也基本上为S形。
图2是一个引线框结构40，它是经过对图1的引线框结构1进行改进后得到的，它与图1中结构1的区别在于，在图2的引线框结构中，有一个芯片41，42，43，44，45和46与每一个引线框6至11相连接。芯片41至46是用“芯片倒装法”与它们的引线框6至11相连的，这意味着在这种情况下，每个芯片41至46连同它的两个芯片接点47，48和49，50至51，52和53，54和55，56和57，58，是处在每个引线框6至11的两块连接板12和13上的经过旋转的位置，而且是导电连接的。这时芯片47至58与每个引线框6至11的连接板12至13之间的连接是采用热压工艺实现的。显然，芯片接点47至58与每个引线框6至11的连接板12至13之间的连接原则上也可以采用其它的工艺来实现。
图3是另外一种引线框结构60，这旨经过对图2的引线框结构40作改进后得到的，它与图2的结构40的区别在于，引线框6至11和与这些引线框6至11相连的芯片41至46之间是与框基3是电绝缘的。这是通过取消原来装在连接板12和13及框基之间的连接腹板28，29，30和31，32，33来实现的，原来安装连接腹板12至33的那些区域现在改成用冲压工艺做出的通道61，62，63，64和65。
如果通道61至65制造时不小心，那么每个引线框6至11的两块连接板12和13及与它们相连的芯片41至46将不再与框基3有机械连接，结果这两块连接板12和13以及与它们相连的芯片41至46将与框基3脱离。为防止这种情况发生，在引线框60中，沿条的纵向2设置了两块连接窄板66和67。这两块连接窄板66和67通过连接区与框基3和每一个引线框6至11相连。这些连接区在图3中用由虚线画出的小圆68，69，70，71，72，73，74，75，76，77，78，79，80，81来表示。连接区68至81所占的面积有限，因而不会超过连接窄板66和67的整个表面积。这里的连接窄板66和67是用塑料作成的，连接区68至81是对塑料制成的连接窄板66和67进行局部加温或加热而制成的。所以可根据需要把连接区68至81废弃，这在下面会详细说明。
如果是如图3所示的引线框结构60，即在每个引线框6至11的连接板12和13与框基3之间没有导电连接，则可以进行一次测试。这时把测试器件的接触电极与每个连接板12和13作电连接，随后利用这个测试器件在与板12和13相连的芯片41至46上作一次测试。
在完成所需的测试过程后，可对图3所示的引线框结构60继续作进一步的工艺处理。例如，可将它从此引线框结构60的制造商传给非接触性通讯芯片卡制造商，或非接触性射频标签或射频签条制造商。图3的引线框结构60最好以滚动形式往下传，这是最简单而最有效的传输方式。
在对引线框结构60作进一步处理的公司，连接窄板66，67，连同通过连接区69，71，73，76，78和80与它们相连的连接板12和13，以及芯片41至46，都与框基3分离，而且在分离之后，连接区68，70，72，74，75，77，79和81不再起作用了，因为在这些区域内的那部分连接窄板66和67仍然保留在框基3上。不过连接窄板66和67的这些部分也可以从框基3中分离出来。因此，在对该引线框结构60作进一步处理的公司中，与第一连接窄板66相连的连接板12和13连同芯片41至43，以及与第二连接窄板67相连的连接板12和13连同芯片44至46，都要作进一步处理。在此处理过程中，要将一个由两块连接板12和13以及一块芯片41至46组成的单元(通常该单元作一个模块)插入或安放在该终端产品内。然后将每个模块的两块连接板12和13与该终端产品的一个转换线圈的两个连接触点等相连。在这之后将相关的连接窄板66从连接板12和13上脱开，于是连接区域69，71和73或76，78和80不再起作用了，因为靠在这些区域内的那部分连接窄板66和67仍然与连接板12和13相连。不过也可以把连接窄板66和67的这些部分从连接板12和13中分离出来。
这里必须指出，连接窄板66和67及通过连接区69，71，73，76，78和80与它们相连的连接板12和13连同芯片41至46，不一定需要由对它们作进一步处理的公司将它们与框基3分离，而可以由引线框结构60的制造商去做。举例来说，这种分离可以在连接窄板66和67与框基3及连接板12和13相连，以及用冲压工艺做出通道61至65之后进行。
应该指出，由两块连接板12和13中的每一个及芯片41至46组成的单元，也可以用普通“采集和安置”(pick & place)技术作进一步处理。此处由两块连接板12和13以及芯片41至46组成的单元是单独从框基3中取走的，或者连接窄板66和67在框基内被分为很窄的空气隙14，16，17和19，或者由两块连接板12和13以及芯片41至46组成的单元是从连接窄板66和67中取走的。
在上述引线框结构1，40和60中，很有利的是每个引线框6至11的两块连接板12和13彼此直接靠一起，而且彼此通过一个很窄的空气隙34分开。这点非常有用，因为由窄空气隙34形成的搭接区34在倒装芯片技术(这时各芯片接点间的距离很小)中也可以利用特别小的芯片41至46来搭接。所以引线框结构1，40和60非常适合于和特别小的芯片一块工作。图2和3中的引线框结构40和60还有另外一个好处，就是这些结构中不需要将每个芯片41至46埋在一种铸模用料内，因为这个特别窄的搭接区34可以使与每个芯片41至46的接点相连的连接板12和13获得足够稳定的机械结合力，而不需要用铸模用料，而且只需用到有关的芯片41至46。

Claims (10)

1.一种设计成条状的引线框结构(1)，包含一个框基(3)和多个与框基(3)相连且在条的纵向(2)彼此相邻着的多个引线框(6，7，8，9，10，11)，其中每一个引线框(6，7，8，9，10，11)将支托一个芯片，且有两块连接板(12，13)，在每块连接板(12，13)与框基(3)之间至少有一块连接腹板(28，29，30，31，32，33)，每块连接板(12，13)将与芯片的一个接点相连，每个引线框(6，7，8，9，10，11)的两块连接板(12，13)界定一个可利用芯片搭接的搭接区(34)，它们彼此直接紧靠在一起而不需要引线框(6，7，8，9，10，11)中间段，且造成一个空气隙(34)作为搭接区(34)。
2.如权利要求1的引线框(1)中，空气隙(34)是沿着与条的纵向(2)斜交的方向。
3.如权利要求1的引线框(1)中，空气隙(34)的走向基本上是一个S形。
4.一种设计成条状的引线框结构(40)，包括一个框基(3)和与框基(3)相连且在条的纵向(2)彼此相邻着的多个引线框(6，7，8，9，10，11)，其中每一个引线框(6，7，8，9，10，11)配有一个芯片(41，42，43，44，45，46)，且有两块连接板(12，13)，在每个连接板(12，13)和框基(3)之间至少有一块连接腹板(28，29，30，31，32，33)，每块连接板(12，13)与芯片(41，42，43，44，45，46)的一个接点(47，48，49，50，51，52)相连，每个引线框(6，7，8，9，10，11)的两块连接板界定一个利用芯片(41，42，43，44，45，46)搭接的搭接区(34)，且每一引线框(6，7，8，9，10，11)的这两块板(12，13)彼此直接挨着而不需要有引线框(6，7，8，9，10，11)的中间段，同时界定一个空气隙(34)作为一个搭接区(34)。
5.如权利要求4的引线框结构(40)中，空气隙(34)的走向是沿着条的纵向(2)的斜向。
6.如权利要求4的引线框结构(40)中，空气隙的走向基本上是S形。
7.一个设计成条状的引线框结构(60)，包括一个框基(3)和与框基(3)相连且在条的纵向(2)彼此相邻的多个引线框(6，7，8，9，10，11)，其中每个引线框配有一个芯片(41，42，43，44，45，46)，且有两块连接板(12，13)，在每块连接板(12，13)与框基(3)之间原来至少有一块连接腹板(28，29，30，31，32，33)，但这些腹板(28，29，30，31，32，33)已经失效，每块连接板(12，13)与芯片(41，42，43，44，45，46)的一个接点(47，48，49，50，51，52)相连，且每一引线框(6，7，8，9，10，11)的这两块连接板(12，13)通过芯片(41，42，43，44，45，46)搭接界定一个搭接区(34)，彼此直接紧挨在一起而不需要引线框(6，7，8，9，10，11)的中间段，并造成一个空气隙(34)作为搭接区(34)，对在条的纵向(2)彼此相邻着的引线框(6，7，8，9，10，11)，沿条的纵向(2)设置了连接窄板(66，67)，与框基(3)和沿条的纵向(2)彼此相邻的每个引线框(6，7，8，9，10，11)相连。
8.如权利要求7的引线框结构(60)中，连接窄板(66，67)通过多个可失效的连接区(68，69，70，71，72，73，74，75，76，77，78，79，80，81)与框基(3)和在条的纵向(2)彼此相邻的每一个引线框(6，7，8，9，10，11)相连接。
9.如权利要求7的引线框结构(60)中，空气隙(34)的走向是沿着条的纵向(2)的斜向。
10.如权利要求7的引线框结构(60)中，空气隙(34)的走向基本为S形。
CNB028017064A 2001-05-17 2002-05-16 芯片的引线框结构 Expired - Fee Related CN1251363C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP01890149 2001-05-17
EP01890149.6 2001-05-17

Publications (2)

Publication Number Publication Date
CN1463411A true CN1463411A (zh) 2003-12-24
CN1251363C CN1251363C (zh) 2006-04-12

Family

ID=8185117

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028017064A Expired - Fee Related CN1251363C (zh) 2001-05-17 2002-05-16 芯片的引线框结构

Country Status (5)

Country Link
US (1) US7245005B2 (zh)
EP (1) EP1393247A1 (zh)
JP (1) JP4326222B2 (zh)
CN (1) CN1251363C (zh)
WO (1) WO2002095673A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104737374A (zh) * 2012-10-23 2015-06-24 泰科电子公司 用于电连接器的引线框模块
CN110797269A (zh) * 2019-11-07 2020-02-14 温州胜泰智能科技有限公司 一种集成芯片封装方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6951596B2 (en) 2002-01-18 2005-10-04 Avery Dennison Corporation RFID label technique
ATE424009T1 (de) * 2003-08-05 2009-03-15 Nxp Bv Modul mit mindestens zwei paaren von modulverbindungsplatten
TWI288885B (en) * 2004-06-24 2007-10-21 Checkpoint Systems Inc Die attach area cut-on-fly method and apparatus
KR20070050428A (ko) * 2004-07-29 2007-05-15 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 모듈 베이스 유닛, 모듈, 및 데이터 캐리어
US8222088B2 (en) * 2009-09-21 2012-07-17 Alpha And Omega Semiconductor Incorporated Semiconductor package with adhesive material pre-printed on the lead frame and chip, and its manufacturing method
FR2954669B1 (fr) * 2009-12-18 2012-03-16 Michelin Soc Tech Procede de fabrication d'un dispositif electronique pour pneumatique

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2632100B1 (fr) * 1988-05-25 1992-02-21 Schlumberger Ind Sa Procede de realisation d'une carte a memoire electronique et cartes a memoire electronique obtenue par la mise en oeuvre dudit procede
EP0793853A1 (en) * 1995-06-30 1997-09-10 Koninklijke Philips Electronics N.V. Surface-mountable electrical component
US5826328A (en) 1996-03-25 1998-10-27 International Business Machines Method of making a thin radio frequency transponder
US6072228A (en) * 1996-10-25 2000-06-06 Micron Technology, Inc. Multi-part lead frame with dissimilar materials and method of manufacturing
US6114756A (en) * 1998-04-01 2000-09-05 Micron Technology, Inc. Interdigitated capacitor design for integrated circuit leadframes
FR2781068B1 (fr) * 1998-07-07 2000-10-13 Rue Cartes Et Systemes De Procede de fabrication d'une carte a microcircuit permettant de limiter les contraintes mecaniques transmises a celui-ci et carte ainsi obtenue
WO2000030210A1 (en) 1998-11-12 2000-05-25 Motorola Inc. Smartcard module and method of attaching antenna wires thereto

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104737374A (zh) * 2012-10-23 2015-06-24 泰科电子公司 用于电连接器的引线框模块
CN104737374B (zh) * 2012-10-23 2017-08-22 泰科电子公司 用于电连接器的引线框模块
CN110797269A (zh) * 2019-11-07 2020-02-14 温州胜泰智能科技有限公司 一种集成芯片封装方法

Also Published As

Publication number Publication date
JP2004527135A (ja) 2004-09-02
EP1393247A1 (en) 2004-03-03
US20040174690A1 (en) 2004-09-09
CN1251363C (zh) 2006-04-12
US7245005B2 (en) 2007-07-17
WO2002095673A1 (en) 2002-11-28
JP4326222B2 (ja) 2009-09-02

Similar Documents

Publication Publication Date Title
CN1251363C (zh) 芯片的引线框结构
US5231274A (en) Card reader
CN1327521C (zh) 平面混合式二极管整流桥
EP1094517A3 (en) Semiconductor device and method for producing the same
US4535841A (en) High power chip cooling device and method of manufacturing same
US8791560B2 (en) Interdigitated conductive support for GaN semiconductor die
US7405467B2 (en) Power module package structure
KR101326888B1 (ko) 반도체 발광소자 패키지
DE60234182D1 (de) Interposer-baugruppe und verfahren
US20010052641A1 (en) Power semiconductor device
WO2002086970A3 (en) Semiconductor device and method of manufacturing the same
WO2008054929A2 (en) Methods and apparatus for a quad flat no-lead (qfn) package
JP3499377B2 (ja) 接続ピンを有するパワー半導体モジュール
TW201801273A (zh) 具有單列直插引線模塊的半導體功率器件及其製備方法
CN1397048A (zh) 便携式数据载体
CN102197445A (zh) 结合电感器的集成电路封装及其方法
CN1178605A (zh) 带有引线的电路元件的阵列
EP1306713A3 (en) Collimator and spectrophotometer
CN1283307A (zh) 用于固定集成电路封装到散热片的安装结构
US20030136582A1 (en) Substrate board structure
DE50005482D1 (de) Chipmodul zum Einbau in einen Chipkartenträger
CN100390984C (zh) 引线框架的制造方法
CN101383296A (zh) 制造半导体器件的方法
US20090166837A1 (en) Combination of chip package units
KR100538524B1 (ko) 다수의 회로 모듈 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: ROYAL PHILIPS ELECTRONICS CO., LTD.

Effective date: 20070907

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20070907

Address after: Holland Ian Deho Finn

Patentee after: Koninkl Philips Electronics NV

Address before: Holland Ian Deho Finn

Patentee before: Koninklike Philips Electronics N. V.

ASS Succession or assignment of patent right

Owner name: YINGWEN SASI CO., LTD.

Free format text: FORMER OWNER: KONINKL PHILIPS ELECTRONICS NV

Effective date: 20120116

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20120116

Address after: American California

Patentee after: Tessera Inc.

Address before: Holland Ian Deho Finn

Patentee before: Koninkl Philips Electronics NV

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060412

Termination date: 20140516