KR20070058437A - 다이 부착 영역 컷-온-플라이 방법 및 장치 - Google Patents

다이 부착 영역 컷-온-플라이 방법 및 장치 Download PDF

Info

Publication number
KR20070058437A
KR20070058437A KR1020077001650A KR20077001650A KR20070058437A KR 20070058437 A KR20070058437 A KR 20070058437A KR 1020077001650 A KR1020077001650 A KR 1020077001650A KR 20077001650 A KR20077001650 A KR 20077001650A KR 20070058437 A KR20070058437 A KR 20070058437A
Authority
KR
South Korea
Prior art keywords
chip
substrate
transponder
station
conductive
Prior art date
Application number
KR1020077001650A
Other languages
English (en)
Inventor
토마스 제이. 클레어
앤드레 코트
에릭 엑스테인
Original Assignee
체크포인트 시스템즈 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 체크포인트 시스템즈 인코포레이티드 filed Critical 체크포인트 시스템즈 인코포레이티드
Publication of KR20070058437A publication Critical patent/KR20070058437A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/002—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating specially adapted for particular articles or work
    • B23K20/004—Wire welding
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07718—Constructional details, e.g. mounting of circuits in the carrier the record carrier being manufactured in a continuous process, e.g. using endless rolls
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/32—Wires
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01054—Xenon [Xe]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/12—Surface bonding means and/or assembly means with cutting, punching, piercing, severing or tearing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mechanical Engineering (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Die Bonding (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Cash Registers Or Receiving Machines (AREA)
  • Supply And Installment Of Electrical Components (AREA)
  • Near-Field Transmission Systems (AREA)

Abstract

높은 볼륨의 태그 제조에 적합한 집적 회로를 접착하는 방법 및 장치가 개시되며, IC 칩 또는 트렌스폰더가 잘리고 접착된 위의 도전 재료상에 놓이기 전에 다이-부착-영역에서 기판의 도전선 재료를 자른다. 본 장치는 제1 칩을 도전층이 있는 기판상에 위치시키고, 그 제1 칩의 상기 기판상의 위치를 측정하고, 예상된 놓인 칩의 위치에서 도전층을 잘라 그 제1 칩의 측정된 위치에 기초하여 컷을 형성하고, 그 컷 위의 상기 기판상에 상기 연속으로 놓인 칩을 배치시키는 방법을 수행한다.
칩 부착, 컷-온-플라이, 다이 부착

Description

다이 부착 영역 컷-온-플라이 방법 및 장치{DIE ATTACH AREA CUT-ON-FLY METHOD AND APPARATUS}
본 발명은 보안 태그에 관한 것으로, 특히, 볼륨이 큰 태그 제작에 특히 적합한 집적회로(IC) 접착(bonding)에 관한 것이다.
칩 접착(chip bonding)은 가격이 비싸다. 오늘날 RFID 태그 비용의 가장 큰 두 가지 성분은, 집적회로 및 그 회로를 안테나 구조에 부착시키는 것이다. 무어의 법칙(Moore's law) 및 볼륨의 증가는 IC 비용을 낮추는데 도움이 되긴 하지만, 접착은 기계적인 절차로서, 동일한 기술적 장점 또는 스케일의 경제성에서는 이익이 되지 못한다.
현재의 칩 접착 방법은 대체로 적절한 비용이 아니다. 중간 "스트랩(strap)"의 두 단계 방법은 비용을 재배치함으로써 상당한 비용 향상을 이루었다. 그러나, 스트랩은 상기 문제점을 직접 해결하지는 못하며, 여전히 접착이 요구되며 태그를 더 작게 할 수는 없다. 더욱이, 스트랩은 스트랩을 큰 탭과 부착하기 위한 추가 단계가 부가된다.
스트랩이 있는 표준 접착 기술을 사용하는 현재 제조자들은 스트랩이 전통적인 접착 표면, 즉 단단하고 휘어질 수 있기를 바라고 있다. 그러나, 그러한 스트 랩은 스트랩이 물렁하고 유연한 태그로 쉽게 집적되지는 못하게 한다. 알려진 표준 접착 절차들은 모두 스트랩 기반 솔루션들이기 때문에 이는 이상일 뿐이다.
플루이드 셀프-어셈블리(fluid self-assembly)라 불리우는 관련된 종래 접착 기술 중 하나는, 불충분한 견고한 접합을 제공한다. 칩이 자신의 방식으로 접착 소켓을 찾아야 하기 때문에, 칩은 어떠한 접착제 또는 플럭스(flux)를 사용할 수 없는데, 이는 접착성으로 인해 모두가 소켓으로의 칩의 자유 동작이 막히기 때문이다. 그래서, 칩 접착 패드와 접착 구멍의 측면간의 접평면에 접착 처리를 한다. 편평면-에지 접착은 편평면-편평면에서 이루어지는 종래의 접착과는 구별되며 안정성도 떨어진다. 편평면-에지 접착에서의 근본적인 문제점을 설명하는 유사한 예로서, 테이블상의 편평한 곳 대신 에지(edge)에서 카드 놀이를 계속 하는 것을 고려해 본다. 플루이드 셀프-어셈블리 역시 사용될 수 있는 기판 타입에 제한이 놓인다. 이것은 스트랩을 만드는 것 만에는 문제점이 아닐 수도 있겠으나, 스트랩을 앞서 놓는 것 및 칩을 테이블 오른쪽에 놓는 것에는 분명히 문제가 있다.
알려진 접착 절차는 표준 접착을 좀 더 빠르게 만들게 하는 상당히 거대한 추세이다. 하나의 칩을 꺼내는 하나의 진공 헤드를 가지고 이를 하나의 스트랩에 놓는 대신, 록 스텝(lock step)에서의 다수개의 헤드(예를 들어, 60개)가 그 개수(예를 들어, 60개)의 칩을 꺼내어 이들을 그 개수(예를 들어, 60개)의 스트랩상에 놓는다. 이 절차는 정열된 칩의 개수(예를 들어, 60개) 모두를 동시에 유지해야 하는 어려움이 있다.
RFID 칩을 접착하는 것은 다른 종류의 칩을 처리하는 것보다는 다이오드 및 저항을 처리하는 것에 더 가깝다. 한가지 새로운 RFID 스트랩 라인은 전통적인 테이프 자동화 접착 처리를 사용하는데, 종래의 플립-칩 배치 및 접착 헤드를 통하는 쪽을 향하는 하드 스트랩의 스프로켓-패드 35mm 테이프를 사용한다. 4.75mm 피치에서는, 네 개의 라인 폭 및 시간당 1000 개의 칩 접합이 있고, 이들의 테이프는 분당 약 0.65 피트로 접착 절차가 진행된다. 만약 칩 접착 절차가 더 적은 시간에서 더 많은 칩을 접합할 수 있다면 이익일 될 것이다.
왜 종래 기술에서는 후술하는 본원 발명의 적절한 실시예에 의한 예와 같이 칩을 접합하지 않았는지를 고려해 보기 위해서, 표준 전자 칩 성분을 RFID 태그와 비교하는 것이 좋을 듯하다. 표준 전자 칩 성분들은 널리 알려져 있으며, 일반적으로 인쇄 회로 기판상에서 발견된다. IC 자체는 와이어 접착 또는 플립 칩에 의해 캐리어에 접합된다. 그리고 나서, 그 캐리어와 칩 주변으로 패키지가 성형된다. 다음으로, 그 패키지를 스루홀 또는 표면 장착 어셈블리를 통해 인쇄회로기판상에 놓는다. 요약하면, 일반적인 표준 칩 성분들은: 솔더 배스(solder bath), 솔더 웨이브(solder waves), IR 리플로우(IR reflow), 및 다양한 클리닝 및 베이킹 단계를 포함하는 여러 PCB 어셈블리 기술에 호환될 필요가 있고; 단일 칩 어셈블리에 놓이는 좀 더 많은 계산 능력을 원한다; 그리고, 오래갈 수 있도록 만들어진다. 반대로, RFID 태그는: 용접되지도 않고 베이크 또는 클리닝 되지도 않는다; 그 자체가 완성품이며 다른 어떠한 시스템과 집적될 필요가 없다; 비용 및 에너지 소비를 최소화하기 위한(판독 거리로 변환) 아주 최소의 계산 능력을 요구한다; 그리고, 표준 칩과 같은 동일한 전력 소실 또는 환경 요구사항에 직면해 있지 않다.
설계 요구조건을 만족시키기 위해, 표준 칩 어셈블리는, RFID 태그와 비교한다면, 상대적으로 뻣뻣하고 큰 기판에서 출발한다. 세라믹 및 유리섬유가 일반적이다. 이것은 열에 영향을 받지 않고 저항한다는 것을 의미한다. 일반적으로, 표준 칩 어셈블리는 에칭된다. 표준 칩 기판은 두껍고 높은 열 질량(thermal mass)을 가지기 때문에 레이저 커팅(Laser cutting)은 비용이 비싸다.
RFID 태그는 충분히 다르다. 비교하자면, 금속층은 얇고 휘어질 수 있다(단단하지 않음). 각각의 태그의 뒤쪽, 즉, 기판은 부드러운 폴리프로필렌 또는 페이퍼이다. 기판을 뚫고, 자르고, 오목하게 하고, 용접하는 것이 쉽다. 본 발명의 양호한 실시예는 이러한 다른 특성들의 장점을 가지는 접착을 재발명한 것이다.
공지된 와이어 접착은, 아이작슨(Isaacson) 등의 미국 특허 제5,708,419호에 개시되어 있으며, 본 명세서에 그 전체 내용이 참고문헌으로 통합된다. 상기 아이작슨은, 납땜 절차를 수행하는데 요구되는 온도와 같은 고온에 대체로 영향을 받지 못하는 유연한 또는 단단하지 않은 기판으로의 IC 접착을 설명하고 있다. 이러한 와이어 접착 처리에서, 칩 또는 다이(dye)는 기판 또는 도전성 와이어가 있는 캐리어에 부착된다. 칩은 전면이 위로 보이는 칩이 있는 기판에 부착된다. 도전성 와이어는 먼저 칩에 부착되고 루프된 다음 기판에 접합된다. 일반적인 와이어 접착 절차는 다음 단계를 포함한다:
1. 웹을 다음 접착 장소에 놓는다
2. 멈춘다
3. 상기 접착 장소의 디지털 사진을 찍는다
4. 접착 위치를 계산한다
5. 칩을 가져온다
6. 칩을 상기 접착 장소로 이동시킨다
7. 사진 피드백을 사용하여 실제 장소 위치로 배치장소를 조정한다
8. 칩을 위치시킨다 즉 정확히 배치한다
9. 칩의 사진을 찍어 접착 패드를 위치시킨다
10. 헤드를 상기 칩 접착 패드쪽으로 이동시킨다
11. 누르고, 흔들고 도전성 와이어를 상기 접착 패드에 용접한다
12. 칩을 꺼내어 상기 기판 접착 패드로 이동시키고, 와이어를 상기 칩 접착쪽으로 되돌려보낸다
13. 그 접착을 누르고 용접한다
14. 와이어를 꺼내어 자른다, 그리고
15. 상기 단계 10~14를 각 접속을 위해 반복한다.
반대로, 칩과 플립-칩 패키지 내의 기판사이의 상호접속은 칩 표면상에 직접 놓인 땜납의 도전성 범프(bump)를 통해 이루어진다. 그러면, 범프된 칩은 뒤집어져서 아래쪽을 향하게 되고 범프는 기판과 전기적으로 연결된다.
플립 칩 접착은, 현재의 처리 기술로서, 각각의 칩을 매우 작은, 정밀한 절단-접착 장소와 매치시킬 필요가 있기 때문에 비용이 비싸다. 칩이 더욱 작아질수록, 절단 접착 장소를 정밀하게 하는 것은 더 어렵게 된다. 그러나, 플립-칩 접착 절차는 외이어 접착에 있어서 상당한 진보이다. 일반적인 플립-칩 접착 절차는 다음과 같은 단계를 포함한다:
1. 다음 접착 장소로 웹을 진행시킨다
2. 멈춘다
3. 상기 접착 장소의 사진을 찍는다
4. 상기 접착 위치를 계산한다
5. 칩을 꺼낸다
6. 칩을 상기 접착 장소로 이동시킨다
7. 사진 피드백을 이용하여 실제 장소 위치에서 배치를 조정한다
8. 칩을 위치시킨다
9. 상기 배치 헤드를 초음파로 진동시켜 칩을 제위치에 용접한다, 그리고
10. 상기 배치 헤드를 빼낸다.
상기 접착 절차 각각의 단계 1 에서부터 단계 8까지는 거의 동일하다. 웹은 기판에 도전성 갭을 위치시키고 IC 를 정밀하게 위치시기 위해 멈춰야 한다. 관련된 선행 기술 절차들은 웹을 멈추고 측정해서(예를 들어, 접착 위치를 포함하는 접착 장소의 사진을 찍고, 사진 피드백을 이용하여 정확한 장소 위치에서 배치를 조정함) 칩이 원하는 갭 부근에 정확히 놓이고 접착될 수 있는 것을 요구한다.
RFID 태그로 집적될 수 있는 효율적인 칩 배치 처리의 설계에 있어서, 본 발명자들은 연속적인 롤링 인쇄 프레스(rolling printing press)와 일치하지 않는 모 든 것을 피하는 것이 유리하다는 것을 발견하였다. 라인을 멈추고 시작하는 것은 언제나 일처리를 느리게 한다. 알려진 이동율에서, 공구를 라인을 연속적으로 아래로 이동하는 칩상에서의 작동하도록 조정하는 것이 유리할 것이다.
접착 처리가 진행되는 시간 동안 경로를 거슬러 올라가는 것은 진동을 일으키고 기계적 결합이 닳게 된다. 이러한 결합은 절대 위치의 불확실성을 만든다. 따라서, 회전 또는 연속적인 장치들은 왕복 장치인 것이 적절하다.
접착 처리에서 기계적 연결의 수가 더 많아질수록, 정밀한 위치의 확실성은 더 떨어진다. 모든 연결부 또는 유연한 결합들은 웹과 칩이 흔들리는 것과 같이 어느 정도의 불규칙성을 유도한다. IC 디멘죤은 매우 작다. 칩 배치를 정밀한 정열 밖으로 이동시키는 데에는 많은 기계적 링크가 필요하지 않다.
보안 태그에서는, 미리 설정된 어떠한 정밀한 디멘죤은 믿을 수 없다. 성분들의 상대적 위치는, 롤의 한 단부에서 다른 단부까지, 한 위치에서 다른 위치까지, 그리고 어느 시간에서 다른 시간까지 웹에 걸쳐 변화한다. 이것은 비싸지 않은 성분들이 있는 일에서의 분명한 진실이다. IC 접착 처리에 있어서, 제조자는 의도된 바의 동작을 세는 대신 성분이 어떻게 실제로 동작하는지를 위해 지속적으로 적응해야 한다.
(발명의 요약)
양호한 실시예에 따른 집적회로 접착 처리는 다음을 제공한다:
·태그 또는 스트랩으로의 고품질 및 높은 안전성 집적 회로 부착
·플렉소그래픽 인쇄 라인과 호환되는 속도를 가지고 있어서 현재 및 미래의 태그 제조 라인에서의 집적에 적합함; 및
·제조 볼륨에서, 예를 들면, 0.01 달러 이하의 낮은 전체 접착 비용
특정 이론으로 제한되지 않는 한, 본 발명의 양호한 실시예는 접착 장소를 자르고, 웹을 멈추지 않고서 그 접착 장소에서 칩(예를 들어, 트렌스폰더)을 위치시키는 조립에 대한 방법을 설명한다. 즉, 칩 배치 절차 동안에는 칩 기판은 계속 움직인다. 제1 양호한 실시예에서, 접착 장소를 잘라 칩이 노출되는 위치인 갭을 형성한다. 제2 양호한 실시예에서, 접착 장소를 잘라 칩이 놓임과 동시에 또는 놓인후에 상기 갭을 형성한다. 본 발명의 양호한 실시예에 따르면, 제조자는 미세 칩에 있어서 종래 기술, 특히, 적어도 분당 300 피트까지의 플렉소그래프 처리 범위로 고속 인쇄 프레스로의 통상적으로 적용가능한 속도에서 연속적으로 이동하는 칩 기판상에서의 접착 절차에 적용되는 기술보다는 100배 더 빠른 접착율을 성취할 수 있다.
도 1은 본 발명의 양호한 실시예에 따른 시간 동안에서의 칩 위치 표를 보여주고 있고,
도 2는 상기 양호한 실시예에 따른 컷-온-플라이 장치의 대표적 구조를 설명하고 있고,
도 3은 본 발명의 양호한 실시예에 따른 칩 배치 접근을 설명하고 있고,
도 4는 본 발명의 양호한 실시예에 따른 시간 동안에서의 칩 위치 표를 보여주고 있고,
도 5는 양호한 실시예에 따른 본딩 머신을 설명하고 있고,
도 6은 본 발명의 양호한 실시예에 따른 시간 동안에서의 칩 위치 표를 보여주고 있고,
도 7은 양호한 실시예에 따른 배치 및 커팅 접근의 대표적 구조를 설명하고 있고,
도 8은 양호한 실시예에 따른 시간 동안에서의 칩 위치 표를 보여주고 있으며,
도 9는 본 발명의 양호한 실시예에 따른 컷-온-플라이 접근의 대표적 구조를 보여주고 있다.
유사한 성분에 유사한 도면부호를 지정하여 첨부한 도면을 참고로 본 발명을 설명하도록 한다.
양호한 실시예에 따르면, RFID 칩은 부드럽고 무른 기판상에 접착된다. 칩은 공지된 칩 준비 방법에 따른 접착을 위해 준비된다. 한 예로서, 칩은 알루미늄 접촉 패드쪽으로 에칭된 매우 작은 윈도우(window)가 있는 석영-실리콘 이산화물로 씌워진다. 이러한 접촉 패드들은 웨이퍼가 땜납 웨이브 배스(solder wave bath)를 가로질러 가게 하거나 또는 땜납을 스퍼터링하는 것에 의해 땜납으로 "범프(bump)"된다. 상기 땜납은 알루미늄에 붙으며 석영과는 미끄러져 떨어진다.
양호한 접착 처리는, 실리콘 물질로 된 단일 플레이트로 에칭된 집적회로(IC) 수천 개를 포함하고 있는 완성된 실리콘 웨이퍼에서 시작한다. 완성된 실리콘 웨이퍼를 잘라 수백 개의 개개의 칩을 만드는데, 각각의 칩은 IC 및 상기 실리콘 플레이트의 대응 영역을 포함하고 있다.
이들 중에서 크기가 큰 칩(예를 들어, 0.25 제곱인치 내지 0.1 제곱인치)을 가진 웨이퍼들을 섬세한 다이아몬드 톱으로 잘라낸다. 비교하자면, RFID 칩은 정말로 매우 작으며(예를 들어, 50㎛ x 100㎛), 웨이퍼 일부를 자르는 것은 비경제적이다. RFID 칩을 위해서는, 웨이퍼 뒷면을 연마하여 원하는 만큼 지지되는 동안 가능하면 웨이퍼를 얇게 만든다. 그런 다음, 얇은 웨이퍼를, 잘라낼 부분을 제외하고는 보호를 위한 내산성 방지막으로 마스크 한다. 이것은 표준 웨이퍼 공정에서 공지된 것이다.
다음으로, 웨이퍼 전체를 산(acid)에 담근다. 이 산은 웨이퍼가 수천 개의 칩 조각으로 분리될 때까지 칩 사이의 보호되지 않은 실리콘을 녹인다. 스트레이너(strainer)를 사용해서 칩을 플러싱(flushing)을 하고, 상기 배스에서 산을 씻어내면 수천 개의 RFID 칩이 물병에 떠있게 된다. 그 용액에서 칩을 따라 내어 건조시킨다. 이러한 표준 기술을 이용하여 마찰성 커팅(예를 들어, 톱) 없이 웨이퍼를 매우 많은 칩으로 분리한다.
대부분의 칩 접착 절차는 칩을 기판과 나란히 하게 하거나 또는 기판과 접착면 모두를 나란히 하게 하는 것에 어려움이 있다. 그러나, 양호한 실시예에서는 이와 같은 칩 배치 요구와 같은 정밀한 레벨이 필요하지 않다. 특별한 이론으로 한정될 필요가 없는 한, 후술되는 양호한 접착 접근에서는 단지 모든 칩이 동일한 방향을 향하게 하기만 하면 된다.
당 기술분야에 공지된 교반기(shaker table)는 상기 칩 배향 목적을 달성시킨다. 시작함에 있어서, 섞여있는 칩을 작은 사각형 또는 직사각형(예를 들어, 천개, 만개) 정열 튜브 형상의 깔때기 모양 교반기에 놓는다. 칩들은 대체로 충분히 박스 형태의, 에칭 처리시 경사진 면을 갖게 되는, 직사각형 프리즘 모양이다. 칩을 상기 튜브속에서 흔들고, 8개의 방위 중 한쪽으로 세워놓는다. 다음으로, 칩의 형상 사진을 찍는다. 만약, 칩이 올바른 방향이라면, 튜브 아래쪽으로 내려보낸다. 만약, 칩이 올바른 방향에 있지 않으면, 방향이 뒤틀린 칩은 다른 방향 시도를 위해 상기 교반기에 다시 넣는다. 결국에는 모든 칩은 올바른 방향으로 튜브에 있게 된다.
기판이 본딩 머신으로 이동하기 전에 IC 를 위한 접착면을 준비하는 종래 기술 접근과는 완전히 다르게, 본 발명의 양호한 접근에서는 본딩 머신 자체에서 커팅이 이루어진다. 접착면을 위해 상기 머신에서 이루어지는 것은 고체 금속이다. 예를 들어, 금속은 스트랩, 태그 웹, 패키징 재료 또는 제품상의 금속 막의 얇은 스트립이 양호하다. 중요한 것은, 양호한 실시예에 따르면, 금속이 본딩 머신에 들어가기 전에 접착면이 준비되지 않는다(예를 들어, 도전성 갭이 있게 형성됨)는 것이다. 양호한 실시예에 따르면, 본딩 머신으로 들어오는 것은, 특정한 칩을 위해 잘릴 준비가 되는 빈 금속 스트립이다.
교반기가 접착면에서의 칩 배치 이전에 칩 방위를 설정하기 위한 다양한 방 법 중 하나라는 것, 그리고, 본 발명은 이러한 특정 방법으로 한정되는 것이 아니라는 것을 이해할 것이다. 사실, 양호한 컷-온-플라이 방법은 기판에 부착된 칩, 또는 기판에 부착될지도 모르는 칩, 또는 기판에 부착되어 있는 칩에 유용하다. 따라서, 칩을 기판에 부착시키는 방법은, 아래에 예를 들어 상세히 설명하겠지만, 기판과의 부착을 위해 칩이 부착된 또는 방향을 가지고 있는 동안, 기판을 자르는데 양호한 방법으로의 제한적인 요소는 아니다. 따라서, 칩 방위를 결정하는 다른 방법으로는, 예를 들어, 금속 기판상에 칩을 형성하는 것이 있는데, 이는 출원일자가 모두 2004년 11월 24일인 미국 출원번호 제10/996,786호인 발명의 명칭이 "Tag and System for Fabricating a Tag Capable of Including an Integrated Surface Processing System"; 제10/996,785호인 발명의 명칭이 "A Tag Having Patterned Circuit Elements and a Process for Making Same"; 및 제10/996,939호인 발명의 명칭이 "A Method for Applying an Identification Making to an Item to Identify the Item in Response to an Interrogation Signal" 에 개시되어 있으며, 그 전체 내용은 본 명세서에 참고문헌으로서 통합된다.
그런데, 이것으로는 머신이 자르기에는 충분하지 않다. 자르는 것은 금속 스트립에 도전선 갭을 형성해야 한다. 즉, 도전성 스트립 또는 기판 재료를 그 갭에서 완전히 제거하여 나중에 칩에서 발생할 수 있는 쇼트 리스크를 없애야 한다. 이를 위해서는 적어도 두 가지 방법이 있다. 하나는, 커팅 블레이드(cutting blade)로 수행되는 "키스 컷(kiss cut)"으로 불리우는 것이 있다. 다른 하나는, 원치 않는 금속을 완전히 증발시키는, 레이저로 수행되는 "애블레이션(ablation)" 이 있다. 레이저 커터가 기판에 어떠한 물리적 접촉 없이 정밀한 절단을 할 수 있기 때문에 레이저가 양호하다. 그러나, 키스 컷, 레이저 또는 다른 동등한 접근(예를 들어, 웨이퍼)이든 아니든, 양호한 실시예의 본딩 머신은 웹이 천천히 내려가는 경우에서도 이러한 절단을 할 수 있다. 즉, 절단으로 갭이 형성되고, 플렉소그래픽 인쇄 속도에서 칩 배치기 진행되는 경우, 웹은 계속 이동한다. 또한, 상기 절단은, 예를 들면, 약 100 마이크론 이하 크기의 작은 RFID 칩에 허용되는 허용오차 이내이다. 상기 허용오차는 칩의 접촉 지점간에, 약 80 마이크론, 보다 양호하게는, 약 20~30 마이크론 이하의 갭 생성을 허용한다.
상기 실시예의 양호한 예들은, 본 발명이 한 번의 절단으로 형성된 갭이 있는 다이 부착면에서 안테나와 전기적 접속을 요구하는 두 개의 도전성 패드가 있는 칩(예를 들어, 트렌스폰더)과의 관련을 논의하고 있다. 그러나, 본 발명은 그러한 범위로 한정되는 것이 아니며, 양호한 실시예는 다른 타입의 칩(예를 들어, 다중-패드 칩)에도 물론 적용될 수 있음을 이해해야 할 것이다. 물론, 다중-패드 칩도 많은 절단이 요구되며, 이것은 쉽게 제공되는 것으로, 특히, 원하는 미리 구상된 패턴에서 도전성 기판 또는 캐리어를 절단할 수 있는 레이저 커터를 사용한다.
절단, 특히 레이저 절단에서의 폭은 인가된 에너지의 양 및 패턴에 크게 좌우된다. 상기 폭은 또한 도전성 기판의 두께에도 좌우되는데, 기판이 두꺼울수록 깨끗한 좁은 절단이 어려워진다. 펄스 제어 레이저 커팅을 사용하면, 펨토 초(femto second) 해상도가 가능하다. 마이크로머시닝에서는, 수압 톱(water saw)이 자국을 없애는 다른 양호한 접근이다. 어느 절단이냐에 상관없이, 양호한 절단 폭 은 약 5㎛ 또는 그 이하이다.
물렁한 불안정한 접착을 피하기 위해서, 양호한 실시예의 본딩 머신은 칩을 기판에 용접한다. 양호한 접착은 땝납 용접으로 되며, 산성 플럭스(acid flux)인 경우라도, 플럭스를 사용하는 것이 좋다. 여기에서는 정확한 정밀도는 요구되지 않는다. 플럭스를 각각의 땜납 용접을 위한 접착 영역에 뿌리기만 하면 된다. 플럭스는 칩의 땜납 범프(예를 들어, 플립, 칩, 제어된 칩 함몰)가 넘어가지 않는 미리 정해진 경계를 형성한다. 땜납 범프가 플럭스에 부착되고 웹 방향을 따라 금속쪽으로 방향을 향한다.
예를 들어, 교반기와 같은 정열 튜브에서부터 웹이 진행하는 접착 영역에서의 끈적이는 플럭스까지 칩(예를 들어, 트렌스폰더)을 이송시키는 다양한 방법들이 있다. 칩을 내려놓는 또는 제자리에 위치시키기 위한 한가지 방법은, 칩을 놓이는 곳에 기울이고 이동중인 플럭스에 접촉하게 해서 칩의 선단(leading end)이 붙도록 하고 동시에 플럭스에 의해 꺼집어 내는 것이다. 다른 방법은, 칩을 공기 압력으로 플럭스로 쏘는 것이다. 양호한 방법은, 진공 헤드의 회전 바퀴를 가지고, 정열된 칩을 부착시키는 것이다. 예를 들어, 도 3에 도시된 바와 같이, 각각의 헤드는 바퀴의 회전 상부에서 정열 튜브로부터 칩을 빨아들여 이를 그 회전 바닥의 접착면상에 불어넣는다. 칩을 플럭스에 위쪽으로 위치시키는 또는 내려놓는 것이 양호하며, 그럼으로써, 칩의 땜납 범프가 접착면에서의 접속을 위한 도전성 재료(예를 들어, 금속 스트립)로 정확히 눌리게 된다.
특정 이론으로 제한되지 않는 한, 웹을 천천히 아래로 이동시켜 칩을 위치시 키지 않고도 칩 배치가 이루어질 수 있다. 웹은 계속 회전하고, 본딩 머신은 칩을 이동하는 웹상에 원하는 위치로 놓는데, 예를 들어, 어느 때고 가용 칩 플럭스 스폿이 보일 수 있다. 따라서, 부드러운 기판상에 칩 접착을 위한 이러한 방법은 표준 IC 공정에서 사용되는 어느 것보다도 더욱 기계적인 조립 공정이다.
다음으로, 양호한 실시예에서, 사진을 찍어 칩이 내려앉은 곳을 결정한다. 사진을 통해, 본딩 머신은 그 칩을 위한 접착면을 만들기 위해 금속 스트립을 절단해야 할지 말지를 계산할 수 있다. 즉, 이 사진 정보는 칩이 놓인 후에 절단이 이루어지는 장소를 결정하는데 사용될 수 있다. 아래에 좀 더 자세히 설명하겠지만, 상기 사진 정보는 칩을 도전성 재료에 부착하기 전에 접착면에서 상기 도전성 재료(예를 들어, 금속 스트립)을 절단하는데 사용될 수도 있다.
본 명세서에서 설명된 양호한 방법은 칩이 놓이는 또는 놓이도록 예상된 바로 그곳에서 안테나의 도전성 갭을 생성한다. 가장 양호한 실시예는 이 접착면이 되는 곳의 정보를 취득하고, 이 정보를 이용하여 칩이 접착면상에 놓이지 않는 접착면을 절단하는 것이다. 다시 말하면, 배치된 칩의 광학적 또는 정열 피드백을 사용하여 뒤이어 오는 미리 접착된 칩(예를 들어, 다음 칩)이 아직 제 위치에 있기 전에 접착면을 결정하고 절단하는 것이다.
양호한 실시예에서는 사진 피드백을 사용하는데, 이는 칩의 디멘죤이 바뀌지 않는 동안, 기판은 특히 부드러운 기판을 바꾸기 때문이다. 어느 한 장소(예를 들어, 푸에르토리코)에서 제조되고 다른 장소(예를 들어, 스웨덴)에서 접착된, 태그 롤 상에서, 그 롤의 한 단부에서 다른 단부까지 사전에 절단된 접착면의 위치 차이 는, 칩에 대해 무리없이 허용가능한 것보다도 더 크다. 웹과 롤은 펼쳐지고; 머신은 흔들리고; 성분들은 가열되고 팽창한다. 따라서, 태그를 본딩 머신에 가져가면, 본딩 머신은 접착면이 될 곳을 알지 못하며 정확히 예상하지 못한다. 그러나, 본딩 머신이 마지막 접착면이 되었어야 할 곳을 안다면, 현재 또는 다음 접착면이 놓이는 곳에 대한 연속 에러는 없다. 다시 말해서, 이전 칩의 위치에 기초하여 다음 또는 연속하는 칩을 위치시키는 데에 어떠한 에러도 없다.
사실, 한 줄에서 하나, 둘, 셋, 또는 심지어 열 개의 접착면간의 차이는 작으며(예를 들어, 거의 제로, 거의 제 위치와 일치) 칩의 접촉 패드간의 허용 가능한 에러 범위(예를 들어, 10 내지 30㎛) 내만큼 상당하다. 그래서, 본딩 머신이 이전 칩의 사진판독 위치에 기초하여 칩을 위치시키도록 할 필요가 없다. 본딩 머신은 그 사진을 처리하는데에 시간을 더 사용하고, 상기 사진판독된 칩에서 제거된 여러 칩 및 이어지는 칩을 놓기 위해 상기 놓여진 칩의 사진을 사용한다. 절단 장치는 단지 상기 사진 단계 이전에 휠씬 긴 절단을 한다. 그러나, 예를 들면, 50 태그 이후에 약간의 에러가 생기면, 상기 절단 장치는, 분명한 접촉 패드의 예상 지점 사이에 올바른 절단을 하지 못하게 될 수도 있다. 롤 상의 수백만 태그에서는, 한 번의 절단 위치가 그 칩 모두를 위해 정확한 것인지를 알 수는 없다.
따라서, 본 발명의 가장 양호한 실시예에서는 정열 피드백을 사용한다. 본원 발명자들은 정열 피드백을 사용하는 양호한 방법은 내려 놓아진 칩을 위치시켜 연속하는 칩이 위치하기 전에 그 연속 칩을 위하여 절단을 하는 것임을 발견하였다. 본 발명은 사진 피드백을 사용하는 배치 머신(placement machine)으로 한정되 는 것은 아니다. 사실, 아래에 후술하겠거니와, 정열은 사진 이외의 방법으로도 수행될 수 있다. 예를 들어, 칩의 배치 및 다이 부착 영역의 절단은 플럭스의 배치에 기초하여 정렬될 수 있다.
칩을 각자의 접착면에 내려놓은 다음, 금속 기판과 용접시킨다. 땜납 용접이 적절한데, 이는 부식되지 않고, 기계적 강도를 제공하며, 보다 우수한 도전성을 위한 금속 접착을 형성한다. 즉, 좀 더 가까운 용접은 보다 우수한 품질 및 보다 안정적인 도전성 접착을 제공한다. 양호한 납땜 기술은 제어 칩 함몰(controlled chip collapse)로 알려진 플립-칩(flip-chip) 용접 타입이다.
양호한 실시예에서, 땜납은 플럭스상에 놓이는 칩상의 범프로서 존재한다. 열이 상기 땜납에 가해지지만, 너무 과열시키지는 않는다. 양호한 열량은 플럭스의 표면 및 상기 플럭스에 인접한 기판을 뜨겁게 하고, 그 땜납을 녹이면 충분하지만, 기판을 태우거나 변형시켜서는 않된다. 기판은 부드러우며, 만약 본딩 머신이 에칭된 태그로 접착을 할 때 과열을 피할 수 있다면, 플라스틱 층도 가능하다. 땜납 용접을 위해서는 플래쉬 퓨징(flash fusing)(예를 들어, 크세논 전구 사용)이 양호하다. 크세논 튜브 플래쉬 퓨징은 현재, 예를 들어, 레이저 프린터에서 사용되고 있다.
수 많은 가능한 접착 방법들이 있으며 본 발명은 특정 방법으로 제한되지 않는다는 것을 이해해야 할 것이다. 예를 들어, 제어 칩 함몰에 대한 대안적인 접착 방법으로 이방성 도전성 접착제를 사용하는 것이 있다.
접착면 정보를 위한 양호한 실시예가 도 1 내지 도 3에 설명되어 있다. 도 1은 시간 경과에 따른 칩 위치 표를 보여주고 있으며, 도 2는 컷-온-플라이 장치(10)의 대표적 구조를 보여주고 있다. 도 2를 통해 분명히 볼 수 있는 바와 같이, 기판(12)은 본딩 머신(14) 아래쪽에서 커팅 스테이션(16)에서 배치 스테이션(18)을 지나 포토 스테이션(20)까지 이동한다. 이 예에서, 커팅 스테이션(16)은 추정된 다이 부착 영역(28)에서 금속의 도전층(22) 및 플럭스(24)를 절단한다. 배치 스테이션(18)은 접착면(30)에서 기판(12)위에 칩(26)을 올려놓는데, 상기 접착면에는 이후 자세히 설명하겠지만, 각각의 시간 주기에서 도전층(22)을 포함하고 있다. 포토 스테이션(20)은 칩(26)의 위치를 측정하여 절단할 연속되는 다이 부착 영역(32)의 위치를 결정한다. 특정 이론으로 제한되는 것은 아니지만, 포토 스테이션(20)은 각각의 칩 위치를 결정하기 위해 통과하는 개개의 칩(26)의 에지(예를 들어, 전면 에지, 후면 에지)를 바라보는 플레쉬 비젼 시스템(flash vision system)인 것이 양호하다.
도 1 및 도 2를 참고하면, 기판이 계속 진행방향(34)을 따라 아래로 이동함에 따라, '시간 1'에서, '칩 1'은 기판(12)의 도전층(22)상의 접착면(30)에 놓인다. '시간 1'에 연속되는 '시간 2'에서, '칩 1'은 칩 위치 측정이 이루어지는 포토 스테이션(20) 쪽으로 이동하며, '칩 2'는 다음 다이 부착 영역에서 기판(12)의 도전층(22)상의 접착면(30)에 놓이게 된다. '칩 1'의 측정에 기초해서, 시스템(예를 들어, 본딩 머신(14))은 연속적으로 놓이는 칩이 기판(12)상의 어디에 놓여야 하는지를 적절히 결정한다. 당업자라면 충분히 이해할 수 있는 바와 같이, 연속으로 놓이는 칩(26)의 위치는 기판(12) 상의 '칩 1'의 위치 및 연속하는 칩 배치 위 치간의 거리를 아는 것으로부터 결정될 수 있다. 연속하는 칩 배치 위치간의 거리는 칩 배치 및 진행방향(34)을 따라 이동하는 비-정지 및 비-왕복 기판(12)의 속도 간의 시간의 델타 함수로서 이해된다. 도전층(22)을 통한 각각의 절단 위치는 각각의 내려놓아진 칩의 도전성 접촉 지점이 위치하게 될 예상 지점, 즉 예상된 다이 부착 영역(28) 사이이고, 마이크론 단위(예를 들어, 10㎛ 이하 내지 약 100㎛, 가장 양호하게는 약 10㎛ 및 20㎛ 사이)로 떨어져 있게 되는 접촉 지점간의 거의 중간지점이 된다. 따라서, 칩(26)의 디멘죤 및 그것의 접촉 지점은 연속적으로 위치되는 칩을 위한 절단 위치를 결정하는 것을 아는 것으로도 알 수 있다.
그러므로, '칩 1' 위치를 측정하는 것에 기초하여, 본딩 머신(14)은 연속하는 칩이 위치해야 할 장소를 결정하고 '시간 3'에서 예상된 다이 부착 영역(28)에서 도전층(22)을 절단하여 갭(36) 및 이어서 놓일 칩을 위한 안테나를 형성한다. 기판(12)이 이동하고 있기 때문에, '시간 2'에 뒤따라오는 '시간 3'에서, '칩 1'은 포토 스테이션(20)을 벗어나게 되고, '칩 2'가 포토 스테이션에 있게 되며, 새로운 칩인 '칩 3'은 배치 스테이션(18)에 의해 접착면(30)에서 기판(12)상에 놓이게 된다. 본 발명의 다른 양호한 실시예를 참고하여 아래에 상세히 설명하겠지만, 본딩 머신(14)의 다른 위치에서 칩(26) 아래의 도전층(26)을 절단하기 위해 커터를 사용할 수도 있음에 주목할 필요가 있다. 그러나, 대부분의 양호한 실시예에서는, 도전층(22)은 칩(26)이 놓이기 전에 절단되며, 이는 도전층의 절단에 의해 발생되는 손상이 칩에 없도록 하기 위함인데, 그 이유는, 칩이 위치해 있지 않으면 커팅 스테이션(16)에 의해 손상되는 위험이 없기 때문이다.
도 1을 계속 참고하면, 기판(12)은 진행방향(34)을 따라 라인 아래로 계속 이동하며, '시간 3'에 연속되는 '시간 4'에서, '칩 3'은 포토 스테이션(20)에 있게 되는데, 원한다면, 이 칩을 측정하여, 상기 설명한 바와 같이, 연속적으로 놓이는 칩을 위한 예상 다이 부착 영역(28)을 결정한다. '시간 4'에서, 배치 스테이션(18)은 커팅 스테이션(16)에서 그 앞서 있었던 도정층(예를 들어, 금속 및 플럭스층)의 갭(36)에 걸쳐 기판(12)상의 접착면(30)에 '칩 4'를 내려놓는다. 이 '시간 4'에서, 커팅 스테이션(16)은 도전층(22)을 잘라 다른 연속하여 놓이는 칩(예를 들어, '칩 5')을 위한 갭(36)을 형성한다.
도 2는 '시간 4'에서 본딩 머신(14) 아래의 칩(26) 및 기판(12)을 보여주는 예시적 설명도이다. 포토 스테이션(20)이 배치 스테이션(18) 근방에 있는 것으로 도시되어 있으나, 포토 스테이션은 연속하는 절단 위치 결정을 위해서 정확한 측정 칩 위치를 원한다면, 해당 라인을 따라 다른 위치에 있을 수도 있다. 예를 들어, 포토 스테이션(20)의 위치는 칩 배치를 위한 연속하는 다이 부착 영역을 측정하고 예상하는데 드는 시간의 양에 따라 달라진다. 따라서, 배치 스테이션(18)이 라인 아래로 이동한 후 포토 스테이션(20)이 어느 곳에 위치하는지는, 포토(또는 측정) 스테이션이 내려놓아진 칩(26)의 위치를 측정할 수만 있다면 본 발명의 범위에 속하는 것이다. 비슷한 의미로서, 커팅 스테이션(16)이 배치 스테이션(18) 및 접착면(30) 근방의 다이 부착 영역(28) 위에 있는 것으로 도시되어 있으마, 커팅 스테이션은, 각각의 배치 간격이 이어지는 다이 부착 영역간의 거리(예를 들어, 연속되는 칩 배치)에 의해 표현되는, 하나의 배치 간격 이상으로 배치 스테이션과 떨어져 있을 수도 있음을 이해해야 할 것이다.
도 2에 도시된 바와 같이, 제1 칩(26)(예를 들어, '칩 2')은 포토 스테이션(20)을 벗어나 위치해 있고, 제2 칩(26)(예를 들어, '칩 3'')은 포토 스테이션 아래에 위치해 있으며, 제3 칩(26)(예를 들어, '칩 4')은 커팅 스테이션(16)에 의해 이전에 만들어진 도전층(22) 내의 갭(36)상의 접착면에 배치 스테이션(18) 아래에 잇는 것으로 도시되어 있다. 도전층(22)내의 다른 갭(36)이 다음 칩(예를 들어, '칩 5')을 위한 예상된 다이 부착 영역(28)에서 커팅 스테이션(16) 아래에 도시되어 있다. 이 방법에 있어서, 첫번째 세 개의 칩(26)들은 트렌스폰더로 사용될 수 없는데, 그 이유는 칩 아래의 도전층(22)이 쇼트를 제거하기 위해 그리고 안테나를 형성하기 위해 절단되지 않았기 때문이다. 그러나, 라인에서의 세 개 칩(36)의 손실이라는 것은, 절차가 시작되고 나서 안전하며 안정적으로 이루어지는 연속적으로 놓이는 수백 수천개의 칩을 위해서는 엄청난 희생이다.
도 3은 웹이 지나감에 따라 끈끈한 플럭스(24)로 칩(26)을 내려놓는 양호한 방법을 설명하고 있다. 도 3은 배치 스테이션(18)에 진공 헤드(42)가 있는 회전 바퀴(40)를 보여주고 있다. 각각의 헤드(42)는 바퀴가 회전하는 상부에서 정열된 칩 튜브(44)로부터 칩(26)을 빨아들이고 그 칩을 회전하는 바닥쪽의 접착면(30)상에 불어넣는다. 양호하게는, 플럭스(24)에 위쪽으로 놓인 칩(26)을 가지고, 칩의 땜납 범프(46)는 도전성 접속을 위해 도전층(22)에 직접 놓인다. 그 접착면(30)상에 놓인 각각의 칩(26)은 기판(12)에서 포토 스테이션(20)까지, 그리고, 예를 들면, 상기 설명한 바와 같이, 접착제를 납땜질하는 용접 스테이션까지 계속된다.
접착면 정보를 위한 제2의 양호한 실시예의 첫번째 예가 도 4 및 도 5에 설명되어 있다. 본 예에서는, 각각의 칩의 접착면에서 금속 기판을 잘라 기판상의 각각의 개별 칩의 배치와 동시에 도전선 갭을 형성한다. 도 4는 시간에 따른 칩 위치 표를 보여주고 있다. 도 5를 통해 분명히 알 수 있는 바와 같이, 기판(12)은 진행 방향(34)으로 본딩 머신(14) 아래에서 계속 이동한다. 본딩 머신(50)은 도 2에 도시된 본딩 머신(14)과 유사하며, 두 개의 본딩 머신 모두 커칭 스테이션(16), 배치 스테이션(18) 및 포토 스테이션(20)을 포함하고 있다. 그러나, 커팅 스테이션(16)이 도전층(22)의 위쪽이 아니라 기판(12)의 아래쪽 즉, 칩 배치면과 반대쪽에 있는데, 기판(12) 및 그 도전층(22)을 자르기 위한 위치이다. 또한, 포토 스테이션(20)은, 아래 상세히 설명하겠지만, 본딩 머신(50)의 동작에 중요하지는 않다.
본 예에서는, 커팅 스테이션(16)은, 배치 스테이션(18)이 각각의 칩(26)을 접착면(30)에 놓는 것과 충분히 동시에 금속층(22)을 포함하는 기판(12)를 절단하도록 설계되었다. 본딩 머신(50)이 언제 어디서 배치 스테이션(18)이 칩(26)을 놓을지를 알기 때문에, 본딩 머신은 커팅 스테이션(16)을 배치 스테이션과 마주보게 정열시켜 각각의 칩 배치 위치 및 시간에서 기판(12) 및 도전층(22)을 절단한다. 다시 말하면, 양호한 실시예의 본 예에서는, 각각의 개별 칩(26)이 기판(12)상에 놓이고 기판(12)이 동시에 잘린다. 칩은 잘리는 동안 접착면(30)에 있기 때문에, 커팅 스테이션(16)이 각자 놓인 칩(26)의 동작 또는 기능에는 영향을 미치지 않고 기판을 자르기에 충분한 커팅 부재(예를 들어, 레이저, 블레이드, 물)를 가지고 기판(12)을 자른다는 것을 이해할 수 있을 것이다.
포토 스테이션(20)은 칩이 놓이고 잘린 후, 칩이 적절히 놓였는지 검사를 하면서 각각의 칩(26)의 위치를 측정한다. 그렇게 하면서, 포토 스테이션(20)은 본딩 머신(50)을 위한 사진 피드백을 제공하여 배치 스테이션(18)과 커팅 스테이션(16) 간의 정열을 보장한다. 만약, 측정된 칩이 각자의 갭과 정열되지 않았다면(예를 들어, 갭(36)이 칩의 접촉 지점 사이에 있지 않음), 본딩 머신(50)은 당업자에게 알려진 방법으로 각각의 칩(26)의 배치로 기판(12)의 동시 절단을 위해 스테이션의 재정열을 위해 필요한 만큼 커팅 스테이션(16) 또는 배치 스테이션(18)을 조정할 수 있다.
앞서 언급한 바와 같이, 도 4는 양호한 실시예의 본 예에 따라 시간 순서로 칩 위치의 표를 보여주고 있다. 도 4 및 도 5를 참고하면, '시간 1'에서, '칩 1'은 기판이 라인 아래로 연속으로 이동함에 따라 기판(12)의 도전층(22)상의 진행방향(34)을 따라 접착면(30)에 놓여있다. 이 '시간 1'에서, 도전층(22)을 포함하는 기판(12)을 접착면(30), 양호하게는 칩의 접촉 지점(예를 들어, 땜납 범프(46))에서 칩(26)의 아래에서 잘라 칩을 위한 안테나를 형성한다. '시간 1'에 이어지는 '시간 2'에서, '칩 1'은 칩의 배치가 이루어지는 포토 스테이션(20)으로 이동하며, '칩 2'가 도전층(22)상의 접착면(30)에 놓이며, 도전층 및 기판(12)이 '칩 2' 아래에서 잘린다. '칩 1'의 측정에 기초하여, 본딩 머신(50)은 '칩 1'이 적절한 위치에 놓였는지 및 놓인 곳 및 잘린 곳 사이에 더 다른 조정이 필요한지를 결정할 수 있다. 도전층(22) 및 기판(12)을 통해 커팅 스테이션(16)에 의해 잘린 각각의 위치는, 배치 스테이션(18)이 각각의 칩(26)을 놓는 알려진 위치, 및 각각의 칩의 접 촉 지점간의 적절한 중간쯤의 위치이다. 칩(26) 및 그것의 접촉 지점의 디멘죤은 각각의 칩의 절단 위치, 즉, 도전성 갭(36)이 형성되어야 할 위치를 결정하는 것에 의해 알게 된다.
각각의 도전선 갭(36)이 모든 예에서 기판(12)에 거의 수직인 것으로 도면에 도시되어 있으나, 갭은 특정한 모양 또는 각도로 한정되는 것은 아니다. 갭(36)의 중요한 특징은 접촉 지점(예를 들어, 땜납 범프(46)) 사이에서 도전성 기판(22)내에 도전성 갭을 형성한다는 것이다. 사실, 기판(12)이 라인을 아래로 이동하는 속도 및 커팅 스테이션이 갭을 형성하는(예를 들어, 레이저, 블레이드, 물) 속도에 따라서, 태그의 측단면도는 갭이 기판에 수직이 아닌 것으로 보일 수도 있으며, 이는 당업자라면 쉽게 이해할 수 있는 것이다.
도 4 및 도 5를 계속 참고하면, '시간 2' 다음에 오는 '시간 3'에서, '칩 2'는 포토 스테이션(20)으로 이동하고, '칩 3'은 커팅 스테이션(16)에 의해 기판(12)에 도전성 갭(30)이 형성되는 지점인 접착면(30)에 놓인다. 이후 '시간 4'에서, '칩 3'는 포토 스테이션(20)까지 이동하고 '칩 4'는 커팅 스테이션(16)에 의해 '칩 4' 아래에 갭(36)이 기판에 형성되는 동안 배치 스테이션(18)에 의해 접착면(30)에 놓인다. 도 5에 도시된 양호한 실시예의 이 예에서, 포토 스테이션(20)은 배치 스테이션(18)으로부터 라인에 인접한 그리고 아래쪽에 도시되어 있다. 도 5의 포토 스테이션(20)의 위치는, 예를 들어 배치 스테이션(18) 다음 라인의 아래에 있으나, 배치 스테이션(18)과 커팅 스테이션(16)이 칩(26)을 부착하고 갭(36)을 필요에 따라 형성하는 것을 보장하기 위한 검사로서 포토 스테이션(20)이 사진 피드백을 제 공하는 한, 상기 배치 스테이션에 가깝게 있는 것으로 제한되지는 않는다. 따라서, 포토(또는 측정) 스테이션이 내려놓아진 칩의 정열을 측정할 수 있는 한, 배치 스테이션(18) 이후의 어느 것에 포토 스테이션(20)이 있더라도 이는 본 발명의 범위에 있는 것이다. 또한, 포토 스테이션(20)은 도면의 평면도에서부터 측면도 또는 사시도까지의 각도 오프셋에 의한 정열을 측정하기 위해 구성될 수도 있는 것이고, 이는 본 발명의 범위에 속하는 것이며 당업자라면 쉽게 이해할 수 있는 것이다.
접착면 정보를 위한 양호한 실시예의 다른 예가 도 6 및 도 7에 도시되어 있다. 도 6은 도 1 및 도 4에 도시된 표와 유사한 시간 순서에 따른 칩 위치 표를 보여주고 있다. 도 7은 배치/커팅 절차의 대표적 구조를 보여주고 있으며, 도 2 및 도 5에 도시된 대표도와 유사하다. 이 예에서, 도 7을 통해 분명히 알 수 있는 바와 같이, 기판(12)은 본딩 머신(60)을 따라 배치 스테이션(18)의 아래에서부터 커팅 스테이션(16)의 위 및 포토 스테이션(20)의 아래로 이동한다. 본딩 머신(60)은 도 2에 도시한 본딩 머신(14) 및 도 5에 도시한 본딩 머신(50)과 유사하다. 그러나, 적어도 배치 스테이션(18) 및 커팅 스테이션(16)의 상대적 위치는 다르다.
양호한 실시예의 한 예에서, 칩(26)은 커팅 스테이션(16)이 각자의 칩(26) 하부의 갭(36)을 자르기 전에 연속하여 이동중인 기판(12)의 도전층(22)상에 놓인다. 다시 말하면, 배치 스테이션(18)은 칩(26)을 접착면(30)에서 도전층(22)상에 놓는다. 본딩 머신(60)이, 배치 스테이션(18)을 통해, 칩(26)을 기판(12)상에 놓기 때문에, 본딩 머신은 각각의 놓여진 칩의 위치를 알고 기록할 수 있으며, 따라 서, 머신의 방향(34)으로 기판이 움직임에 따른 칩의 위치를 결정할 수 있다. 선택적으로, 놓여진 칩의 위치는 각가의 칩이 놓여지는 플럭스(24)의 미리 기록된 위치에 따라 기록될 수 있다.
커팅 스테이션(16)은 놓여진 칩(26)의 알려진 위치 및 라인에서 기판(12)의 속도에 기초하여 배치 스테이션(18)에 의한 칩의 배치가 있고 나서 각각의 칩(26) 아래에 갭(36)을 형성한다. 포토 스테이션(20)은 도 5를 참고로 설명한 포토 스테이션과 거의 흡사하며, 만약 각각의 칩의 접촉 지점(예를 들어, 땜납 범프(46)) 내부에 대응하는 갭(36)의 위치를 유지할 필요가 있다면, 장래의 조정을 위해 칩 배치를 위한 사진 피드백을 제공한다.
도 6 및 도 7을 참고하면, '시간 1'에서, '칩 1'은 기판이 진행방향(34)을 따라 연속하여 아래로 이동함에 따라 기판(12)의 도전층(22)상의 접착면(30)에 놓여 있다. '시간 1'에 이어지는 '시간 2'에서, '칩 1'은 커팅 스테이션이 도전층(22)을 잘라 갭(36)을 형성하고 칩을 위한 안테나를 생성하는 곳인 커팅 스테이션(16)상으로 이동한다. 또한, '시간 2'에서, '칩 2'는 다음 다이 부착 영역에서 도전층(22)상의 접착면(30)에 놓인다. 본 명세서에 상술한 바와 같이, 커팅 스테이션(16)은 레이저 커터 등을 가지고 도전층(22) 및 기판(12)을 자르는데, 본원 발명이 이러한 절단 형태로 제한되는 것은 아니며, 다른 방법, 예를 들면, 블레이드 또는 물 제트(water jet)를 이용한 키스 컷(kiss cut)이 사용될 수도 있다.
도 6 및 도 7을 계속 참고하면, '시간 2'에 이어지는 '시간 3'에서, '칩 3'은 기판이 자신의 비-정지, 비-왕복, 연속 이동으로 진행함에 따라 기판(12)의 도 전층(22)상의 접착면(30)에 놓인다. '칩 2'는 커팅 스테이션(16)으로 이동하는데, 이곳에서 '칩 2' 아래에 있는 기판(12) 및 그 도전층(22)이 잘려서 '칩 2'아래에 갭(36)이 형성된다. 양호한 실시예의 한 예에서, 계속 또는 '시간 3' 근방에서, '칩 1'은, 피드백 목적 (예를 들어, 칩 정열, 정열 절단)으로 칩 위치 측정이 이루어지는 곳인 포토 스테이션(20)까지 이동한다.
기판(12)은 진행방향(34)을 따라 라인 아래로 계속 움직이며, 도 6 및 도 7에 도시된 바와 같이, '시간 4'에서, '칩 4'는 배치 스테이션(18)에 의해 기판상에 놓이며, '칩 3'은 커팅 스테이션(16) 위까지 이동하는데, 여기서 '칩 3'의 접촉 지점 사이의 기판 및 도전층(22)내의 갭(36)을 잘라 안테나를 형성한다; 그리고 '칩 2'는 포토 스테이션(20)까지 이동하며, 원하는 경우, 칩을 측정하여 앞으로의 칩을 위치시키고 절단하기 위한 칩 및/또는 절단 정렬을 결정한다. '시간 4'에서 계속, '칩 1'은 이동하여 포토 스테이션(20)을 벗어나는데, 만약 필요하다면, 칩을 금속 기판(22)과의 용접을 위해 용접 스테이션까지 향하게 한다.
당 기술분야에서 널리 알려져 있는 용접 스테이션은 일반적으로 다이 부착 과정의 일부이긴 하지만, 양호한 실시예 모두에서는 용접 스테이션은 본딩 머신의 일부 또는 본 발명의 범위 내에서 원하는 경우 본딩 머신과는 분리된 부분이다. 용접 스테이션을 통과한 다음, 칩 및 안테나가 포함된 용접된 태그는 당업자에게 널리 알려진 방법으로 기판에서 제거된다. 기판에서 용접 스테이션과 태그를 제거하는 것 역시 본 명세서에 서술된 양호한 실시예의 다른 예에서 일반적으로 실시될 수 있는 것이다. 개시된 예들에서는 칩의 한 개 라인을 서술하였으나, 이 과정은, 기판상에 차례로 놓여있고 부착된 다수개의 칩의 배치에 충분한 폭을 갖는 기판 밴드상에 놓여 있는 다수개의 칩 열에도 적용될 수 있다. 이러한 방법으로, 한번에 칩 한개 열, 한개의 칩만을 부착시키는 본딩 머신 보다 더 많은 칩이 처리될 수 있다. 따라서, 양호한 실시예의 본딩 머신은 방향을 맞추고, 제자리에 놓고, 자르고 그리고 다수개의 칩 열을 기판에 보다 나은 출력을 위해 부착시키기에 적합하다.
양호한 실시예에서, 칩은 기판(12)의 도전층(22)에 부착된다. 양호하게는, 기판(12)에는 도전층(22)과 비도전층(38)이 포함되는데, 이들 사이에는 접착제가 있어서 상기 도전층 및 비도전층이 접착된다. 또한, 정렬 피드백을 제공하는 포토 스테이션은, 만약 칩이 적절히 정열되는지를 결정하기 위해 기판 위를 지나가는 칩의 전면 에지, 배면 에지, 및/또는 측면 에지를 바라보는 플래쉬 비젼 시스템인 것이 적절하다.
양호하게는, 양호한 실시예의 커팅 스테이션(18)은 웹의 이동 속도에 비례하는 각도로 도전층 및 기판을 잘라내어 변환된 갭이, 사용된 웹 및 커팅 시스템의속도로 인해 허용될 수 있는 부착된 칩에 거의 수직한 면을 가지는 사다리꼴이 되게 한다. 커팅 스테이션에 있어서, 기계적 커터에 대한 레이저의 장점 하나로는 레이저는 다듬는 행위를 사용하지 않는다는 것이다. 대신, 갭 내의 금속을 융제(ablate) 시킨다. 따라서, 레이저 절단은 쇼트가 일어날 일이 없으며 태그에 스트레스 및 구조적 문제를 일으키지 않는다. 특정한 이론으로 제한되는 것은 아니지만, 양호한 레이저 타입은, 기판의 도전층 및 비도전층을 접착시키는 접착제 타입(예를 들어, 구리, 도전성 페이스트)에 상관 없이, 기판 및 도전층(예를 들어, 금 속, 알루미늄) 내에 갭을 생성하기에 적합한 레이저 또는 커팅 시스템이다. 이러한 레이저에는 야그 레이저, 아편 레이저, 3 전극 레이저 등이 있으며, 이것으로 제한되는 것은 아니다.
플럭스는 도전층상에서 스트라이프(stripe)로 프린트될 수 있는 젖은 표면 처럼 작동하는 산성이다. 양호한 실시예에 따르면, 칩은 플럭스상에 놓이며, 열을 가하여, 땜납 볼 또는 범프가 약간 녹고, 플럭스가 흐르며, 칩은 플럭스를 향하게 된다. 그러므로, 플럭스의 프린팅은 내려놓아진 칩이 머신 방향으로 등록될 수 있게 해 주며, 이는 플럭스가 미리 정해진 범위를 가지고 설정되는 것 및 땜납 범프를 통해 칩을 전기적 및 기계적 접합 모두를 생성하면서 이루어진다. 제어 칩 함몰이 칩을 기판에 부착시키는데 양호한 한 방법이긴 하지만, 다른 방법으로, 기판상에 플럭스 대신 및 칩 상의 땜납 또는 주석 리드 볼 대신에, 표준 플립 칩 처리가 칩의 접촉 패드에서부터 도전성 범프(예를 들어, 팔라듐)를 도전층상에 놓인 에소트로픽 접착제와 부착시키는 표준 플립 칩, 및 칩과 기판 사이에 동일하거나 유사한 등록 및 배향이 일어나는 방법도 있을 수 있음은 당업자라면 이해할 것이다. 플럭스와 같이, 에소트로픽 접착제는 본 발명의 범위 내에 속한 사전-인쇄(pre-printed) 접착제일 수 있다.
접착 면 정보를 위한 양호한 실시예의 더 다른 예가 도 8 및 도 9에 예시되어 있다. 도 8 및 도 9에 도시된 접착 면 정보를 위한 예시적인 방법은 앞서 설명한 접착 면 정보, 특히, 도 6 및 도 7에 설명된 접착 면 정보와 유사하다. 즉, 도 8 및 도 9에 도시된 접착 면 정보 장치 및 방법 및 도 6 및 도 7에 도시된 것 모두 는 배치-후-절단 방법인 반면에, 도 1 내지 도 3에 예시된 접착 면 정보 방법은 배치-전-절단 방법이며, 도 4 및 도 5에 설명된 접착 면 정보는 배치-및-절단 방법이다. 도 8 및 도 9에 설명된 접착 면 정보는 도 8 및 도 9에서 나중의 예에 놓인 칩이 커팅 스테이션(16)에 의해 갭 정보 앞에서 포토 스테이션(20)에 의해 츠겆ㅇ된다는 점에서 도 6 및 도 7에 도시된 방법과는 다르다.
도 9를 통해 분명히 볼 수 있듯이, 기판(12)은 본딩 머신(70)을 따라 배치 스테이션(18)에서부터 포토 스테이션(20)까지 이동한 다음 커팅 스테이션(16)까지 이동한다. 배치 스테이션(18)은 각각의 칩(26)을 개개 칩의 각자의 접착면(30)에서 기판(12)의 도전층(22)상에 놓으며, 각각의 시간 주기 동안 칩 배열이 이루어진다. 포토 스테이션(20)은 각각의 칩(26)이 각자의 접착면에 놓였는지를 확인 또는 결정하기 위한 검사를 하면서 놓여진 칩의 위치를 측정하는 플레쉬 비젼 시스템(flash vision system)인 것이 양호하다. 포토 스테이션(20)에 의한 각 칩의 측정된 위치에 따라서, 본딩 머신(70)은 커팅 스테이션(16)을 조정하여 측정된 칩 또는 이어서 놓인 칩을 위한 갭(36)을 정확히 자른다. 선택적인 방법으로서, 본딩 머신(70)은 배치 스테이션(18)을 조정하여 커팅 스테이션(16)을 가지고 칩을 좀 더 좋게 배열 및 등록시킬 수 있다. 커팅 머신(16)은 기판(12)를 자르며, 특히, 다이 부착 영역(28)에서 칩의 접촉 지점(예를 들어, 도 3의 땜납 범프(46)) 사이의 각각의 칩 아래의 도전층(22)을 자른다. 커팅 스테이션(16)은 갭(36z의 정보 동안 도전층(22)과 각각의 칩(26) 사이에 존재하는 도전성 접착제 또는 어느 플럭스(24)도 잘라 상기 갭을 가로지르는 안테나에 쇼트가 없도록 한다. 이것은 본 명세서에서 설명한 본 발명의 다른 실시예에서도 물론 이해되는 것이다.
도 8 및 도 9를 참고하면, '시간 1'에서, '칩 1'은 기판이 처리 방향(34)을 따라 라인의 아래로 계속 이동함에 따라 기판(12)의 도전층(22)상의 접촉면에 놓인다. 이어지는 '시간 2'에서, '칩 1'은 포토 스테이션(20)까지 이동하며, 여기서 칩 측정이 이루어지며(칩 전면 에지를 검사하는 것이 양호함), '칩 2'는 다음 다이 부착 영역(28)에서 도전층(22)상의 각자의 접착면(30)에 놓인다. '시간 2'에 이어지는 '시간 3'에서, '칩 1'은 커팅 스테이션(16)상으로 이동하며, 커팅 스테이션(16)은 칩 아래의 도전층(22)을 잘라 갭(36)을 만든다. 또한, '시간 3'에서는, '칩 2'가 칩의 위치 측정이 이루어질 수 있는 포토 스테이션(20)까지 이동하고, '칩 3'은 다음 다이 부착 영역에서 도전층(22)상의 각각의 접착면(30)의 칩에 놓인다.
특정 이론으로 제한되는 것은 아니지만, 본딩 머신(70)은 처리 방향(34)을 따라 연속으로 이동하는 웹(예를 들어, 기판(12))의 알려진 속도 및 아래와 같은 요소의 하나 또는 그 이상에 기초하여 칩(26) 아래에 갭(36)을 자를 위치를 결정한다: (a) 배치 스테이션(18)이 도전층(22)상에 칩을 놓는 알려진 위치; (b) 포토 스테이션(20)에 의한 칩의 위치 결정; 및/또는 칩이 놓이고 방향이 잡힌 플럭스(24)의 미리 등록된 위치. 물론, 웹의 속도는 각각의 시간 주기 및 각각의 시간 주기의 시간 간격 동안 웹의 배치에 기초하여 결정될 수도 있다.
도 8 및 도 9를 계속 참고하면, 기판(12) 처리 방향(34)를 따라 라인의 아래로 계속 이동하고, '시간 4'에서 '칩 1'은 필요한 경우 피드백을 위하여 다른 포토 스테이션(20)에 의해 측정될 수 있는 지점인 커팅 스테이션(16)을 벗어나며, 여기 서 '칩 1'은 용접 스테이션으로 진행한다. '시간 4'와 동시에, '칩 3'은 커팅 스테이션(16) 위로 이동하며, 이곳에서 칩 아래의 갭(36)이 형성되어 태그의 안테나를 위해 필요한 도전성 갭이 형성된다. 또한, '칩 3'은 포토 스테이션(20)에 있는데, 필요한 경우, 칩은 그 전면 에지를 검출하여 그 칩을 위한 다이 부착 영역(28)을 결정하고 및/또는 상기 설명한 바와 같은 연속으로 놓인 칩을 위한 다이 부착 영역을 측정할 수 있다. 계속 '시간 4'에서, 배치 스테이션(18)은 칩을 도전층(22)상의 칩 접착 면(30)상에 내려놓는다. '시간 4'에서의 이러한 칩 처리의 예시적 설명도가 도 9에 설명되어 있는데, 여기서, 첫번째 칩(26)은 본딩 머신(70)을 벗어나고, 두번째 칩은 커팅 스테이션(16) 위에 있고, 세번째 칩은 포토 스테이션(20) 아래에 있으며, 네번째 칩은 배치 스테이션(18) 아래에 있다.
특정 이론으로 제한되는 것은 아니지만, 본 발명의 양호한 실시예는 적어도 다음의 장점을 갖는다: 저비용 태그; 고품질 및 고안정성 집적회로 부착; 플렉소그래픽 인쇄 라인과 호환되는 접착 속돠 배치를 위한 정지 또는 감속 없이 얻어짐에 따른 우수한 출력; 플렉소그래픽 인쇄 방법의 사용으로 현재 및 미래의 태그 제조 라인에서의 집적을 위한 적합성 달성; 및 예를 들어, 제조 볼륨당 $0.01 이하의 낮은 총 접착 비용.
설명되고 도시된 다이 부착 영역 컷-온-플라이 방법 및 장치는 본 발명의 양호한 실시예의 예를 나타낸 것이며, 오직 설명을 위한 것임을 이해해야 한다. 다시 말하면, 본 발명의 개념은 본 명세서에 설명된 것을 포함하여, 다양한 양호한 실시예에 쉽게 적용될 수 있는 것이다. 본 발명을 특정한 예를 참고로 상세히 설 명하긴 했으나, 당업자라면 본 발명의 범위 및 정신을 벗어나지 않고 다양한 수정 및 변형이 있을 수 있음을 이해할 수 있을 것이다. 예를 들어, 도 7 및 도 9에서, 커팅 스테이션(16)이 포토 스테이션(20) 반대편에 위치하여 칩의 갭이 형성됨에 따라 칩을 측정할 수 있다. 구체적인 노력 없이도 지금까지 기재 내용은 본 발명을 충분히 설명한 것이며, 현재 또는 앞으로의 지식에 적용하여 다양한 서비스 조건 하에서 동일한 사용에 쉽게 적용할 수 있는 것이다.

Claims (20)

  1. 기판의 다이 부착 영역을 자르는 방법으로서,
    기판상의 제1 트렌스폰더 위치를 계산하는 단계;
    예상된 연속적으로 놓인 트렌스폰더의 위치에서 상기 기판을 잘라 상기 제1 트렌스폰더의 상기 위치에 기초하여 도전성 갭을 형성하는 단계; 및
    상기 갭 위의 상기 기판상에 상기 연속적으로 놓인 트렌스폰더를 내려놓는 단계
    를 구비하는 것을 특징으로 하는 방법.
  2. 청구항 1에 있어서, 상기 내려놓아진 트렌스폰더를 상기 기판에 용접하는 단계를 더 구비하는 것을 특징으로 하는 방법.
  3. 이동 기판상에 트렌스폰더를 내려놓는 배치 스테이션;
    상기 배치 스테이션에 인접해 있으며, 상기 배치 스테이션에 의해 상기 기판상에 놓인 내려놓아진 트렌스폰더의 위치를 계산하는 측정 스테이션; 및
    상기 배치 스테이션에 인접해 있고 상기 측정 스테이션과는 대향하고 있으며, 예상된 연속적으로 위치하는 트렌스폰더의 위치에서 상기 기판을 잘라 도전성 갭을 형성하는 커팅 스테이션으로서, 상기 갭의 위치는 상기 내려놓아진 트렌스폰더의 상기 측정된 위치에 기초해서 상기 배치 스테이션이 상기 예상된 연속적으로 위치하는 트렌스폰더를 상기 갭에 걸쳐 상기 기판상에 위치시키도록 채택되는 커팅 스테이션
    을 구비하는 본딩 머신.
  4. 청구항 3에 있어서, 상기 내려놓아진 트렌스폰더를 상기 기판에 용접하는 용접 스테이션을 더 구비하는 것을 특징으로 하는 본딩 머신.
  5. 기판의 다이 부착 영역을 자르는 방법으로서,
    제1 시간에서, 연속적으로 전진하는 기판상에 상기 다이 부착 영역에서 내려놓아진 트렌스폰더의 위치를 결정하는 단계; 및
    제2 시간에서, 상기 부착된 트렌스폰더에서 상기 연속적으로 전진하는 기판을 잘라 상기 결정에 따라 상기 기판에 도전성 갭을 형성하는 단계
    를 구비하는 방법.
  6. 청구항 5에 있어서, 상기 기판상에 상기 트렌스폰더를 내려놓는 단계를 더 구비하는 것을 특징으로 하는 방법.
  7. 청구항 5에 있어서, 상기 결정 단계는, 상기 다이 부착 영역에서 플럭스의 위치를 기록하는 단계를 포함하는 것을 특징으로 하는 방법.
  8. 연속적으로 이동하는 기판상의 다이 부착 영역에서 트렌스폰더의 위치를 기록하는 측정 스테이션; 및
    상기 측정 스테이션에 인접해 있으며 상기 트렌스폰더에서 상기 기판을 잘라 상기 기판 내에 도전성 갭을 형성하는 커팅 스테이션으로서, 상기 갭의 위치는 상기 트렌스폰더의 상기 측정된 위치에 기초하는 커팅 스테이션
    을 구비하는 본딩 머신.
  9. 청구항 8에 있어서, 상기 측정 스테이션에 인접해 있으며 상기 연속적으로 이동하는 기판상에 상기 트렌스폰더를 내려놓는 배치 스테이션을 더 구비하는 것을 특징으로 하는 본딩 머신.
  10. 청구항 8에 있어서, 상기 측정 스테이션은 상기 다이 부착 위치에서 플럭스의 위치에 기초하여 상기 트렌스폰더의 위치를 기록하는 것을 특징으로 하는 본딩 머신.
  11. 기판의 다이 부착 영역을 자르는 방법으로서,
    이동하는 기판의 다이 부착 영역에서 트렌스폰더를 내려놓는 단계; 및
    상기 다이 부착 영역에서 상기 트렌스폰더를 내려놓는 동안, 상기 다이 부착 영역에서 상기 이동하는 기판을 잘라 상기 트렌스폰더에 인접하는 갭을 형성하는 단계
    를 구비하는 방법.
  12. 청구항 11에 있어서, 상기 이동하는 기판상에 상기 내려놓아진 트렌스폰더의 정열을 결정하는 단계를 더 구비하는 것을 특징으로 하는 방법.
  13. 이동하는 기판의 다이 부착 영역상에 트렌스폰더를 내려놓는 배치 스테이션; 및
    상기 이동하는 기판에 인접하고 있고 상기 배치 스테이션에는 대향하고 있으며, 상기 다이 부착 영역에서 상기 기판을 자르기에 적합하여 상기 다이 부착 영역상의 상기 트렌스폰더를 내려놓음과 동시에 상기 트렌스폰더에 인접한 갭을 형성하는 커팅 스테이션
    을 구비하는 본딩 머신.
  14. 청구항 13에 있어서, 상기 배치 스테이션에 인접하고 있으며 상기 연속적으로 이동하는 기판상의 상기 내려놓아진 트렌스폰더의 정열을 결정하는 측정 스테이션을 더 구비하는 것을 특징으로 하는 본딩 머신.
  15. 청구항 13에 있어서, 상기 갭은 상기 트렌스폰더의 안테나를 형성하는 것을 특징으로 하는 본딩 머신.
  16. 각각의 트렌스폰더를 적어도 하나의 전기적으로 도전성인 부재에 인가하여 다수의 회로 성분을 형성하는 방법으로서, 상기 적어도 하나의 도전성 부재는 연속적으로 경로를 아래로 이동하고, 상기 회로 성분의 각각에는 제1 도전성 부분, 제2 도전성 부분 및 상기 제1 및 제2 도전성 부분 사이의 도전성 갭이 있으며, 상기 트렌스폰더는 상기 제1 및 제2 도전성 부분이 그들 사이의 상기 도전성 갭을 건너가도록 고정시키게 배열되어 있으며, 상기 방법은:
    상기 적어도 하나의 전기적으로 도전성인 부재가 상기 경로를 아래로 이동하는 동안 상기 다수의 회로 성분 중 하나에 상기 도전성 갭의 위치를 결정하는 단계;
    상기 적어도 하나의 전기적으로 도전성인 부재가 상기 경로를 아래로 이동하는 동안, 상기 도전성 갭의 상기 결정된 위치에 기초하여 각각의 트렌스폰더를 상기 도전성 갭의 부근에 위치시키는 단계; 및
    개개의 트렌스폰더의 각각의 부분을 상기 도전성 갭을 가로지르는 상기 제1 및 제2 도전성 부분 각각의 하나와 전기적으로 결합시켜 상기 개개의 트렌스폰더와 고정시키는 단계
    를 구비하는 방법.
  17. 청구항 16에 있어서, 상기 경로는 고속 인쇄 라인의 일부를 포함하는 것을 특징으로 하는 방법.
  18. 청구항 16에 있어서, 상기 도전성 갭을 형성하는 단계를 더 구비하는 것을 특징으로 하는 방법.
  19. 각각의 트렌스폰더를 적어도 하나의 전기적으로 도전성인 부재에 적용하여 다수의 회로 성분들 형성하도록 채택되어 있고, 상기 적어도 하나의 전기적 도전성 부재는 경로를 연속적으로 아래로 이동하고, 상기 회로 성분 각각에는 제1 도전성 부분, 제2 도전성 부분 및 상기 제1 및 제2 도전성 부분 사이의 도전성 갭이 있으며, 상기 트렌스폰더는 상기 제1 및 제2 도전성 부재가 그들 사이의 상기 도전성 갭을 건너가도록 고정시키도록 배열되어 있는 본딩 머신으로서,
    상기 적어도 하나의 전기적 도전성 부재가 상기 경로를 아래로 이동하는 동안 상기 다수의 회로 성분 중 하나에 상기 도전성 갭의 위치를 결정하는 측정 스테이션;
    상기 적어도 하나의 전기적 도전성 부재가 상기 경로를 아래로 이동하는 동안 상기 측정 스테이션으로부터 상기 갭의 측정된 위치에 기초하여 각각의 트렌스폰더를 상기 도전성 갭에 위치시키는 배치 스테이션을 구비하고,
    상기 배치 스테이션은 개개의 트렌스폰더 각각의 개별 부분을 상기 도전성 갭을 가로지르는 상기 제1 및 제2 도전성 부분의 각각의 하나와 전기적으로 결합시켜 상기 개개의 트렌스폰더를 고정시키도록 채택되는 본딩 머신.
  20. 청구항 19에 있어서, 상기 경로는 고속 인쇄 라인의 일부를 포함하는 것을 특징으로 하는 본딩 머신.
KR1020077001650A 2004-06-24 2005-06-24 다이 부착 영역 컷-온-플라이 방법 및 장치 KR20070058437A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US58274104P 2004-06-24 2004-06-24
US60/582,741 2004-06-24
US63419004P 2004-12-08 2004-12-08
US60/634,190 2004-12-08

Publications (1)

Publication Number Publication Date
KR20070058437A true KR20070058437A (ko) 2007-06-08

Family

ID=35094451

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077001650A KR20070058437A (ko) 2004-06-24 2005-06-24 다이 부착 영역 컷-온-플라이 방법 및 장치

Country Status (12)

Country Link
US (2) US7709294B2 (ko)
EP (1) EP1774573A1 (ko)
JP (1) JP2008504691A (ko)
KR (1) KR20070058437A (ko)
AT (1) ATE422709T1 (ko)
AU (1) AU2005258234B2 (ko)
CA (2) CA2571801C (ko)
DE (1) DE602005012742D1 (ko)
ES (1) ES2321888T3 (ko)
MX (1) MX2007000031A (ko)
TW (1) TWI288885B (ko)
WO (1) WO2006002335A1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005093645A1 (fr) * 2004-03-25 2005-10-06 Bauer, Eric Procede de fabrication d'une etiquette electronique et etiquette electronique obtenue par ledit procede
US7586193B2 (en) * 2005-10-07 2009-09-08 Nhew R&D Pty Ltd Mm-wave antenna using conventional IC packaging
US8786510B2 (en) 2006-01-24 2014-07-22 Avery Dennison Corporation Radio frequency (RF) antenna containing element and methods of making the same
DE102006008948B3 (de) * 2006-02-23 2007-10-04 Mühlbauer Ag Verfahren zum Aufbringen und elektrischen Kontaktieren von elektronischen Bauteilen auf eine Substratbahn
EP2225707B1 (en) * 2007-11-26 2020-04-08 Nxp B.V. Method of manufacturing an antenna or a strap on a substrate for accommodating an integrated circuit
JP5184115B2 (ja) * 2008-01-31 2013-04-17 日東電工株式会社 配線回路基板およびその製造方法
DE102009056122A1 (de) * 2009-11-30 2011-06-01 Smartrac Ip B.V. Verfahren zur Kontaktierung eines Chips
BR112012032009B8 (pt) 2010-06-14 2023-01-24 Avery Dennison Corp Método para produzir um dispositivo de rfid, aparelho para a produção de um dispositivo de rfid, conjunto intermediário de dispositivos de rfid, intermediário e sistema para a produção de dispositivos de rfid
JP2012069733A (ja) * 2010-09-24 2012-04-05 Hitachi High-Tech Instruments Co Ltd ダイボンダの治工具管理方法、および、ダイボンダ
WO2012062965A1 (en) * 2010-11-08 2012-05-18 Upm Rfid Oy A method for producing an rfid transponder
US8865487B2 (en) * 2011-09-20 2014-10-21 General Electric Company Large area hermetic encapsulation of an optoelectronic device using vacuum lamination
JP2012044214A (ja) * 2011-10-28 2012-03-01 Sony Chemical & Information Device Corp 接続装置、及び接続構造体の製造方法
EP2798582B1 (en) * 2011-12-29 2017-10-18 Smartrac Investment B.V. A method for producing an rfid transponder by etching
WO2013101240A1 (en) * 2011-12-31 2013-07-04 Intel Corporation Manufacturing advanced test probes
CN102785032B (zh) * 2012-08-20 2014-09-17 中国电子科技集团公司第十研究所 激光切割陶瓷电路基片工作台
DE102012223471A1 (de) * 2012-12-17 2014-06-18 Bundesdruckerei Gmbh Verfahren und Vorrichtung zur Herstellung eines Wert- und/oder Sicherheitsdokuments mit einer Datenübertragungseinrichtung
DE102020104817A1 (de) * 2020-02-24 2021-08-26 Philip Mangelberger Vorrichtung und Verfahren zum Befestigen eines Transponders an einer elektrischen Leitung, Konfektionierungseinrichtung und elektrische Leitung

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2218541B (en) * 1988-05-11 1993-04-21 Instance Ltd David J Method of and apparatus for producing labels
US5201988A (en) * 1989-01-25 1993-04-13 Tokai Metals Co., Ltd. Method of manufacturing a resonant tag
WO1994004305A1 (en) * 1992-08-18 1994-03-03 Precision Dispensing Equipment, Inc. Method and apparatus for applying flux
JP3178567B2 (ja) * 1993-07-16 2001-06-18 株式会社カイジョー ワイヤボンディング装置及びその方法
US5467914A (en) * 1994-11-21 1995-11-21 Northern Telecom Limited Method and apparatus for fluxing and soldering terminals on a printed circuit board
US5882720A (en) * 1996-02-01 1999-03-16 Mpm Corporation Monitoring deposited pads
US5800724A (en) * 1996-02-14 1998-09-01 Fort James Corporation Patterned metal foil laminate and method for making same
US5786626A (en) * 1996-03-25 1998-07-28 Ibm Corporation Thin radio frequency transponder with leadframe antenna structure
US7062845B2 (en) * 1996-06-05 2006-06-20 Laservia Corporation Conveyorized blind microvia laser drilling system
US5708419A (en) 1996-07-22 1998-01-13 Checkpoint Systems, Inc. Method of wire bonding an integrated circuit to an ultraflexible substrate
US6249227B1 (en) * 1998-01-05 2001-06-19 Intermec Ip Corp. RFID integrated in electronic assets
US6018299A (en) * 1998-06-09 2000-01-25 Motorola, Inc. Radio frequency identification tag having a printed antenna and method
US6274508B1 (en) 1999-02-05 2001-08-14 Alien Technology Corporation Apparatuses and methods used in forming assemblies
US6891110B1 (en) 1999-03-24 2005-05-10 Motorola, Inc. Circuit chip connector and method of connecting a circuit chip
AU3667900A (en) * 1999-04-07 2000-10-23 Mv Research Limited Material inspection
DE19920593B4 (de) * 1999-05-05 2006-07-13 Assa Abloy Identification Technology Group Ab Chipträger für ein Chipmodul und Verfahren zur Herstellung des Chipmoduls
US6147662A (en) * 1999-09-10 2000-11-14 Moore North America, Inc. Radio frequency identification tags and labels
US7073246B2 (en) * 1999-10-04 2006-07-11 Roche Diagnostics Operations, Inc. Method of making a biosensor
JP3451373B2 (ja) * 1999-11-24 2003-09-29 オムロン株式会社 電磁波読み取り可能なデータキャリアの製造方法
FI112121B (fi) 2000-12-11 2003-10-31 Rafsec Oy Älytarraraina, menetelmä sen valmistamiseksi, menetelmä kantorainan valmistamiseksi ja älytarrarainan älytarran rakenneosa
US6951596B2 (en) * 2002-01-18 2005-10-04 Avery Dennison Corporation RFID label technique
DE10120269C1 (de) 2001-04-25 2002-07-25 Muehlbauer Ag Verfahren zum Verbinden von Mikrochips mit auf einem Trägerband angeordneten Antennen zum Herstellen eines Transponders
JP4034073B2 (ja) * 2001-05-11 2008-01-16 株式会社ルネサステクノロジ 半導体装置の製造方法
US7124956B2 (en) 2001-05-17 2006-10-24 Koninklijke Philips Electronics N.V. Product comprising product sub-parts connected to each other by a crimp connection
EP1393368A2 (en) 2001-05-17 2004-03-03 Koninklijke Philips Electronics N.V. Product comprising a substrate and a chip attached to the substrate
JP4326222B2 (ja) 2001-05-17 2009-09-02 エヌエックスピー ビー ヴィ チップのためのリードフレーム構成体
JP2002353283A (ja) * 2001-05-29 2002-12-06 Sony Corp 半導体チップの識別方法および半導体チップのボンディング装置
FI112550B (fi) 2001-05-31 2003-12-15 Rafsec Oy Älytarra ja älytarraraina
JP3739752B2 (ja) * 2003-02-07 2006-01-25 株式会社 ハリーズ ランダム周期変速可能な小片移載装置
US20050081908A1 (en) 2003-03-19 2005-04-21 Stewart Roger G. Method and apparatus for generation of electrical power from solar energy
US7138919B2 (en) 2004-02-23 2006-11-21 Checkpoint Systems, Inc. Identification marking and method for applying the identification marking to an item
US7384496B2 (en) 2004-02-23 2008-06-10 Checkpoint Systems, Inc. Security tag system for fabricating a tag including an integrated surface processing system
US7116227B2 (en) 2004-02-23 2006-10-03 Checkpoint Systems, Inc. Tag having patterned circuit elements and a process for making same
US7250868B2 (en) * 2004-03-12 2007-07-31 A K Stamping Co. Inc. Manufacture of RFID tags and intermediate products therefor
US20060137813A1 (en) * 2004-12-29 2006-06-29 Robrecht Michael J Registered lamination of webs using laser cutting
US20070102486A1 (en) * 2005-10-24 2007-05-10 Checkpoint Systems, Inc. Wire embedded bridge
US7836588B2 (en) * 2006-07-06 2010-11-23 Ideon Llc Method for fabricating an electronic device

Also Published As

Publication number Publication date
JP2008504691A (ja) 2008-02-14
AU2005258234B2 (en) 2008-05-01
TWI288885B (en) 2007-10-21
US20050284917A1 (en) 2005-12-29
US20100218899A1 (en) 2010-09-02
ES2321888T3 (es) 2009-06-12
CA2571801C (en) 2010-10-19
MX2007000031A (es) 2007-03-07
AU2005258234A1 (en) 2006-01-05
ATE422709T1 (de) 2009-02-15
TW200606735A (en) 2006-02-16
US7709294B2 (en) 2010-05-04
EP1774573A1 (en) 2007-04-18
WO2006002335A1 (en) 2006-01-05
DE602005012742D1 (de) 2009-03-26
CA2660860A1 (en) 2006-01-05
CA2571801A1 (en) 2006-01-05

Similar Documents

Publication Publication Date Title
KR20070058437A (ko) 다이 부착 영역 컷-온-플라이 방법 및 장치
KR100555337B1 (ko) 테이프 캐리어
KR100702560B1 (ko) 회로 장치의 제조 방법
EP1950791B1 (en) Bonding machine for applying transponders and method
CN100511578C (zh) 芯片连接区快速切割方法和设备
US10504850B2 (en) Semiconductor processing method
JP2833174B2 (ja) 半導体素子及びその実装方法
JP3801300B2 (ja) 半導体装置の製造方法
JP2003037125A (ja) 回路装置の製造方法
JPH05335438A (ja) リードレスチップキャリア
JP2003188333A (ja) 半導体装置およびその製造方法
JP4019005B2 (ja) Ｉｃウエハ及びそれを用いたフリップチップ型ｉｃの製造方法
JPH0453097B2 (ko)
JPH0226379B2 (ko)
JPH04249333A (ja) Ｔａｂ用テープキャリア
JPH0453117B2 (ko)
JPH03233951A (ja) 半導体素子の電極接続方法
JPS61226990A (ja) 電気回路用基体
JPH09321067A (ja) 半導体装置の製造方法
JP2005191603A (ja) 半導体装置の製造方法及びフィルムキャリアテープ
JPH04175173A (ja) サーマルヘッドとその製造方法
JPS60130130A (ja) サ−マル基板のダイボンデイング方法
JP2004119918A (ja) 電子部品、その電子部品の製造方法及びその電子部品の実装方法
JPH0513648A (ja) 電子部品及びその実装基板
JP2003031603A (ja) 回路装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application