JPH03233951A - 半導体素子の電極接続方法 - Google Patents

半導体素子の電極接続方法

Info

Publication number
JPH03233951A
JPH03233951A JP2028277A JP2827790A JPH03233951A JP H03233951 A JPH03233951 A JP H03233951A JP 2028277 A JP2028277 A JP 2028277A JP 2827790 A JP2827790 A JP 2827790A JP H03233951 A JPH03233951 A JP H03233951A
Authority
JP
Japan
Prior art keywords
electrode
substrate
semiconductor element
semiconductor
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2028277A
Other languages
English (en)
Inventor
Yoshinori Arao
荒尾　義範
Toshimitsu Yamashita
山下　俊光
Kazuo Tokura
戸倉　和男
Yukio Kasuya
糟谷　行男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2028277A priority Critical patent/JPH03233951A/ja
Publication of JPH03233951A publication Critical patent/JPH03233951A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、半導体素子の電極接続方法に関するものであ
る。
（従来の技術） 従来、このような分野の技術としては、例えば特開昭６
０−２４４０３５号に記載されるものがあった。
第４図はかかる従来の半導体素子の実装状態を示す断面
図である。
この図に示すように、配線３２が形成された基板３１の
半導体素子実装部に半導体素子表面と、基板電極面が一
致するような窪み３３を設ける。その中に目的の半導体
素子３４を接着剤３５を介して実装する。その後、半導
体素子３４の電極面３６と基板の電極面３７を除いて、
絶縁物３８を吹き付けにより塗布する。更に、半導体素
子３４と基板３１との隙間に半導体素子面、基板電極表
面より少し低い程度、デイスペンサにより絶縁物３８を
供給した後、印刷により半導体素子３４の電極面と基板
３Ｉの電極面を除いて絶縁物を塗布する。その後、絶縁
物を硬化した後、半導体素子表面電極３６と基板電極３
７を接続するための配線層３９を、マスクを使い吹き付
けにより形成するか、印刷により形成する。
上記したように、ＩＣカードのように極めて薄い素子実
装を実現するためには、基板中に半導体素子を埋め込み
、表層で最小限の高さで接続を実現する必要がある。
（発明が解決しようとする課題） しかしながら、上記した従来の半導体素子の電極接続方
法においては、半導体素子と基板間に隙間があると、接
続用配線が形成できないため、隙間を埋めるための樹脂
注入工程が必要である。また、高さは電極配線を吹き付
け、印刷ホトリソなどで行うため、同一面が±１００μ
ｍ以内の凹凸でなければ配線の断線が生じる。そして、
マスクを使用して電極間を配線接続するため、マスク合
わせ工程が必要である。
更に、半導体素子の実装精度がでていないと、このマス
ク合わせができなくなる。樹脂の上に配線を形成するた
めに、樹脂と配線材の熱膨張係数の違いにより、断線を
起こし易い。
また、製造工程が複雑であり、作業時間が長くなる等の
問題があった。
本発明は、上記問題点を除去し、金属片により電極間接
続を行う作業性の良い、接続信頼性の高い、半導体素子
の電極接続方法を提供することを目的とする。
（課題を解決するための手段） 本発明は、上記目的を達成するために、半導体素子を基
板の窪みに実装した後、半導体素子電極と基板電極間を
接続する半導体素子の電極接続方法において、半導体素
子電極と基板電極にそれぞれ形成される半田バンプ間に
金属片を橋渡する工程と、前記基板を加熱して前記半田
バンプを溶融し、前記半導体素子電極と前記基板電極間
を接続する工程とを施すようにしたものである。
また、半導体素子を基板の窪みに実装した後、半導体素
子電極と基板電極間を接続する半導体素子の電極接続方
法において、半導体素子電極と基板電極にそれぞれ導電
性接着剤を供給した後、金属片を電極間に橋渡する工程
と、前記導電性接着剤を硬化させ、前記金属片を接着さ
せて前記半導体素子電極と前記基板電極間を接続する工
程とを施すようにしたものである。
（作用） 本発明によれば、上記したように、半導体素子電極と、
基板電極に半田バンプを形成し、その後、半導体素子を
基板の窪みに実装した後、基板を半田溶融点以上に加熱
し、半田を溶融しながら電極間接続配線となる半田付け
ができる金属片を、半導体素子電極と基板電極が接続さ
れるように、電極間にセットし半田付けした後、半田を
凝固させて半導体素子電極と基板電極間を金属片の半田
付けで接続する。
また、半導体素子を基板の窪みに実装した後、デイスペ
ンサにより導電性接着剤を基板と半導体素子の両方の電
極部に供給した後、金属片を電極上の導電接着剤間に自
動方式によりセットし、導電性接着剤を硬化させて金属
片を接着し、電極間を接続する。
（実施例） 以下、本発明の実施例について図面を参照しながら詳細
に説明する。
第１図は本発明の実施例を示す半導体素子の電極接続工
程断面図、第２図はその半導体素子の電極接続後の断面
図である。
まず、第１図（ａ）に示すように、表面の電極面２には
半田バンプ３を形成した半導体素子１を用意する。
次に、第１図（ｂ）に示すように、半導体素子の電極面
２と基板の電極面５が一致するような窪み７が設けられ
ると共に、基板の電極面５に半田バンプ６が形成された
セラミック厚膜基板４を用意する。
次に、第１図（ｃ）に示すように、セラミック厚膜基Ｆ
ｉ４の窪み７内の所定位置に前記半導体装置１を耐熱接
着剤８を用いて実装する。
次に、第１図（ｄ）に示すように、半導体素子ｌを実装
したセラミック厚膜基板４を２５０°Ｃで加熱しながら
、電極間接続配線となる金属片９、例えば金属線材、金
属リボン等（半田付けできる線材であれば材質を問わな
い）をセラごツク厚膜基板４の電極と半導体素子１の電
極間に自動供給装置１０を用いて自動的に供給する。こ
の自動供給装置１０は、その先端で吸気することにより
金属片９を吸着して、搬送するようにしている。また、
電極の位置出し、電極面の高さ等はコンピュータに記憶
され、それに基づいて自動供給装置１０が制御される。
また、配線となる金属片９は、両電極間と同じ長さかそ
れ以上に切断してトレーの中にセットされているか、巻
き線を所定の長さに切断しながら、キャピラリで吸引す
るようになっている。
金属片は溶融した半田バンプと接触すると半田付けされ
る。−度半田付けされた金属片は基板加熱中に半田が溶
融していても、表面張力によりはずれてしまうことはな
い。目的の数だけ、金属片を電極間にセットした後、基
板加熱をやめ、冷却し、半田を凝固させて電極間接続を
完了させる。
また、半田バンプ形成方法としては、半導体素子を基板
に実装した後、印刷法、デイスペンサによる半田の供給
、又はワイヤボンディング法を応用した半田ワイヤの先
端に半田ボールを形威し、半田ボールのみを電極にボン
ディングして形成する方法がある。
次に、第３図は本発明の他の実施例を示す半導体素子の
電極接続工程断面図である。
まず、第３図（ａ）に示すように、表面に電極面１２を
形成した半導体素子１１を用意する。
次に、第３図（ｂ）に示すように、半導体素子の電極面
１２と基板の電極面１４が一致するような窪み１５が設
けられたセラ逅ツク厚膜基板１３を用意する。
次に、第３図（ｃ）に示すように、セラミック厚膜基板
１３の窪み１５内の所定位置に前記半導体素子１１を耐
熱接着剤１６を用いて実装する。その後、半導体素子の
電極面１２と基板の電極面１４の両方にデイスペンサに
より導電性接着剤１７を供給する。
次に、第３図（ｄ）に示すように、金属片１８を半導体
素子の電極面１２と基板の電極面１４の導電性接着剤１
７間に自動供給装置ＩＯを用いて自動的に供給する。そ
の後、導電性接着剤１７を硬化させて金属片１８を接着
し、電極間の接続を行う。
このように、半田バンプを用いない方法によって、半導
体素子を基板の窪みに実装した後、デイスペンサにより
導電性接着剤を基板と半導体素子の両方の電極部に供給
した後、金属片を電極上の導電接着剤間に自動方式によ
りセットした後、導電性接着剤を硬化させて金属片を接
着し、電極間接続するようにしてもよい。
なお、本発明は上記実施例に限定されるものではなく、
本発明の趣旨に基づいて種々の変形が可能であり、これ
らを本発明の範囲から排除するものではない。
（発明の効果） 以上、詳細に説明したように、本発明によれば、次のよ
うな効果を奏することができる。
（１）基板と半導体素子の電極間を金属片で接続するよ
うにしたので、基板の窪みに半導体素子を実装する際に
、半導体素子と基板間の隙間を樹脂で埋める必要はない
。また、樹脂上に配線を底形しないので、熱膨張の違い
による断線が生じることもない。
（２）金属片供給時の位置出しは、その都度、コンピュ
ータによる自動認識により行われるので、半導体素子の
実装時の位置出しは容易であり、しかも精度が高い。
（３）ワイヤポンディングやＴＡＢボンディングのよう
に、電極上を接続工具で押圧して接続する必要がないた
め、圧接による半導体素子の電極部の破壊が起きない。
これに対して、半田付けの場合、金属片は半田に浮くた
め、半導体素子や基板の電極部以外の金属片の接触がな
い。従って、極めて信頼性の高い薄型実装構造を実現す
ることができる。
（４）金属片を同一面の電極間に橋渡しするようにした
ので、窪みを設けない基板上に実装した半導体素子と他
の半導体素子の電極間接続や、ワイヤボンディングのワ
イヤのように山形状にならないため、高速信号の伝達を
目的とした電極接続等にも好適である。
【図面の簡単な説明】
第１図は本発明の実施例を示す半導体素子の電極接続工
程断面図、第２図はその半導体素子の電極接続後の断面
図、第３図は本発明の他の実施例を示す半導体素子の電
極接続工程断面図、第４図は従来の半導体素子の実装状
態を示す断面図である。 １．１１・・・半導体素子、２，１２・・・半導体素子
の電極面、３，６・・・半田バンプ、４．１３・・・セ
ラくツク厚膜基板、５，１４・・・基板の電極面、７．
１５・・・窪み、８．１６・・・耐熱接着剤、９．１８
・・・金属片、１０・・・自動供給装置、１７・・・導
電性接着剤。

Claims (2)

    【特許請求の範囲】
  1. （１）半導体素子を基板の窪みに実装した後、半導体素
    子電極と基板電極間を接続する半導体素子の電極接続方
    法において、 （ａ）半導体素子電極と基板電極にそれぞれ形成される
    半田バンプ間に金属片を橋渡する工程と、（ｂ）前記基
    板を加熱して前記半田バンプを溶融し、前記半導体素子
    電極と前記基板電極間を接続する工程とを有することを
    特徴とする半導体素子の電極接続方法。
  2. （２）半導体素子を基板の窪みに実装した後、半導体素
    子電極と基板電極間を接続する半導体素子の電極接続方
    法において、 （ａ）半導体素子電極と基板電極にそれぞれ導電性接着
    剤を供給した後、金属片を電極間に橋渡する工程と、 （ｂ）前記導電性接着剤を硬化させ、前記金属片を接着
    させて前記半導体素子電極と前記基板電極間を接続する
    工程とを有することを特徴とする半導体素子の電極接続
    方法。
JP2028277A 1990-02-09 1990-02-09 半導体素子の電極接続方法 Pending JPH03233951A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2028277A JPH03233951A (ja) 1990-02-09 1990-02-09 半導体素子の電極接続方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2028277A JPH03233951A (ja) 1990-02-09 1990-02-09 半導体素子の電極接続方法

Publications (1)

Publication Number Publication Date
JPH03233951A true JPH03233951A (ja) 1991-10-17

Family

ID=12244096

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2028277A Pending JPH03233951A (ja) 1990-02-09 1990-02-09 半導体素子の電極接続方法

Country Status (1)

Country Link
JP (1) JPH03233951A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002197434A (ja) * 2000-12-27 2002-07-12 Toppan Forms Co Ltd Ｉｃチップの実装法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002197434A (ja) * 2000-12-27 2002-07-12 Toppan Forms Co Ltd Ｉｃチップの実装法

Similar Documents

Publication Publication Date Title
KR910007103B1 (ko) 도선형성 및 도선 없는 부품에 도선을 접착시키는 방법
US5813115A (en) Method of mounting a semiconductor chip on a wiring substrate
JPH06103703B2 (ja) 半田付け方法
US7410090B2 (en) Conductive bonding material fill techniques
JPH07183333A (ja) 電子パッケージおよびその作製方法
EP0845807B1 (en) Method and tool for making an electronic circuit having uniform solder residues after solder paste transfer
JPH07122594A (ja) 導電性バンプの形成方法
JPH0521523A (ja) 半導体装置実装用基板
EP0482940A1 (en) Method of forming an electrical connection for an integrated circuit
JPH06349892A (ja) 半導体装置の製造方法
JPH07106334A (ja) 光学半導体装置を光学基板に付着する方法
JPH03233951A (ja) 半導体素子の電極接続方法
JPH08236578A (ja) 半導体素子のフリップチップ実装方法およびこの実装方 法に用いられる接着剤
JPH11176879A (ja) 半導体装置の実装方法およびこれに用いる異方性導電接着剤
JP2748870B2 (ja) 基板接続方法
JPH04273464A (ja) 半導体チップのマウント方法
JP2870456B2 (ja) 電子部品の接合方法
JP3336999B2 (ja) バンプシートとこれを用いたバンプ形成装置及びバンプ形成方法
JP3472342B2 (ja) 半導体装置の実装体の製造方法
JP2546706B2 (ja) はんだバンプ成形用治具
JPS6030195A (ja) リ−ド接続方法
EP1286577B1 (en) Method of fixing electronic part
JPH10189666A (ja) 半田ボール搭載用キャリアフィルム及びその製造方法ならびに半田ボール搭載方法
JPH0391990A (ja) 半導体装置のボンディング方法及びボンディング装置
JPH11289146A (ja) 複合配線材及びその製造方法