KR20020081333A - 비접촉 아이디 카드류 및 그의 제조방법 - Google Patents

비접촉 아이디 카드류 및 그의 제조방법 Download PDF

Info

Publication number
KR20020081333A
KR20020081333A KR1020027010730A KR20027010730A KR20020081333A KR 20020081333 A KR20020081333 A KR 20020081333A KR 1020027010730 A KR1020027010730 A KR 1020027010730A KR 20027010730 A KR20027010730 A KR 20027010730A KR 20020081333 A KR20020081333 A KR 20020081333A
Authority
KR
South Korea
Prior art keywords
substrate
electrode
chip
antenna
circuit board
Prior art date
Application number
KR1020027010730A
Other languages
English (en)
Other versions
KR100732648B1 (ko
Inventor
아키타마사노리
이토고지
모리도시히로
노가미요시오
구라모토요시오
Original Assignee
도레이엔지니어링가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도레이엔지니어링가부시키가이샤 filed Critical 도레이엔지니어링가부시키가이샤
Publication of KR20020081333A publication Critical patent/KR20020081333A/ko
Application granted granted Critical
Publication of KR100732648B1 publication Critical patent/KR100732648B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07722—Physical layout of the record carrier the record carrier being multilayered, e.g. laminated sheets
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07718—Constructional details, e.g. mounting of circuits in the carrier the record carrier being manufactured in a continuous process, e.g. using endless rolls
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • G06K19/07752—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna using an interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Abstract

본 발명의 비접촉식 카드류는, 기재에 안테나를 형성한 안테나 회로기판과, IC 칩이 매설된 기재에 상기 IC 칩의 전극에 접속된 확대전극을 형성한 인터포저 기판으로 구성되고, 상기 안테나의 전극과 상기 확대전극을 접합하도록 양 기판이 적층되어 있다.

Description

비접촉 아이디 카드류 및 그의 제조방법 {NONCONTACT ID CARD OR THE LIKE AND METHOD OF MANUFACTURING THE SAME}
종래, 예컨대, 상품에 붙여지고 있는 태그처럼, 많은 바코드가 카드상(狀)의 종이에 인쇄되거나 또는 첩착(貼着)되거나 하여 분별의 정보를 얻고 있는데, 이러한 바코드는, 단지 종이에의 인쇄이이기 때문에 생산성이 높고 값이 싸다.
한편, IC(집적회로) 칩은, 바코드와 달리, 단순히 정보를 표시할 뿐 아니라, 정보량이 비약적으로 크며, 또한 정보의 고쳐쓰기가 가능하다. 더구나, IC 칩은 생산성이 향상하여 염가로 돼 오고 있다. 그렇기 때문에, 안테나 회로기판에 IC 칩을 실장(實裝)한 소위, 비접촉 ID 카드나 비접촉 태그 등(이하, 이와 같은 것을 총칭하여 비접촉 IC 카드류라 한다.)이 이용되게 되고 있다.
주지하는 바와 같이, 비접촉 ID 카드류는 대량의 정보를 동시에 읽거나 내용더 써 넣거나 할 수가 있고, 더구나, 시큐리티성이 높음으로 해서, ID 인식이나 전자결제 등, 폭넓은 응용성을 비장하고 있다. 따라서, 제조코스트를 저감화할 수 있으면, 그의 범용화(汎用化)를 비약적으로 촉진할 수가 있다.
그러나, 비접촉 ID 카드류는, 일반적으로, 도 16에 보이는 바와 같이, 이방성 도전 필름(ACF: Antisotropic Conductive Film)(1)을 첩부한 안테나 회로기판 (2)의 안테나 전극(3a, 3b)과 IC 칩(4)의 범프(5a, 5b)를 정밀히 위치맞춤한 상태로 열압착, 즉, 양자를 접합하여 제조되고 있다.
때문에, 고정도(高精度)의 본더설비가 필요하여 제조코스트(주로 실장코스트)가 높다는 문제가 있었다. 게다가, IC 칩(4)의 가일층의 소형미세화에 따라, 고정도의 실장기술이 요구되어 본더설비가 일단 고가로 되는 경향이 있음에도 불구하고 생산성이 저하하고 말기 때문에, 제조코스트의 증가저지는 지난한 기술이다.
더구나, 안테나 회로기판(2)의 안테나 전극(3a, 3b)에 대하여, 그들에 접속돼 있는 안테나(6)를 타 넘게, IC 칩(4)의 범프(5a, 5b)를 열압착에 의해서 접합하고 있지만, 안테나(6)는, 예를 들어, 6턴 등의 복수 턴으로 형성되어(도 17 참조), 그 양단에 안테나 전극(3a, 3b)을 형성하고 있다. 그 때문에, IC 칩(4)의 소형미세화에 추종하여 안테나(6)의 선폭을 미세화하지 않으면 아니 되어, 정도높은 안테나 형성기술이 유구되므로, 이 점 때문에도, 제조코스트의 증가저지가 어려웠다.
본 발명의 제 1의 목적은, IC 칩이 소형미세화되어도, 칩의 전극과 안테나 회로기판의 안테나 전극의 위치맞춤을 용이하게 행해지게 하여, 비접촉 ID 카드류의 제조크스트(주로 실장코스트)의 증가저지를 도모하는 것을 가능하게 하는 비접촉 ID 카드류 및 그의 제조방법을 제공하는 데 있다.
또, 본 발명의 제 2의 목적은, 안테나 회로기판과 인터포저 기판의 적층구조의 비접촉 ID 카드류이어도, 소정개소의 절연과 합치어 IC 칩의 전극과 안테나 회로기판의 안타나 전극의 전기적 접합상태를 양호하게 보존하는(도통상태에 보존하는) 것을 가능하게 하는 비접촉 ID 카드류 및 그의 제조방법을 제공하는 데 있다.
본 발명은, 비접촉 ID(식별정보) 카드류 및 그의 제조방법에 관한 것이다.
도 1은 본 발명에 관계되는 비접촉 ID 카드류의 기판적층 양태를 보이는 정면도이다.
도 2는, 도 1의 평면도이다.
도 3은 인터포저 기판의 정면도이다.
도 4는, 도 3의 평면도이다.
도 5는 IC 회로를 형성한 웨이퍼를 보이는 그림이다.
도 6은 웨이퍼의 다이싱 컷 양태를 보이는 그림이다.
도 7은 인터포저 기판을 제조하기 위한 원재(原材)를 보이는 그림으로, (A)는 평면도, (B)는 정면도이다.
도 8은 칩 묻음용 구멍에 IC 칩을 삽입하는 양태를 보이는 그림이다.
도 9는 인터포저 기판의 요부의 확대도이다.
도 10은 본 발명에 관계되는 비접촉 ID 카드류의 타의 기판적층 양태를 보이는 정면도이다.
도 11은 인터포저 기판의 다른 예를 보이는 그림이다.
도 12는 인터포저 기판의 더 다른 예를 보이는 그림이다.
도 13은 적층된 안테나 회로기판과 인터포저 기판을 압착하는 양태를 보이는 그림이다.
도 14는 비접촉 ID 카드류 제조장치의 구성을 보이는 그림이다.
도 15는, 도 14의 Z-Z 화살표 방향으로 본 그림이다.
도 16은 종래의 비접촉 ID 카드류의 접합양태를 보이는 그림이다.
도 17은, 도 16의 안테나 형성부의 평면도이다.
상기 목적을 달성하기 위하여, 본 발명의 비접촉 ID 카드류는, 기재(基材)에 안테나를 형성한 안테나 회로기판과, IC 칩이 매설된 기재에 상기 IC 칩의 전극에 접속된 확대전극을 형성한 인터포저 기판으로 구성되고, 상기 안테나의 전극과 상기 확대전극을 접합하도록 양 기판이 적층되어 있음을 특징을 하는 것이다.
이와 같이 확대전극을 사이에 하여 IC 칩의 전극과 안테나의 전극을 접합하하도록 양 기판을 적층하므로, IC 칩의 소형미세화에 좌우되지 않고 간단히 양 전극끼리의 위치맞춤을 행할 수가 있으며, 따라서, 비접촉 ID 카드류의 제조코스트(주로 실장코스트)의 증가를 저지할 수가 있다.
본 발명에서는, 안테나의 전극과 확대전극을 접합함에 있어서, 안테나 전극과 확대전극을 도전성 접착재로 접착하여도 좋고, 또는 안테나 회로기판의 기재와 인터포저 기판의 기재의 접착에 의해서 안테나 전극과 확대전극을 직접, 접합하여도 좋다.
또, 안테나 회로기판의 안테나 형성부 및 IC 칩의 전극 형성부를 봉하도록, 안테나 회로기판의 기재와 인터포저 기판의 기재 사이에 절연성 접착제를 배설하면 좋다. 또한, IC 칩의 전극은 언더 배리어 메탈 층을 형성하고 있으면 좋다.
인테나 회로기판과 인터포저 기판 사이에 절연성 접착제를 충전함에 의해, 소정개소의 절연과 양 기판의 접합을 강화할 수가 있고, 또 IC 칩의 전극에 언더 배리어 메탈 층(UBM층)을 형성함에 의해, IC 칩의 전극과 안테나 회로기판의 안테나 전극의 전기적 접합상태를 양호하게 보존(도통상태에 보존)할 수가 있다. 더구나, 인터포저 기판의 기재 및 안테나 회로기판의 기재는 수지필름으로 구성하면 좋다.
한편, 본 발명의 비접촉 ID 카드류의 제조방법은, IC 칩이 매설된 인터포저 기판의 기재에 상기 IC 칩의 전극과 접속되는 확대전극을 형성하는 전극형성 공정과, 안테나 회로기판의 기재에 형성돼 있는 안테나의 전극과 상기 확대전극을 접합하도록 양 기판을 적층하는 기판적층 공정을 가지고 있음을 특징으로 하는 것이다.
이와 같이 IC 칩이 매설된 이터포저 기판의 기재에 확대전극을 형성하여, 이 확대전극과 안테나 전극을 접합하도록 양 기판을 적층하기 때문에, IC 칩의 소형미세화에 좌우되지 않고 간단히 양 기판끼리의 위치맞춤을 행할 수가 있으며, 따라서, 비접촉 ID 카드류의 제조코스트(주로 실장코스트)의 증가를 저지할 수가 있다.
양 기재 간에 절연성 접척제를 개재시키는 경우는, 전극형성 공정을 거친 인터포저 기판에, IC 칩의 전극형성부를 피복하도록 절연성 접착재를 부착하는 접착재부착 공정을 거치고 나서 양 기판을 적층하면 좋다. 또, 확대전극은 스크린 인쇄법에 의해서 간단히 성형할 수가 있다.
이하, 본 발명을 첨부의 도면을 참조하여 상세히 설명한다.
본 발명에 있어서는, 안테나 회로기판과 인터포저 기판을 적층하여 비접촉카드류를 형성하고 있다. 이 모습이 정면도인 도 1에 나타내어 있는 동시에 그의 평면 모습이 도 2에 나타내어 있다. 양 그림에 있어서, 하측의 안테나 회로기판 (2)과 상측의 인터포저 기판(7)은 도전성 접착제(8)를 사이에 하여 도통상태에 접합돼 있다.
그리고, 안테나 회로기판(2)은 수지필름으로 구성된 기재(基材)(9)에, 안테나(6) 및 이에 접속된 한쌍의 안테나 전극(3a, 3b)(도 17 참조)을 형성하고 있다. 한편, 인터포저 기판(7)은 수지필름으로 형성된 기재(10)에 IC 칩(4)을 매설하고, 또, 이 IC 칩(4)의 한쌍의 전극에 접속된 확대전극(11a, 11b)을 형성하고 있다.
또한, 인터포저 기판(7)의 확대 모양이 도 3, 4에 나타내어 있는데, 양 그림에 있어서, IC 칩(4)의 한쌍의 전극(12a, 12b)은, 예를 들어, 알루미 전극으로서, 이 것이 확대전극(11a, 11b)의 가늘은 리드 부(11a1, 11b1)에 접속돼 있다. 이와 같이, 인터포저 기판(7)은 IC 칩(4)을 매설한 기재(10)에, IC 칩(4)의 전극(12a, 12b)과 접속된 확대전극(11a, 11b)을 형성하고 있다.
그렇기 때문에, 안테나 회로기판(2)에 대하여 인터포저 기판(7)을 도통상태에 적층하고자 하는 경우에 있어서, 안테나 전극(3a, 3b)에 대한 확대전극(11a, 11b)의 위치맞춤을 간단히 행할 수가 있다. 그리고, 이 사실에 기초하여, 작업자가 적당한 기구를 이용하여 인터포저 기판(7)을 보지하여 적층하거나, 또는 작업자가 손으로 직접, 인터포저 기판(7)을 쥐어 적층하는 것 처럼 비접촉 ID 카드류의 조립을 수작업으로 행하는 것도 가능하다. 따라서, IC 칩이 소형미세화되어도,제조코스트(주로 실장코스트)의 증가저지를 도모할 수가 있다.
또한, 안테나 회로기판(2)과 인터포저 기판(7)을 도통상태에 접합하기 위한 도전성 접착재(8)는, 접착성 또는 첩착성을 가지는 것으로서 페이스트상(狀) 또는 테이프상의 어느 것이어도 좋으며, 또 이방성 또는 등방성의 어느 것이어도 좋다. 점착성을 가지는 것을 이용함에 의해, 안테나 회로기판(2)에 적층(실장)돼 있는 인터포저 기판(7)을 필요에 따라서 간단히 떼어 낼 수가 있다.
상술한 접착재(8)는, 양 기판의 적층에 앞서, 미리 안테나 회로기판(2)의 안테나 전극(3a, 3b)이나 또는 인터포저 기판(7)의 확대전극(11a, 11b)에 도포(塗布) 또는 첩착된다.
또, 도전성 접착재(8)의 도포 또는 첩착과 함께, 안테나 회로기판(2)의 안테나 형성부 및 IC 칩(4)의 전극 형성부를 봉하도록, 안테나 회로기판(2)의 기재(9)와 인터포저 가판(7)의 기재(10) 간의 봉지(封止)부(13)(도 1 참조)에 절연성 접착재(14)를 충전하는 것이 바람직하고, 이에 의해서, 단락방지와 함께 인터포저 기판 (7)과 안테나 회로기판(2)의 접합강화를 도모할 수 있으며, 그로 인해, 확대전극 (11a, 11b)과 안테나 전극(3a, 3b)의 전기적 접합상태를 양호히(도통상태에) 보존할 수가 있다.
이 절연성 접착재(14)도, 도전성 접착재(8)와 마찬가지로, 접착성 또는 첩착성을 가지는 것으로 페이스트상 또는 테이프상의 어느 것이어도 좋다.
또, 확대전극(11a, 11b) 및 안테나(6)는, 코스트 저감을 도모하는 면에서는 인쇄방법, 예를 들어, 스크린 인쇄법에 의해 형성하는 것이 바람직하다. 그러나,필요에 따라서 타의 인쇄방법, 예를 들어, 오프셋 인쇄 등으로 형성하여도 좋고, 또한, 인쇄방법 이외의 방법, 예를 들어, 스퍼터링 법 등이어도 좋다.
도전성 접착재(8) 및 절연성 접착재(14)는, 일반적으로, 열경화성의 것이 이용되나, 타의 것, 예를 들어, 상온(常溫)경화형의 것 등을 이용하여도 좋으며, 전자를 이용하는 경우에 있어서는, 제조의 소정공정에서 가열 고정된다.
IC 칩(4)의 전극(12a, 12b)은, 확대전극(11a, 11b)과의 접속을 확실한 것으로 할 수가 있는 언더 배리어 메탈 층(이하, UBM 층이라 한다.)을 형성하고 있는 것이 바람직하다.
상기의 IC 칩(4)은, 다음과 같이 하여 제조할 수가 있다. 도 5에 있어서, 우선, 상면에 비접촉 ID 카드류 용의 IC 회로를 형성한 웨이퍼(15)를 준비하고, 그 회로의 전극(12a, 12b)(예를 들어, 알루미 전극)이 노출하도록 유리 패시베이션 막(22)(산화막)을 약산성액으로 선택적으로 에칭제거한다.
잇따라, 활성화 처리를 한 후, 예를 들어, 90℃의 무전해(無電解) 니켈조(槽)에 20분간 담그어 알루미 전극(12a, 12b)상에만 약 3㎛의 니켈 도금층(17)을 형성하고, 이어서 90℃의 무전해(無電解) 금 도금조(槽)에 10분간 담그어, 니켈 도금층(17)상에 약 0.1㎛의 금 도금층(18)을 형성한다.
이와 같이 하여 형성된 니켈 도금층(17) 및 금 도금층(18)은, 알루미 전극(12a, 12b)의 열화를 방지하고, 또, 알루미 전극(12a, 12b)과 외부단자의 접속을 확실한 것으로 한다. 이것이 UBM 층(19)이다.
잇따라, 스크린 인쇄기를 이용하여, 솔더 레지스트(20)를, 알루미 전극(12a,12b)의 부분을 제외한 웨이퍼(15)의 상면 전체에 인쇄하고, 이어서, 오븐을 이용하여 가열하여 경화시켜, 예를 들어, 두께 20㎛의 절연층을 형성한다. 또한, 솔더 레지스트의 대신에 가열경화형의 폴리이미드 잉크 등도 유효하다.
잇따라, 스크린 인쇄기를 이용하여, 알루미 전극(12a, 12b)의 개구부(솔더 레지스트 20이 인쇄돼 있지 않은 부분)에 은 분자를 분산시킨 도전성 페이스트(21)를 인쇄하여 충전하고, 그것을 가열경화한다.
잇따라, 이와 같은 웨이퍼(15)의 하면(23)(비접촉 ID 카드류의 IC 회로가 형성돼 있지 않은 편의 면)을 연마하여, 그의 두께를 예를 들어, 50㎛에 가공한 후, 도 6에 보이는 바와 같이, 웨이퍼(15)의 상면(비접촉 ID 카드류 용의 IC 회로가 형성돼 있는 편의 면)을 서포트 필름(24)에 첩착하며, 그리고, 다이어먼드 블레이드(25)를 회전시키어 웨이퍼(15)를 소정의 크기(1.6mm×2.0mm)에 다이싱 컷하여, 이에 의해 얻어지는 IC 칩(4)을 서포트 필름(24)으로부터 떼어 내, 그것을 니켈 전주법(電鑄法)으로 작성한 팰럿 내에 정렬하게 하면 좋다.
IC 칩(4)의 제조는 상술한 방법과 다른 타의 방법으로 행하여도 좋으나, 이들의 방법에 따라서, 예를 들어, 크기가 1.2mm×1.6mm로, 그의 대각위치에 일변이 100㎛의 정방형의 알루미 전극(12a, 12b)을 형성한 장방형의 IC 찹(4)을 얻을 수가 있다. 또한, 다이어몬드 블레이드(25)의 선단을 V자형을 마련하여, 이것으로 웨이퍼(15)를 다이싱 컷함에 의해서 테이퍼상의 측벽을 가지는 IC 칩(4)을 얻어도 좋다.
인터포저 기판(7)에 대하여도, 예를 들어, 다음과 같이 하여 제조할 수가 있다. 우선, 평면도인 도 7(A)에 나타내 있는 폭이 넓은, 즉, 웨브상(狀)의 수지필름(예를 들어 두께가 100㎛의 폴리에스테르계 알로이 필름)으로 구성된 원재(原材) (30)를 준비하고, 여기에 복수의 칩 묻음 용 구멍(31)을 소정패턴에 가공한다.
예를 들면, IC 칩(4)과 상사형인 돌기를 복수개 형성한 니켈제의 금형을 240℃에 가열하고, 그것을 수지필름에 밀어대어, 10초간 프레스 후, 금형을 급속냉각하여, 80℃까지 냉각 후, 금형을 빼내어, 구멍피치가 종횡 10mm, 개구부가 1.2mm ×1.6mm, 깊이가 50㎛의 칩 묻음 용 구멍(31)을 가공할 수가 있다(도 7(B)참조).
더구나, 칩 묻음 용 구멍(31)의 가공방법은, 레이저 어브레이션 법, 플라즈마 에칭 법, 케미컬 에칭 법 등이어도 좋다. 그러나, 상기 프레스 법이 생산성이 가장 뛰어나므로 바람직하다.
이러한 원재(30)는, 상기의 비적층 타이프의 것에 한정되지 않고, 적층 타이프의 것이어도 좋다. 예를 들면, 수지필름으로 구성된 제 1 원재와, 수지필름 또는 금속박으로 구성된 제 2 원재를 적층한 2층구조의 원재이어도 좋다. 2층구조의 원재의 경우에 있어서는, 구멍 가공의 용이성으로 인해, 칩 묻음 용 구멍(31)을 관통시킨 제 1 원재를 제 2 원재에 래미네이트하는 것이 바람직하다.
잇따라, 원재(30)의 묻음 용 구멍(31)에 IC 칩(4)를 삽입하여 고정한다. 이때, 예를 들어, 도 8에 보이는 바와 같이, 저점도의 에폭시계의 수지(32)를 칩 묻음 용 구멍(31)의 밑에 전사(轉寫)핀을 이용하여 극미소량 전사하고나서 IC 칩(4)을 삽입하는 것이 바람직하다.
IC 칩(4)은, 알루미 전극(12a, 12b)이 마련돼 있지 않은 편의 단부로부터칩 묻음 용 구멍(31)에 삽입하며, 또 삽입된 IC 칩(4)을 수지(32)로 가(假)고정한다. 그런 다음, IC 칩((4)의 측면과 칩 묻음 용 구멍(31)의 측면 간의 공극(空隙)에 접착재를 충전하여 고착한다.
그러나, 칩 묻음 용 구멍(31)의 밑 및 측벽에 접착재를 도포하고나서 IC 칩(4)를 삽입하여도 좋다. 또, 칩 묻음 용 구멍(31)의 밑에 브리드 구멍을 관통시키어 접착제를 열경화시키는 때의 에어 도피를 행하는 것이 바람직하다.
이와 같이 하여 알루미 전극(12a, 12b)만을 노출시킨 모양이 되게 IC 칩(4)을 원재(30)에 매설할 수가 있다. 이 매설에 있어서, IC 칩(4)의 이송은, 예를 들어, 외경이 1.5mm로 중앙부에 0.5mm의 흡기공을 가지는 노즐(도시하지 않음)을 이용하여, 그것으로 IC 칩(4)을 정렬 팰릿으로부터 흡착하여 꺼내어, 원재(30)의 칩 묻음 용 구멍(31)에 삽입하도록 하면 좋다.
또, 전술한 바와 같이 테이퍼상의 측벽을 가지는 IC 칩(4)을 얻은 경우는, IC 칩(4)의 칩 묻음 용 구멍(31)에의 삽입을 훨씬 간략화할 수가 있다. 즉, IC 칩(4)은 표면이 절연층으로 보호돼 있어서, 일반의 전자부품과 마찬가지로 벌크로 하여 다루는 것이 가능하다. 그래서, 측면이 테이퍼상의 칩 묻음 용 구멍이 다수 형성된 원재(30) 상에 IC 칩(4)을 공급하고, 원재(30)를 초음파 진동시키어 칩 묻음 용 구멍(31)에 IC 칩(4)을 삽입할 수가 있다. 이 경우, 측벽을 테이퍼상에 하는 것으로, IC 칩(4)의 묻음을 원활히 행할 수가 있으므로, 인터포저 기판(7)의 생산성을 각별히 향상시킬 수가 있다.
잇따라, IC 칩(4)의 알루미 전극(12a, 12b)에 접속되는 확대전극(11a, 11b)을 형성한다. 이는, 원재(30)에 매설된 IC 칩(4)의 알루미 전극(12a, 12b)이 노출돼 있는 면에, 예를 들면, 은 입자가 약 70% 분산하게 된 도전 페이스트를 스크린 인쇄기을 이용하여 인쇄함에 의해서 형성한다. 이 도전(導電) 페이스트는, 상기의 도전 페이스트(21)(도 5 참조)와 같은 것이다.
예컨대, 두께가 약 15㎛, 리드부(11a, 11b)의 폭이 2mm, 확대부분의 크기가 3mm 각, 일방의 확대부분과 타방의 확대부분의 피치가 8mm의 확대전극(11a, 11b)을 형성할 수가 있다.
잇따라, 확대전극(11a, 11b)이 형성된 원재(30)로부터 소정의 크기에 뚫어 구멍냄에 의해서 인터포저 기판(7)을 얻을 수가 있다. 예컨대, 10mm 각의 크기에 뚫어 구멍낸다. 이와 같이 하여 얻은 인터포저 기판(7)의 일부를 도 9에 확대하여 나타내 있다. 또한, 상술한 것으로 이해 분명한 바와 같이, 인터포저 기판(7)의 기재(10)는, 원재(30)과 같은 질이다.
한편, 안테나 회로기판(2)은, 다음과 같이 하여 제조할 수가 있다. 일반적으로, 상기의 원재(30)와 같은 재질의 원재(예를 들어, 두께가 100㎛의 폴리에스테르계 알로이 필름)를 선택한다. 이러한 원재는 칩 묻음 용 구멍(31)을 마련하고 있지 않은 동시에 그의 폭이 소정의 크기에 가공돼 있다.
이와 같은 원재를 릴 투 릴 방식에 의해서 간헐 이송함과 동시에 그에 은 페이스트를 스크린 인쇄하여, 안테나 회로(안테나 6 및 안테나 전극 3a, 3b)를 일정간격으로 계속하여 형성한다.
그리하여, 후공정에 있어서 소정크기로 뚫어 구멍내, 즉, 기재(9)단위 크기에 뚫어 구멍내 제조할 수가 있다. 또한, 기재(9)단위의 크기에 뚫어 구멍내는 공정은, 안테나(6) 및 안테나 전극(3a, 3b)이 형성된 원재에 대하여 확대전극(11a, 11b)이 형성된 인터포저 기판(7)을 실장(접합)한 후에 있어서 행하여도 좋다.
이와 같이 하여, 예를 들어, 배선폭이 0.25mm, 그 피치가 0.5mm, 턴 수가 6턴, 최외주가 75mm×45mm의 안테나(6)를 형성하는 동시에, 안테나(6)의 양 단에 크기가 3mm 각, 피치가 8mm의 안테나 전극(3a, 3b)을 형성(도 17 참조)할 수가 있다.
안테나 회로기판(2)의 기재(9)는, 상술한 비적층 타이프의 것에 한정되지 않고, 적층 타이프의 것이어도 좋다. 예컨대, 수지필름으로 구성된 제 1 원재와, 수지필름 또는 금속박(예를 들어, 알루미 박)으로 구성된 제 2 원재를 적층한 2층구조의 것이어도 좋다.
이하, 얻어진 안테나 회로기판(2)에 인터포저 기판(7)을 적층한다. 그때, 인터포저 기판(7)에 확대전극(11a, 11b)이 형성돼 있으므로, 수작업에 의해, 안테나 회로기판(2)의 안테나 전극(3a, 3b)상에 확대전극(11a,11b)을 용이하게 위치시키면서 양 기판을 쌓아 겹칠 수가 있다.
이러한 적층에 앞서, 예컨대, 안테나 전극(3a, 3b)에 도전성 접착재(8)를 도포하는 동시에 봉지부(13)(도 1 참조)에 절연성 접착재(14)를 충전하여 놓는다. 그리하여, 적층후, 도전성 접착재(8) 및 절연성 접착재(14)를 가열경화, 예컨대, 90℃에서 5분간, 가열하여 경화시키어 양자를 고정(접합)한다.
상술의 수작업에 의한 적층은, 적층정도(精度)가 ±1.0mm로부터 ±1.5mm의 범위에 행하면 좋으며, 이와 같이 하여 비접촉 ID 카드류를 얻을 수가 있다. 이비접촉 ID 카드류는 소위, 인레트로서, 이 것을 적당히 외장하여 시판제품으로 한다.
본 발명에 있어서는, 안테나 회로기판(2)에 대한 인터포저 기판(7)의 적층을 도 10에 보이는 것 처럼 행하여도 좋다. 이 그림에 있어서는, 안테나 회로기판 (2)에 대하여 인터포저 기판(7)을 접착시키려 하는 모습을 나타내 있으며, 인터포저 기판(7)의 기재(10)에 절연성 접착재(14) 및 비절연성의 접착재(35a, 35b)가 첩착돼 있다.
게다가, 절연성 접착재 (14)는, 절연성 접착 테이프로 구성돼 있는 동시에, 접착재 (35a, 35b)는 감압(感壓) 접착 테이프로 구성돼 있다. 이들의 절연성 접착 테이프 및 감압 접착 테이프는 어느 것이나 양면 테이프이다.
그러므로, 안테나 회로기판(2)의 기재(9)에 대하여 인터포저 기판(7)을 꽉 누름에 의해서 양 기재끼리를 간단히 접착할 수가 있고, 또, 안테나 회로기판(2)의 안테나 전극(3a, 3b)과 인터포저 기판(7)의 확대전극(11a, 11b)을 직접, 접촉시키어 도통상태에 접합할 수가 있다.
상기에 있어서는, 절연성 접착재 (14) 및 접착재 (35a, 35b)를 인터포저 기판(7) 측에 첩착하고 있으나, 절연성 접착재 (14)를 인터포저 기판(7) 측에 첩착하는 동시에, 접착재 (35a, 35b)를 안테나 회로기판(2) 측에 첩착하여도 좋다.
또, 절연성 접착재 (14)를 안테나 회로기판(2) 측에 첩착하는 동시에, 접착재 (35a, 35b)를 안테나 회로기판(2) 측에 첩착하여도 좋다. 그러나, 양자를 인터포저 기판(7) 측에 첩착하는 것이 간단한 동작에 의해서 적층하므로 가장 바람직하다.
게다가, 절연성 접착재 (14) 및 접착재 (35a, 35b)는, 페이스트상의 것이어도 좋으나, 그 것을 도포하기 보다 테이프상의 것을 첩착하는 편이 용이하므로, 이를 선택하는 것이 바람직하다.
또, 접착재 (35a, 35b)는, 일반적으로 감압형의 것이 시용되나, 열경화성의 것이나 기타의 것, 예를 들어, 상온경화형의 것 등을 사용하여도 좋으며, 열경화형의 것을 사용하는 경우에 있어서는, 제조의 소정공정에서 가열고정된다. 또한, 필요하면, 안테나 전극(6) 또는 확대전극(11a, 11b)에 도전성 접착재(8)를 도포 또는 첩착하여도 좋다.
본 발명에 관계되는 이터포저 기판(7)은, 상술한 도 9에 나타내 있는 것에 한정되지 않고, 타의 형태에 마련되어 있는 것이어도 좋다.
예를 들어, 도 11에 나타내는 바와 같이, 웨이퍼(15)의 전극이외의 부분에 코트돼 있는 유리 패시베이션 막(22)을 웨이퍼 표면의 절연층으로하여 그대로 이용하여, 이 유리 패시베이션 막(22)을 절연층으로 하는 IC 칩(4)이 묻힌 인터포저 기판(7)의 기재(10)상에 확대전극(11a, 11b)이 형성돼 있는 것이어도 좋다.
또, 도 12에 나타내는 바와 같이, 유리 패시베이션 막(22)을 절연층으로 하는 IC 칩(4)이 묻힌 인터포저 기판(7)의 기재(10)상에 전극(12a, 12b) 부분만을 개구시키게 감광성 에폭시 수지층(36)이 형성돼 있는 동시에 그 감광성 에폭시 수지층(36)상에 확대전극(11a, 11b)이 형성돼 있는 것이어도 좋다. 게다가, 상술의 감광성 에폭시 수지층(36)에 대신하여 솔더 레지스트(20)를 형성한 것이어도 좋다.
이런 감광성 에폭시 수지층(36) 또는 그에 대신하여서의 솔더 레지스트(20)는, 원재(30)의 칩 묻음 용 구멍(31)에 IC 칩(4)을 삽입하여 고착한 후, 예를 들어, 스크린 인쇄기를 이용하여 소정두께에 인쇄하여 형성하면 좋으며, 그리고, 계속하여, 그와 같이 하여 형성된 감광성 에폭시 수지층(36) 또는 솔더 레지스트(20)상에 확대전극(11a, 11b)을 형성한 후, 원재(30)를 기재(10)단위의 크기에 뚫어 구멍 냄에 의해서 도 12에 나타내는 구조의 인터포저 기판(7)을 제조할 수가 있다.
게다가, 도 9 및 도 12의 인터포저 기판(7)은, 솔더 레지스트(20) 또는 에폭시 수지층(36)으로 IC 칩(4)을 보호하고 있기 때문에, 그들을 형성하고 있지 않는 도 11의 인터포저 기판(7)에 비하여 열적 영향에 대해 강한 동시에 취급이 용이하다.
또, 도 9의 인터포저 기판(7)과 도 12의 그 것과의 대비에 있어서는, 전자는, 기재(10)의 상면(확대전극 11a가 형성되는 편의 면)과 솔더 레리스트(20)의 상면과에 단차가 생기기 쉬운에 대하여, 후자는, 그것이 생기지 않기 때문에, 거기에 확대전극(11a, 11b)을 형성하는 데 후자의 편이 유리하다.
이런 확대전극(11a, 11b)의 형성도, 상술의 스크린 인쇄법에 의한 형성에 한정되지 않고 타의 방법으로 형성하여도 좋다. 예를 들어, 원재(30)에 매설한 IC 칩(4)의 알루미 전극(12a, 12b)이 노출돼 있는 면의 전체(전면)에 알루미 스퍼터링에 의해 금속막을 형성하고, 잇따라, 금속막의 전면에 레지스트를 도포하여 건조 후, 노광·현상에 의해서 레지스트 패턴 마스크를 형성하며, 계속하여, 알루미 에칭액을 사용하여 마스크 개구부의 알루미를 제거함에 의해서 확대전극(11a, 11b)을형성할 수가 있다.
또, 확대전극(11a, 11b) 및 안테나 전극(3a, 3b)은, 필요에 따라서 타의 재질이어도 좋으며, 그의 형상, 크기, 두께 등은 적의 결정된다.
또, IC 칩(4)의 제조방법도, 타의 방법이어도 좋다. 예를 들어, 상면에 비접촉 ID 카드류 용의 IC 회로를 형성한 상기의 웨이퍼(15)를 이용하고, 연마하여 소정두께(예컨대, 50㎛)로 하여, 포토레지스트를 도포하여 건조한 후, 포토마스크를 이용하여 알루미 전극(12a, 12b)부분만을 노광·현상하고, 그곳의 포토레지스트를 제거하여 알루미 전극(12a, 12b)만을 노출시킨다.
잇따라, 웨이퍼(15)를 플라즈마 처리하여, 알루미 전극(12)의 표면의 산화막을 제거한 후, 스퍼터링에 의해서, 소정두께(예를 들어, 0.5㎛)의 티탄 텅스텐 층을 형성하는 동시에, 이러한 티탄 텅스텐 층 상에 소정두께(예를 들어, 0.05㎛)의 금층을 형성하며, 최후에 포토레지스트를 박리한다. 이 티탄 텅스텐 층 및 금 층이 UBM층(19)이다.
이하, 다이아몬드 블레이드(25)를 회전시키어 웨이퍼(15)를 소정의 크기에 다이싱 컷하여, 이에 의해서 얻는 IC 칩(4)을 서포트 필름(24)로부터 떼어 내면 된다.
또, 안테나 회로기판(2)과 인터포저 기판(7)의 적층은, 일반적으로, 하측의 안테나 회로기판(2)에 대하여 상측으로부터 인터포저 기판(7)을 적층하나, 상측의 안테나 회로기판(2)에 대하여 하측으로부터 인터포저 기판(7)을 접합시키어도 좋다.
그때, 안테나 회로기판(2)에 대한 인터포저 기판(7)의 위치결정 용의 수단으로서, 예를 들어, L자형의 마크를 안테나 회로가판(2)상에 마련허거나, 또는 가이드 핀을 마련하거나 함에 의해서 적층 또는 접합 정도의 일정화를 도모할 수가 있다.
또, 적층한 양 기판(2, 7)을 도 13에 나타내는 바와 같이, 상하 한쌍의 코킹 툴(36a, 36b)로 압착하여 접합강화를 도모하여도 좋다. 안테나 회로기판(2)에 대한 인터포저 기판(7)의 첩부위치에 상온 순간경화 타이프의 절연성 접착제를 도포하여, 거기에 인터포저 기판(7)을 첩부한 후, 코킹 툴(36a, 36b)을 이용하여 전극끼리를 압착함에 의해, 비접촉 ID 카드를 조립할 수가 있다. 예를 들어, 화물 등의 장표(帳票)에 미리 안테나 회로를 형성하여 놓으면, 필요에 따라 인터포저 기판을 첩부할 수가 있다. 안테나 회로를 형성하는 인테나 회로기판의 치수 및 재질은 임의로 선택하는 것이 가능하다. 또, 테이프상의 인터포저 기판을 릴에 감아, 필요에 따라서 바코드 용 태그와 마찬가지로 차례로 끌어 내 절단하여, 이것을 안테나 회로기판에 첩부하게 하여도 좋다.
본 발명에 있어서는, 상술한 바와 같이, 확대전극(11a, 11b)을 사이에 하여 IC 칩(4)의 전극(12a, 12b)과 안테나(6)의 전극(3a, 3b)을 접합하도록 양 기판을 적층하고 있으므로, IC 칩의 소형미세화에 좌우되지 않고 긴단히 양 전극끼리의 위치맞춤을 행할 수가 있으며, 따라서, 비접촉 ID 카드나 비접촉 태그 등과 같은 비접촉 ID 카드류를 수작업으로 제조하는 것도 가능하지만, 도 14에 보이는 장치를 이용하여 제조할 수도 있다.
이 제조장치는, 안테나 회로기판 용 원재 권출기(40), 안테나 회로 인쇄 기(41), 오븐(42), 인터포저 기판 용 원재 권출기(43), 프레스 컷 장치(44), 남음 원재 권취기(45), 인터포저 기판 가첩착기(46), 인터포저 기판 이송장치(47), 인터포저 기판 본첩착기(48), 건조기(49), 제품 권취기(50)을 구비하고 있다.
이 제조장치에서는, 안테나 회로기판 용 원재 권출기(40)로부터 송출되는 원재(37)에, 안테나 회로 인쇄기(41)로 안테나 회로(안테나 6 및 전극 3a, 3b)를 인쇄하며, 잇따라, 오븐(42)으로 가열하여 안테나 회로를 고정한다. 그와 병행하여, 인터포저 기판 용 원재 권출기(43)으로부터 송출되는 원재(30)를 프레스 컷 장치(44)로 파내 소정크기의 인터포저 기판(7)을 얻는 동시에, 이터포저 기판(7)을 파낸 후의 남음 원재(30)가 남음 원재 권취기(45)로 감긴다.
원재(30)로부터 파낸 인터포저 기판(7)은 인터포저 기판 이송장치(47)에 의해 보지되어 접착개소(적층위치)에 이송, 즉, 원재(37)의 상면에 형성돼 있는 안테나 회로의 상방에 이송된다. 그때, 인터포저 기판(7)에 확대전극(11a, 11b)이 형성돼 있기 때문에, 원재(37)에 형성의 안테나 회로에 대한 위치맞춤을 용이히게 행할 수가 있다.
더구나, 인터포저 기판 용 원재 권출기(43)으로부터 송출되는 원재(30)는, IC 칩(4)을 매설하며, 또 확대전극(11a, 11b)을 형성하는 동시에, 절연성 접착재 (14) 및 접착재 (35a, 35b)를 첩착(도 10 참조)하고, 또한 접착면을 보호테이프 (51)로 보호한 것이지만, 이는, 미리 앞공정에서 릴에 감기어 인터포저 기판 용 원재 권출기(40)에 세트된다. 또, 원재(30)의 송출에 즈음하여, 보호테이프(51)가감기어 원재(30)으로부터 박리된다. 이에 의해서, 절연성 접착재 (14) 및 접착재 (35a, 35b)의 접착면(도 10에 있어서 하면측)이 노출된다.
도 15에 있어서 인터포저 기판(7)의 이송양태를 나타내고 있는데, 이 그림에 있어서, 인터포저 기판 이송장치(47)는, 기대(機臺)(47a)에 고착돼 있는 레일(47b)로 안내되어 도시의 화살표방향에 이동할 수 있는 척붙이 슬라이더(47c)와, 원재(30)으로부터 파낸 인터포저 기판(7)을 흡착기(47d)로 흡착 보지하여 그것을 슬라이더(47c)에 건네는 흡착밴드(47e)를 구비하고 있다.
때문에, 척 달린 슬라이더(47c)가 인터포저 기판(7)을 척으로 쥐어 우측의 쇄선으로 나타내 있는 개소에 이동하면, 그의 상방에 이동되고 있는 인터포저 기판 가첩착기(46)의 흡착헤드(46a)가 하방에 이동하여 인터포저 기판(7)을 흡착 보지하고, 잇따라, 상방에 이동한 후, 다시 우측의 원재(37)의 상방에 이동한다. 이와 같이 하여 원재(37)의 상면에 형성돼 있는 인테나 회로의 상방에 인터포저 기판(7)을 이송할 수가 있으며, 그리하여, 흡착헤드(46a)를 하방에 이동함에 의해서 가붙임(가접합)할 수가 있다.
게다가, 프레스 컷 장치(44)는, 고정측의 아래금형(44a)과 가동측의 위금형 (44b)으로 원재(30)로부터 인터포저 기판(7)을 파낼 수 있으며, 또 파냄을 마치면 위금형(44b)이 상방에 이동된다. 그러면, 흡착밴드(47e)의 축암(47f)이 회전하여 흡착기(47d)가 아래금형(44a)의 상방으로 이동되며, 잇따라, 축암(47f)이 하방으로 이동된다.
상기에 있어서, 흡착기(47d) 및 흡착헤드(46a)는, 도 10에 보이는 기재(10)의 상면(접착재 35a, 35b 및 절연성 접착재 14가 도포 또는 첩착돼 있지 않는 편의 면)에 접촉돼 흡착 보지하며, 또, 척 붙이 슬라이더(47c)의 상기 척은, 기재(10)의 좌우단(도 10에 있어서 접착재 35a, 35b가 도포 또는 첩착돼 있지 않는 좌우단)을 잡는다.
게다가, 원재(30)는, 인터포저 기판(7)의 파냄 중 및 이송 중에는 이송정지되며, 그것을 마치면 이송개시된다. 이와 같이 원재 (30)은 간헐 이송된다. 한편, 원재 (37)은 소정속도로 연속 이송된다. 또, 아래금형(44a)의 철부 및 위금형(44b)의 요부는, 접착재 (35a, 35b) 및 절연성 접착재 (14)가 부착하기 어려운 재료로 구성돼 있다.
잇따라, 원재(37)에 대한 접착개소의 상방으로 이송된 인터포저 기판(7)이 인터포저 기판 가첩착기(46)에 의해서 가붙임(가접합), 즉, 절연성 접착재 (14) 및 접착재 (35a, 35b)를 사이에 하여 가붙임되고, 계속해서, 인터포저 기판 본첩착기 (48)의 곳으로 이송되어 여기에서 압착 등에 의해 본첩부(본접합)되며, 또한 건조기(49)로 절연성 접착재 (14) 및 접착재 (35a, 35b)가 열경화된 후, 제품 권취기 (50)로 감긴다.
게다가, 제조속도를 높이기 위해, 프레스 컷 장치(44), 인터포저 기판 이재장치(47), 인터포저 기판 가첩착기(46) 및 인터포저 기판 본첩착기(48)는 복수 헤드형으로 구성돼 있다.
상술한 일련의 제조라인에 의하면, 정도높은 본더 등을 불요로 하여, 값싸게 고속으로 비접촉 ID 카드류를 제조할 수가 있다.
이상 설명한 바와 같이 본 발명에 의하면, IC 칩을 매설하고, 또 IC 칩의 전극에 접속된 확대전극을 형성한 인터포저 기판을 사용히기 위하여, 안테나 회로기판에 대하여 인터포저 기판을 도통상태에 적층하고자 하는 경우에 있어서, 안테나 회로기판의 안테나 전극에 대한 확대전극의 위치맞춤을 간단히 행할 수가 있으므로, IC 칩이 소형미세화되어도, 비접촉 ID 카드류의 제조코스트(주로 실장코스트)의 증가저지를 도모할 수가 있다,
또, 안테나 회로기판과 인터포저 기판 간의 봉지부에 절연성 접착재를 충전하여 양 기판의 접합을 강화하여, IC 칩의 전극에 언더 배리어 메탈 층(UBM 층)을 형성함애 의해, 안테나 회로기판과 인터포저 기판의 적층구조이어도, 소정개소의 절연과 더불어 IC 칩의 전극과 안테나 회로기판의 안테나 전극의 전기적 접합상태를 양호하게 보존(도통상태에 보존)할 수가 있다.

Claims (11)

  1. 기재에 안테나를 형성한 안테나 회로기판과, IC 칩이 매설된 기재에 상기 IC 칩의 전극에 접속된 확대전극을 형성한 인터포저 기판으로 구성되고, 상기 안테나의 전극과 상기 확대전극을 접합하도록 양 기판이 적층돼 있음을 특징으로 하는 비접촉 ID 카드류.
  2. 제 1 항에 있어서,
    상기 안테나 전극과 상기 확대전극이 도전성 접착재로 접합돼 있음을 특징으로 하는 비접촉 ID 카드류.
  3. 제 1 항에 있어서,
    상기 안테나 회로기판의 기재와 상기 인터포저 기판의 기재의 접착에 의해서 상기 안테나 전극과 상기 확대전극이 직접, 접합돼 있음을 특징으로 하는 비접촉 ID 카드류.
  4. 제 2 항 또는 제 3 항에 있어서,
    상기 안테나 회로기판의 안테나 형성부 및 상기 IC 칩의 전극 형성부를 봉하도록, 상기 안테나 회로기판의 기재와 상기 인터포저 기판의 기재 간에 절연성 접착재가 배설돼 있음을 특징으로 하는 비접촉 ID 카드류.
  5. 제 4 항에 있어서,
    상기 IC 칩의 전극이 언더 배리어 메탈 층을 형성하고 있음을 특징으로 하는 비접촉 ID 카드류.
  6. 제 5 항에 있어서,
    상기 인터포저 기판의 기재 및 상기 안테나 화로기판의 기재가 수지필름으로 구성돼 있음을 특징으로 하는 비접촉 ID 카드류.
  7. IC 칩이 매설된 인터포저 기판의 기재에 상기 IC 칩의 전극과 접속되는 확대전극을 형성하는 전극 형성공정과, 안테나 회로기판의 기재에 형성돼 있는 안테나 전극과 상기 확대전극을 접합하도록 양 기판을 적층하는 기판 적층공정을 가지고 있음을 특징으로 하는 비접촉 ID 카드류의 제조방법.
  8. 제 7 항에 있어서,
    상기 안테나 전극과 상기 확대전극을 도전성 접착재로 접합하도록 양 기판을 적층함을 특징으로 하는 비접촉 ID 카드류의 제조방법.
  9. 제 7 항에 있어서,
    상기 안테나 회로기판의 기재와 상기 인터포저 기판의 기재를 접착함에 의해서 상기 안테나 전극과 상기 확대전극을 직접, 접합하도록 양 기판을 적층함을 특징으로 하는 비접촉 ID 카드류의 제조방법.
  10. 제 8 항 또는 제 9 항에 있어서,
    상기 전극 형성공정을 거친 인터포저 가판에, 상기 IC 칩의 전극 형성부를 피복하도록 절연성 접착재를 부착하는 접착재 부착공정을 거쳐 양 기판을 적층함을 특징으로 하는 비접촉 ID 카드류의 제조방법.
  11. 제 10 항에 있어서,
    상기 확대전극을 스크린 인쇄법에 의해서 형성함을 특징으로 하는 비접촉 ID 카드류의 제조방법.
KR1020027010730A 2000-02-22 2001-02-21 비접촉 아이디 카드 및 그의 제조방법 KR100732648B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000044006 2000-02-22
JPJP-P-2000-00044006 2000-02-22

Publications (2)

Publication Number Publication Date
KR20020081333A true KR20020081333A (ko) 2002-10-26
KR100732648B1 KR100732648B1 (ko) 2007-06-28

Family

ID=18566838

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027010730A KR100732648B1 (ko) 2000-02-22 2001-02-21 비접촉 아이디 카드 및 그의 제조방법

Country Status (8)

Country Link
US (1) US6779733B2 (ko)
EP (2) EP1843280B1 (ko)
JP (1) JP3729491B2 (ko)
KR (1) KR100732648B1 (ko)
CN (1) CN1200822C (ko)
DE (2) DE60137117D1 (ko)
TW (1) TW550515B (ko)
WO (1) WO2001062517A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101332184B1 (ko) * 2013-05-29 2013-11-22 유비벨록스(주) 콤비형 아이씨 카드 제조 시스템 및 제조방법

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6468638B2 (en) 1999-03-16 2002-10-22 Alien Technology Corporation Web process interconnect in electronic assemblies
US6951596B2 (en) 2002-01-18 2005-10-04 Avery Dennison Corporation RFID label technique
US6606247B2 (en) 2001-05-31 2003-08-12 Alien Technology Corporation Multi-feature-size electronic structures
FI112550B (fi) * 2001-05-31 2003-12-15 Rafsec Oy Älytarra ja älytarraraina
US7218527B1 (en) * 2001-08-17 2007-05-15 Alien Technology Corporation Apparatuses and methods for forming smart labels
US6863219B1 (en) * 2001-08-17 2005-03-08 Alien Technology Corporation Apparatuses and methods for forming electronic assemblies
US7214569B2 (en) * 2002-01-23 2007-05-08 Alien Technology Corporation Apparatus incorporating small-feature-size and large-feature-size components and method for making same
KR20030076274A (ko) 2002-03-18 2003-09-26 도레 엔지니아린구 가부시키가이샤 비접촉 아이디 카드류 및 그 제조방법
US6867983B2 (en) * 2002-08-07 2005-03-15 Avery Dennison Corporation Radio frequency identification device and method
KR20050073483A (ko) 2002-10-24 2005-07-13 토레 엔지니어링 가부시키가이샤 비접촉 아이디 카드류 및 그의 제조방법
JP3739752B2 (ja) * 2003-02-07 2006-01-25 株式会社 ハリーズ ランダム周期変速可能な小片移載装置
US7253735B2 (en) 2003-03-24 2007-08-07 Alien Technology Corporation RFID tags and processes for producing RFID tags
US7930815B2 (en) * 2003-04-11 2011-04-26 Avery Dennison Corporation Conductive pattern and method of making
US20040200061A1 (en) * 2003-04-11 2004-10-14 Coleman James P. Conductive pattern and method of making
TWI284842B (en) * 2003-07-14 2007-08-01 Nec Tokin Corp Communication medium capable of carrying out contactless communication and method of producing the same
DE10334578A1 (de) * 2003-07-28 2005-03-10 Infineon Technologies Ag Chipkarte, Chipkartenmodul sowie Verfahren zur Herstellung eines Chipkartenmoduls
WO2005013191A1 (en) 2003-08-05 2005-02-10 Koninklijke Philips Electronics N.V. Module with at least two pairs of module connecting plates
KR20060100199A (ko) * 2003-11-11 2006-09-20 토레 엔지니어링 가부시키가이샤 비접촉 아이디 카드 및 그의 제조 방법
DE102004008840A1 (de) * 2004-02-20 2005-09-01 Bundesdruckerei Gmbh Verfahren zur Herstellung eines buchartigen Wertdokuments sowie ein buchartiges Wertdokument
JP4637499B2 (ja) * 2004-04-23 2011-02-23 大日本印刷株式会社 インターポーザ付シートの巻体およびｉｃタグ
DE102004025684A1 (de) 2004-04-29 2005-11-17 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zum Ausbilden einer Kontaktstruktur zur elektrischen Kontaktierung eines optoelektronischen Halbleiterchips
JP4526878B2 (ja) * 2004-06-16 2010-08-18 大日本印刷株式会社 非接触データキャリア部材取付方法及び装置
KR100602621B1 (ko) * 2004-06-16 2006-07-19 한국조폐공사 조립식 콤비카드 및 이의 제조방법
US7274297B2 (en) * 2004-07-01 2007-09-25 Intermec Ip Corp. RFID tag and method of manufacture
US8178958B2 (en) * 2004-10-19 2012-05-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having antenna and method for manufacturing thereof
US7615479B1 (en) * 2004-11-08 2009-11-10 Alien Technology Corporation Assembly comprising functional block deposited therein
US20060109130A1 (en) * 2004-11-22 2006-05-25 Hattick John B Radio frequency identification (RFID) tag for an item having a conductive layer included or attached
US7385284B2 (en) * 2004-11-22 2008-06-10 Alien Technology Corporation Transponder incorporated into an electronic device
US7688206B2 (en) 2004-11-22 2010-03-30 Alien Technology Corporation Radio frequency identification (RFID) tag for an item having a conductive layer included or attached
US20090217515A1 (en) * 2004-12-03 2009-09-03 Hallys Corporation Electronic component production method and electronic component production equipment
US7578053B2 (en) * 2004-12-03 2009-08-25 Hallys Corporation Interposer bonding device
KR100674926B1 (ko) * 2004-12-08 2007-01-26 삼성전자주식회사 메모리 카드 및 그 제조 방법
US7912499B2 (en) * 2005-03-31 2011-03-22 Black Sand Technologies, Inc. Techniques for partitioning radios in wireless communication systems
WO2006109678A1 (ja) 2005-04-06 2006-10-19 Hallys Corporation 電子部品の製造装置
JP5036541B2 (ja) * 2005-04-18 2012-09-26 株式会社 ハリーズ 電子部品及び、この電子部品の製造方法
JP4171008B2 (ja) * 2005-07-11 2008-10-22 株式会社東芝 アンテナ装置および携帯無線機
US20070031992A1 (en) * 2005-08-05 2007-02-08 Schatz Kenneth D Apparatuses and methods facilitating functional block deposition
EP1952312B1 (en) * 2005-10-14 2012-02-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and communication system using the semiconductor device
US20070240304A1 (en) * 2006-04-12 2007-10-18 Eisenhardt Randolph W RFID article with interleaf
JP4992465B2 (ja) * 2007-02-22 2012-08-08 富士通株式会社 Ｒｆｉｄタグおよびｒｆｉｄタグの製造方法
CN101281992B (zh) * 2007-04-03 2015-08-26 联想(北京)有限公司 无线芯片及无线设备
JP2010160706A (ja) * 2009-01-08 2010-07-22 Hallys Corp 非接触ｉｃタグ類
US8387870B2 (en) * 2009-01-16 2013-03-05 Secure Exchange Solutions, Llc Methods and systems for fabricating a transaction card incorporating a memory
KR20120138517A (ko) * 2011-06-15 2012-12-26 삼성전자주식회사 칩 고정 장치 및 이를 이용한 칩의 테스트 방법
JP2014170811A (ja) * 2013-03-01 2014-09-18 Sony Corp ＣＳＰ（ＣｈｉｐＳｉｚｅＰａｃｋａｇｅ）
US9554469B2 (en) * 2014-12-05 2017-01-24 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Method of fabricating a polymer frame with a rectangular array of cavities
CN106250970A (zh) * 2016-07-29 2016-12-21 东莞市芯安智能科技有限公司 单面非接触式代币卡及其制作方法
SE542007C2 (en) * 2017-10-13 2020-02-11 Stora Enso Oyj A method and an apparatus for producing a radio-frequency identification transponder
WO2020152915A1 (ja) * 2019-01-25 2020-07-30 株式会社村田製作所 無線通信デバイスおよびその製造方法
CN112248491B (zh) * 2020-10-12 2022-04-22 东北电力大学 一种微流控芯片的复合加工装置

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120296A (ja) 1992-10-07 1994-04-28 Hitachi Ltd 半導体集積回路装置
US5545291A (en) * 1993-12-17 1996-08-13 The Regents Of The University Of California Method for fabricating self-assembling microstructures
US5824186A (en) * 1993-12-17 1998-10-20 The Regents Of The University Of California Method and apparatus for fabricating self-assembling microstructures
DE4416697A1 (de) * 1994-05-11 1995-11-16 Giesecke & Devrient Gmbh Datenträger mit integriertem Schaltkreis
JP3529162B2 (ja) * 1994-07-11 2004-05-24 株式会社住田光学ガラス 赤外可視波長上方変換材料
DE4427309C2 (de) * 1994-08-02 1999-12-02 Ibm Herstellung eines Trägerelementmoduls zum Einbau in Chipkarten oder andere Datenträgerkarten
EP0786357A4 (en) * 1994-09-22 2000-04-05 Rohm Co Ltd CONTACTLESS CHIP CARD AND METHOD FOR PRODUCING THE SAME
AT1470U1 (de) * 1995-08-01 1997-05-26 Austria Card Laminierte karte und verfahren zu ihrer herstellung
DE19534480C2 (de) * 1995-09-18 1999-11-11 David Finn IC-Kartenmodul zur Herstellung einer IC-Karte sowie IC-Karte mit einem IC-Kartenmodul
US5773359A (en) * 1995-12-26 1998-06-30 Motorola, Inc. Interconnect system and method of fabrication
JPH09321391A (ja) * 1996-05-31 1997-12-12 Olympus Optical Co Ltd フレキシブル配線板
JPH1050709A (ja) * 1996-07-29 1998-02-20 Toshiba Corp 半導体装置の製造方法
DE19637306C1 (de) * 1996-09-13 1998-05-20 Orga Kartensysteme Gmbh Verfahren zur Herstellung einer Chipkarte
JP2000516044A (ja) * 1996-10-10 2000-11-28 サムソン・エレクトロニクス・カンパニー・リミテッド マイクロ波ハイブリッド集積回路
JPH10166770A (ja) * 1996-12-17 1998-06-23 Rohm Co Ltd 非接触型ｉｃカード及びその製造方法
JPH10203060A (ja) * 1997-01-20 1998-08-04 Toshiba Corp 無線カード
DE19709985A1 (de) * 1997-03-11 1998-09-17 Pav Card Gmbh Chipkarte, Verbindungsanordnung und Verfahren zum Herstellen einer Chipkarte
DE19710144C2 (de) * 1997-03-13 1999-10-14 Orga Kartensysteme Gmbh Verfahren zur Herstellung einer Chipkarte und nach dem Verfahren hergestellte Chipkarte
US5904859A (en) * 1997-04-02 1999-05-18 Lucent Technologies Inc. Flip chip metallization
JPH10329462A (ja) * 1997-05-30 1998-12-15 Hitachi Chem Co Ltd 電子部品装置及びこれを用いたｉｃカード
FR2764414B1 (fr) * 1997-06-10 1999-08-06 Gemplus Card Int Procede de fabrication de carte a puce sans contact
JPH1134553A (ja) * 1997-07-18 1999-02-09 Rohm Co Ltd Ｉｃモジュール、およびその製造方法、ならびにこれを備えたｉｃカード
DE19745648A1 (de) * 1997-10-15 1998-11-26 Siemens Ag Trägerelement für einen Halbleiterchip zum Einbau in Chipkarten
FR2780848A1 (fr) * 1998-07-06 2000-01-07 Solaic Sa Antenne a bornes de connexion ajourees pour carte a circuit integre, et carte a circuit integre comprenant une telle antenne
DE69927342T2 (de) * 1998-07-08 2006-06-22 Dai Nippon Printing Co., Ltd. Kontaktlose chipkarte und verfahren zu ihrer herstellung
FR2781298B1 (fr) * 1998-07-20 2003-01-31 St Microelectronics Sa Procede de fabrication d'une carte a puce electronique et carte a puce electronique

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101332184B1 (ko) * 2013-05-29 2013-11-22 유비벨록스(주) 콤비형 아이씨 카드 제조 시스템 및 제조방법

Also Published As

Publication number Publication date
KR100732648B1 (ko) 2007-06-28
WO2001062517A1 (fr) 2001-08-30
CN1200822C (zh) 2005-05-11
DE60137117D1 (de) 2009-02-05
EP1843280A1 (en) 2007-10-10
DE60144452D1 (de) 2011-05-26
JP3729491B2 (ja) 2005-12-21
EP1258370A4 (en) 2004-06-16
EP1843280B1 (en) 2011-04-13
EP1258370A1 (en) 2002-11-20
TW550515B (en) 2003-09-01
US6779733B2 (en) 2004-08-24
US20030029921A1 (en) 2003-02-13
EP1258370B1 (en) 2008-12-24
CN1404445A (zh) 2003-03-19

Similar Documents

Publication Publication Date Title
KR100732648B1 (ko) 비접촉 아이디 카드 및 그의 제조방법
US8198135B2 (en) Method for producing flexible integrated circuits which may be provided contiguously
US6664645B2 (en) Method of mounting a semiconductor chip, circuit board for flip-chip connection and method of manufacturing the same, electromagnetic wave readable data carrier and method of manufacturing the same, and electronic component module for an electromagnetic wave readable data carrier
JPH10270624A (ja) チップサイズパッケージ及びその製造方法
KR100315138B1 (ko) 반도체장치와그의제조방법및필름캐리어테이프와그의제조방법
TW463333B (en) Manufacturing method of semiconductor device and semiconductor module
JP4240899B2 (ja) 半導体装置及び半導体装置の製造方法
JP4353181B2 (ja) 電子装置の製造方法
KR100309962B1 (ko) 테이프캐리어및그제조방법
JP4386038B2 (ja) 電子装置の製造方法
JP2007066235A (ja) 電子装置の製造方法
MX2008012339A (es) Metodos para sujetar un montaje de circuito integrado de un chip invertido a un sustrato.
JPH11135567A (ja) 異方性導電膜、半導体装置の製造方法
JP5098313B2 (ja) 配線基板
JPH10209211A (ja) フイルム供給装置及びその方法並びに実装装置及びその方法
JP3594502B2 (ja) 半導体パッケージの製造方法及びその装置
JP4712373B2 (ja) 電子タグ用インレットの製造方法および電子タグ用インレット
JPH10341068A (ja) プリント配線基板及び電子部品の実装方法
JP2006019606A (ja) 電子部品の製造方法および電子部品ならびにｉｃカード
JPS6359594A (ja) フイルムキヤリア基板
JP2006140525A (ja) 半導体装置の実装体、半導体装置実装体の製造方法
JP2002016112A (ja) 半導体装置及びその製造方法
JPH03101140A (ja) 半導体装置
JP2005259741A (ja) ラミネートロールを用いたｂｇａテープへの半導体素子の実装方法
JPH0493040A (ja) フィルムキャリアテープ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130614

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140702

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150605

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160610

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170612

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190612

Year of fee payment: 13