JPH10209211A - フイルム供給装置及びその方法並びに実装装置及びその方法 - Google Patents
フイルム供給装置及びその方法並びに実装装置及びその方法Info
- Publication number
- JPH10209211A JPH10209211A JP9008574A JP857497A JPH10209211A JP H10209211 A JPH10209211 A JP H10209211A JP 9008574 A JP9008574 A JP 9008574A JP 857497 A JP857497 A JP 857497A JP H10209211 A JPH10209211 A JP H10209211A
- Authority
- JP
- Japan
- Prior art keywords
- film
- anisotropic conductive
- conductive film
- cutting
- acf
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L24/743—Apparatus for manufacturing layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Abstract
(57)【要約】
【課題】本発明は、所望のサイズのフイルムを容易に供
給対象に供給し得るフイルム供給装置及びその方法並び
に実装装置及びその方法を実現しようとするものであ
る。 【解決手段】上述のように本発明によれば、順次供給さ
れるシート状の異方性導電フイルムを電子部品のサイズ
に合わせて切断加工した後、配線基板の所定位置に異方
性導電フイルムを貼り付けるようにしたことにより、所
望のサイズの異方性導電フイルムを容易に供給対象に供
給することができる。
給対象に供給し得るフイルム供給装置及びその方法並び
に実装装置及びその方法を実現しようとするものであ
る。 【解決手段】上述のように本発明によれば、順次供給さ
れるシート状の異方性導電フイルムを電子部品のサイズ
に合わせて切断加工した後、配線基板の所定位置に異方
性導電フイルムを貼り付けるようにしたことにより、所
望のサイズの異方性導電フイルムを容易に供給対象に供
給することができる。
Description
【０００１】
【目次】以下の順序で本発明を説明する。
【０００２】発明の属する技術分野 従来の技術（図６（Ａ）〜図８（Ｃ）） 発明が解決しようとする課題 課題を解決するための手段 発明の実施の形態（図１〜図５） 発明の効果
【０００３】
【発明の属する技術分野】本発明はフイルム供給装置及
びその方法並びに実装装置及びその方法に関し、例えば
半導体チツプをフリツプチツプ法により配線基板上に実
装する際に適用して好適なものである。
びその方法並びに実装装置及びその方法に関し、例えば
半導体チツプをフリツプチツプ法により配線基板上に実
装する際に適用して好適なものである。
【０００４】
【従来の技術】近年、パーソナルデイジタルセルラホ
ン、ＶＣＲ（Video Cassette Recorder）及び地上波又
は衛星放送用のチユーナ等の電子機器においては、信号
伝送、信号処理及び信号記録のデジタル化が進行すると
共に、取り扱われる情報量も増大し、またシステムクロ
ツクも増加する傾向にある。
ン、ＶＣＲ（Video Cassette Recorder）及び地上波又
は衛星放送用のチユーナ等の電子機器においては、信号
伝送、信号処理及び信号記録のデジタル化が進行すると
共に、取り扱われる情報量も増大し、またシステムクロ
ツクも増加する傾向にある。
【０００５】さらに電子機器においては、セルラ電話、
ＩＳＤＮ（Integrated Services Digital Network ）及
びパーソナルコンピユータ（ＰＣ）等の情報通信（ネツ
トワーク）技術の進展により、様々な機器に対して高周
波ブロツクや高速シリアルインタフエイス等が搭載され
るようになされている。
ＩＳＤＮ（Integrated Services Digital Network ）及
びパーソナルコンピユータ（ＰＣ）等の情報通信（ネツ
トワーク）技術の進展により、様々な機器に対して高周
波ブロツクや高速シリアルインタフエイス等が搭載され
るようになされている。
【０００６】このようなデジタル化及び信号の高速化と
いつたシステムの変化に伴い、近年ではノイズの減少や
機器の小型化の要請により、半導体チツプの実装方法と
してマルチチツプモジユール（ＭＣＭ：Multi-chip-mod
ule)化による実装方法や、フリツプチツプ実装等のベア
チツプ実装方法が用いられている。
いつたシステムの変化に伴い、近年ではノイズの減少や
機器の小型化の要請により、半導体チツプの実装方法と
してマルチチツプモジユール（ＭＣＭ：Multi-chip-mod
ule)化による実装方法や、フリツプチツプ実装等のベア
チツプ実装方法が用いられている。
【０００７】特にフリツプチツプ実装方法においては、
通常、半導体チツプの入出力電極（パツド）上にそれぞ
れ突起状電極（バンプ）を形成し、当該半導体チツプを
フエイスダウン法により配線基板上にはんだ等を介して
実装するようになされている。この場合、半導体チツプ
の各突起状電極を形成するにあたつて、従来、金属ワイ
ヤの先端を溶融して形成したボール状の塊を接続パツド
上に超音波圧着し、当該金属ワイヤを引きちぎることに
より形成されたバンプ（以下、これをワイヤバンプと呼
ぶ）がある。
通常、半導体チツプの入出力電極（パツド）上にそれぞ
れ突起状電極（バンプ）を形成し、当該半導体チツプを
フエイスダウン法により配線基板上にはんだ等を介して
実装するようになされている。この場合、半導体チツプ
の各突起状電極を形成するにあたつて、従来、金属ワイ
ヤの先端を溶融して形成したボール状の塊を接続パツド
上に超音波圧着し、当該金属ワイヤを引きちぎることに
より形成されたバンプ（以下、これをワイヤバンプと呼
ぶ）がある。
【０００８】具体的に図６（Ａ）〜（Ｅ）において、ワ
イヤボンデイング装置（図示せず）を用いて半導体チツ
プの実装面に例えば金（Ａｕ）でなる複数のワイヤバン
プを形成する工程を示す。
イヤボンデイング装置（図示せず）を用いて半導体チツ
プの実装面に例えば金（Ａｕ）でなる複数のワイヤバン
プを形成する工程を示す。
【０００９】このワイヤボンデイング装置では、キヤピ
ラリ１から金（Ａｕ）ワイヤ２が引き出されるようにな
されている。まずキヤピラリ１から所定の長さで引き出
された金（Ａｕ）ワイヤ２の先端を放電させて溶融する
ことにより、ボール状の塊（以下、これを金ボールと呼
ぶ）２Ａを形成する（図６（Ａ））。続いてこの金ボー
ル２Ａを半導体チツプ３の回路面３Ａに形成された接続
パツド４上に位置合わせした後、超音波加熱しながら矢
印ｚで示す方向に押圧することにより、金ボール２Ａを
圧着させる（図６（Ｂ））。
ラリ１から金（Ａｕ）ワイヤ２が引き出されるようにな
されている。まずキヤピラリ１から所定の長さで引き出
された金（Ａｕ）ワイヤ２の先端を放電させて溶融する
ことにより、ボール状の塊（以下、これを金ボールと呼
ぶ）２Ａを形成する（図６（Ａ））。続いてこの金ボー
ル２Ａを半導体チツプ３の回路面３Ａに形成された接続
パツド４上に位置合わせした後、超音波加熱しながら矢
印ｚで示す方向に押圧することにより、金ボール２Ａを
圧着させる（図６（Ｂ））。
【００１０】次いでキヤピラリ１を矢印ｚで示す方向と
は逆方向に上昇させて、金ボール２Ａから金ワイヤ２を
引きちぎることによりワイヤバンプ５を形成する（図６
（Ｃ））。このように図６（Ａ）〜（Ｅ）に示す金ボー
ル２Ａの形成工程を繰り返すことにより、半導体チツプ
３の回路面３Ａに所定パターンで形成された複数の接続
パツド４の全てに対応してそれぞれワイヤバンプ５が形
成される。
は逆方向に上昇させて、金ボール２Ａから金ワイヤ２を
引きちぎることによりワイヤバンプ５を形成する（図６
（Ｃ））。このように図６（Ａ）〜（Ｅ）に示す金ボー
ル２Ａの形成工程を繰り返すことにより、半導体チツプ
３の回路面３Ａに所定パターンで形成された複数の接続
パツド４の全てに対応してそれぞれワイヤバンプ５が形
成される。
【００１１】ところで、このように形成されたワイヤバ
ンプ５にはピン状の突起が形成され易いことから、かか
る突起を平坦化（レベリング）させる必要がある。この
ためワイヤボンデイング装置には、矢印ｚで示す方向又
はこれとは逆方向に上下移動自在なレベリングツール６
が設けられ、当該レベリングツール６の下側先端部が複
数のワイヤバンプ５全てに相当する平坦面６Ａでなる略
円柱状に形成されている（図６（Ｄ））。
ンプ５にはピン状の突起が形成され易いことから、かか
る突起を平坦化（レベリング）させる必要がある。この
ためワイヤボンデイング装置には、矢印ｚで示す方向又
はこれとは逆方向に上下移動自在なレベリングツール６
が設けられ、当該レベリングツール６の下側先端部が複
数のワイヤバンプ５全てに相当する平坦面６Ａでなる略
円柱状に形成されている（図６（Ｄ））。
【００１２】次いで、このレベリングツール６の平坦面
６Ａを半導体チツプ３の回路面３Ａに位置合わせした
後、当該レベリングツール６を矢印ｚで示す方向に下降
移動させることにより、これら複数のワイヤバンプ５が
平坦面６Ａに当接押圧され、この結果一括して平坦化
（レベリング）される。かくして図６（Ｅ）に示すよう
に、半導体チツプ３の回路面３Ａに所定パターンで形成
された接続パツド４に対応してそれぞれワイヤバンプ５
を対応して形成することができる。
６Ａを半導体チツプ３の回路面３Ａに位置合わせした
後、当該レベリングツール６を矢印ｚで示す方向に下降
移動させることにより、これら複数のワイヤバンプ５が
平坦面６Ａに当接押圧され、この結果一括して平坦化
（レベリング）される。かくして図６（Ｅ）に示すよう
に、半導体チツプ３の回路面３Ａに所定パターンで形成
された接続パツド４に対応してそれぞれワイヤバンプ５
を対応して形成することができる。
【００１３】このようにフリツプチツプ実装方法は、パ
ツケージＩＣ等を用いた実装方法と比較して、低インダ
クタンス及び低容量でなり、かつ配線パスが短く形成さ
れるといつた高速及び高周波特性に優れた特徴を有す
る。さらに直接ガラスエポキシ基板等へ半導体チツプを
搭載し得ることから、高密度実装を実現することができ
る。
ツケージＩＣ等を用いた実装方法と比較して、低インダ
クタンス及び低容量でなり、かつ配線パスが短く形成さ
れるといつた高速及び高周波特性に優れた特徴を有す
る。さらに直接ガラスエポキシ基板等へ半導体チツプを
搭載し得ることから、高密度実装を実現することができ
る。
【００１４】ここでフリツプチツプ接続の例として、特
に異方性導電フイルム（ＡＣＦ）を接続媒体としたプリ
ント回路基板を図７に示す。この異方性導電フイルムを
接続媒体とする実装方法は、他のフリツプチツプ実装方
法と異なり、アンダーフイル樹脂等の充填硬化工程が不
要となる点で非常に効率が良い。
に異方性導電フイルム（ＡＣＦ）を接続媒体としたプリ
ント回路基板を図７に示す。この異方性導電フイルムを
接続媒体とする実装方法は、他のフリツプチツプ実装方
法と異なり、アンダーフイル樹脂等の充填硬化工程が不
要となる点で非常に効率が良い。
【００１５】このプリント回路基板１０において、半導
体チツプ３の回路面３Ａに複数のアルミニウム（Ａｌ）
でなる接続パツド４が所定パターンで形成され、当該各
接続パツド４に対応してそれぞれ金（Ａｕ）等でなるワ
イヤバンプ５が形成されている（図６（Ｅ））。またガ
ラスエポキシ樹脂でなる配線基板１１の基板面１１Ａに
は複数のランド１２が所定パターンで形成され、当該各
ランド１２を覆うように異方性導電フイルム１３が貼り
付けられている。この異方性導電フイルム１３は所定の
厚みを有し、内部に複数の導電粒子１４が分散して混入
された構成からなる。
体チツプ３の回路面３Ａに複数のアルミニウム（Ａｌ）
でなる接続パツド４が所定パターンで形成され、当該各
接続パツド４に対応してそれぞれ金（Ａｕ）等でなるワ
イヤバンプ５が形成されている（図６（Ｅ））。またガ
ラスエポキシ樹脂でなる配線基板１１の基板面１１Ａに
は複数のランド１２が所定パターンで形成され、当該各
ランド１２を覆うように異方性導電フイルム１３が貼り
付けられている。この異方性導電フイルム１３は所定の
厚みを有し、内部に複数の導電粒子１４が分散して混入
された構成からなる。
【００１６】この配線基板１１を実装基体とするフリツ
プチツプ実装工程を図８（Ａ）〜（Ｃ）に示す。まず配
線基板１１の基板面１１Ａに所定パターンで形成された
複数のランド１２を覆うように異方性導電フイルム１３
を貼り付ける（８（Ａ）及び（Ｂ））。
プチツプ実装工程を図８（Ａ）〜（Ｃ）に示す。まず配
線基板１１の基板面１１Ａに所定パターンで形成された
複数のランド１２を覆うように異方性導電フイルム１３
を貼り付ける（８（Ａ）及び（Ｂ））。
【００１７】続いて半導体チツプ３を配線基板１１に実
装するには、まず半導体チツプ３の回路面３Ａを配線基
板１１の基板面１１Ａに対向させた後、各ワイヤバンプ
５を当該基板面１１Ａに形成された各ランド１２に対応
させて位置合わせする。この状態において、 100〜 240
〔℃〕、５〜40〔sec 〕及び１バンプ当たりの圧力５〜
100〔ｇ〕で熱圧着することにより、半導体チツプ３及
び配線基板１１間に異方性導電フイルム１３が充填さ
れ、この結果、半導体チツプ３は簡単に配線基板１１の
基板面１１Ａにフリツプチツプ実装される（図８
（Ｃ））。
装するには、まず半導体チツプ３の回路面３Ａを配線基
板１１の基板面１１Ａに対向させた後、各ワイヤバンプ
５を当該基板面１１Ａに形成された各ランド１２に対応
させて位置合わせする。この状態において、 100〜 240
〔℃〕、５〜40〔sec 〕及び１バンプ当たりの圧力５〜
100〔ｇ〕で熱圧着することにより、半導体チツプ３及
び配線基板１１間に異方性導電フイルム１３が充填さ
れ、この結果、半導体チツプ３は簡単に配線基板１１の
基板面１１Ａにフリツプチツプ実装される（図８
（Ｃ））。
【００１８】因みに、その他のフリツプチツプ接続の例
としては、半導体チツプの接続パツド上に高融点はんだ
バンプを形成し、実装配線基板上にはんだプリコートを
行つて接続するはんだバンプ方式や、半導体チツプの接
続パツド上に金（Ａｕ）ワイヤボンデイングを用いて金
バンプを形成し、銀（Ａｇ）ペーストなどの導電性ペー
ストをバンプ上に適量転写した後、直接実装配線基板上
にマウント接続する導電性ペースト方式、さらには半導
体チツプの接続パツド上に金（Ａｕ）ワイヤボンデイン
グを用いてミクロンオーダーで金バンプを形成し、光硬
化性樹脂を接続媒体として半導体チツプと配線基板とを
圧接することにより当該光硬化性樹脂の硬化収縮作用に
基づいて電気的接続を確保するＭＢＢ（Micro Bump Bon
ding）方式等がある。
としては、半導体チツプの接続パツド上に高融点はんだ
バンプを形成し、実装配線基板上にはんだプリコートを
行つて接続するはんだバンプ方式や、半導体チツプの接
続パツド上に金（Ａｕ）ワイヤボンデイングを用いて金
バンプを形成し、銀（Ａｇ）ペーストなどの導電性ペー
ストをバンプ上に適量転写した後、直接実装配線基板上
にマウント接続する導電性ペースト方式、さらには半導
体チツプの接続パツド上に金（Ａｕ）ワイヤボンデイン
グを用いてミクロンオーダーで金バンプを形成し、光硬
化性樹脂を接続媒体として半導体チツプと配線基板とを
圧接することにより当該光硬化性樹脂の硬化収縮作用に
基づいて電気的接続を確保するＭＢＢ（Micro Bump Bon
ding）方式等がある。
【００１９】
【発明が解決しようとする課題】ところで、このような
プリント回路基板１０を作製するにあたつて、配線基板
１１の基板面１１Ａに異方性導電フイルム１３を貼り付
ける前段階として、当該異方性導電フイルム１３を予め
半導体チツプ３の回路面３Ａのサイズに切断加工してお
く必要がある。
プリント回路基板１０を作製するにあたつて、配線基板
１１の基板面１１Ａに異方性導電フイルム１３を貼り付
ける前段階として、当該異方性導電フイルム１３を予め
半導体チツプ３の回路面３Ａのサイズに切断加工してお
く必要がある。
【００２０】この異方性導電フイルムは、各製造メーカ
ーによつて所定の長さ単位で所定幅のテープ状に加工さ
れ、それぞれリールに巻き付けられた状態で製品化され
ている。このためユーザは、所望の幅を有するテープ状
の異方性導電フイルムが巻き付けられたリールを購入し
て、実装対象となる半導体チツプのサイズとほぼ同等の
サイズに異方性導電フイルムを切断加工して使用するよ
うになされている。
ーによつて所定の長さ単位で所定幅のテープ状に加工さ
れ、それぞれリールに巻き付けられた状態で製品化され
ている。このためユーザは、所望の幅を有するテープ状
の異方性導電フイルムが巻き付けられたリールを購入し
て、実装対象となる半導体チツプのサイズとほぼ同等の
サイズに異方性導電フイルムを切断加工して使用するよ
うになされている。
【００２１】この場合、ユーザは異方性導電フイルムを
半導体チツプのサイズとほぼ同等のサイズで切断加工し
なければならないため、各半導体チツプ毎にそれぞれ異
なるリール幅の異方性導電フイルムを用意しなければな
らない煩雑さがあつた。
半導体チツプのサイズとほぼ同等のサイズで切断加工し
なければならないため、各半導体チツプ毎にそれぞれ異
なるリール幅の異方性導電フイルムを用意しなければな
らない煩雑さがあつた。
【００２２】一方、異方性導電フイルムの製造メーカー
側でも、種々のリール幅に対応した異方性導電フイルム
の加工用の型を作製するには、多大な費用と時間がかか
るという煩雑さがあつた。
側でも、種々のリール幅に対応した異方性導電フイルム
の加工用の型を作製するには、多大な費用と時間がかか
るという煩雑さがあつた。
【００２３】本発明は以上の点を考慮してなされたもの
で、所望のサイズのフイルムを容易に供給対象に供給し
得るフイルム供給装置及びその方法並びに実装装置及び
その方法を提案しようとするものである。
で、所望のサイズのフイルムを容易に供給対象に供給し
得るフイルム供給装置及びその方法並びに実装装置及び
その方法を提案しようとするものである。
【００２４】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、順次供給されるシート状のフイル
ムを所定サイズに切断加工する切断加工手段と、切断加
工手段によつて切断加工されたフイルムを保持し、搬送
して配線基板上の所定位置に貼り付ける搬送手段とを備
えるようにする。
め本発明においては、順次供給されるシート状のフイル
ムを所定サイズに切断加工する切断加工手段と、切断加
工手段によつて切断加工されたフイルムを保持し、搬送
して配線基板上の所定位置に貼り付ける搬送手段とを備
えるようにする。
【００２５】また本発明においては、順次供給されるシ
ート状のフイルムを所定サイズに切断加工した後、配線
基板の所定位置上にフイルムを貼り付けるようにする。
ート状のフイルムを所定サイズに切断加工した後、配線
基板の所定位置上にフイルムを貼り付けるようにする。
【００２６】さらに本発明においては、電子部品を配線
基板上の所定位置に異方性導電フイルムを介して実装す
る実装装置において、順次供給されるシート状の異方性
導電フイルムを電子部品のサイズに合わせて切断加工す
る切断加工手段と、切断加工手段によつて切断加工され
た異方性導電フイルムを保持し、搬送して配線基板上の
所定位置に貼り付ける貼付手段とを備えるようにする。
基板上の所定位置に異方性導電フイルムを介して実装す
る実装装置において、順次供給されるシート状の異方性
導電フイルムを電子部品のサイズに合わせて切断加工す
る切断加工手段と、切断加工手段によつて切断加工され
た異方性導電フイルムを保持し、搬送して配線基板上の
所定位置に貼り付ける貼付手段とを備えるようにする。
【００２７】さらに本発明においては、電子部品を配線
基板上の所定位置に異方性導電フイルムを介して実装す
る実装方法において、順次供給されるシート状の異方性
導電フイルムを電子部品のサイズに合わせて切断加工し
た後、配線基板の所定位置に異方性導電フイルムを貼り
付けるようにする。
基板上の所定位置に異方性導電フイルムを介して実装す
る実装方法において、順次供給されるシート状の異方性
導電フイルムを電子部品のサイズに合わせて切断加工し
た後、配線基板の所定位置に異方性導電フイルムを貼り
付けるようにする。
【００２８】かくして予め電子回路のサイズとほぼ同じ
サイズのテープ状でなるフイルムが巻き付けられたリー
ルを用意する必要がなくて済み、この結果、所望のサイ
ズのフイルムを容易に供給対象に供給することができ
る。
サイズのテープ状でなるフイルムが巻き付けられたリー
ルを用意する必要がなくて済み、この結果、所望のサイ
ズのフイルムを容易に供給対象に供給することができ
る。
【００２９】
【発明の実施の形態】以下図面について、本発明の一実
施例を詳述する。
施例を詳述する。
【００３０】図１において２０は全体としてＡＣＦ切断
貼付装置を示し、配線基板１１は、架台２１上に設けら
れたベルトコンベア２２に供給され、当該ベルトコンベ
ア２２を介して順次矢印ｘで示す方向に搬送される。ま
た架台２１上にはＡＣＦ積層ステージ２３、ＡＣＦ供給
部２４及びＡＣＦ切断ステージ２５が連なるように配置
されている。
貼付装置を示し、配線基板１１は、架台２１上に設けら
れたベルトコンベア２２に供給され、当該ベルトコンベ
ア２２を介して順次矢印ｘで示す方向に搬送される。ま
た架台２１上にはＡＣＦ積層ステージ２３、ＡＣＦ供給
部２４及びＡＣＦ切断ステージ２５が連なるように配置
されている。
【００３１】このＡＣＦ積層ステージ２３上には、所定
サイズでなる複数の異方性導電フイルム１３が積層して
載置されている。この場合、これら複数の異方性導電フ
イルム１３は、各製造メーカーによつて所定サイズでシ
ート状に加工されかつ表面に保護膜（図示せず）が塗布
された状態で製品化されたものである。
サイズでなる複数の異方性導電フイルム１３が積層して
載置されている。この場合、これら複数の異方性導電フ
イルム１３は、各製造メーカーによつて所定サイズでシ
ート状に加工されかつ表面に保護膜（図示せず）が塗布
された状態で製品化されたものである。
【００３２】またＡＣＦ供給部２４には矢印ａで示す方
向に回転移動する移載アーム２４Ａが設けられ、当該移
載アーム２４Ａ先端の吸着ヘツド２４Ｂが異方性導電フ
イルム１３を吸着保持し得るようになされている。
向に回転移動する移載アーム２４Ａが設けられ、当該移
載アーム２４Ａ先端の吸着ヘツド２４Ｂが異方性導電フ
イルム１３を吸着保持し得るようになされている。
【００３３】かくしてＡＣＦ供給部２４は、移載アーム
２４ＡをＡＣＦ積層ステージ２３上に位置決めした後、
当該ＡＣＦ積層ステージ２３の最上段の異方性導電フイ
ルム１３を吸着ヘツド２４Ｂに吸着保持させたまま移載
アーム２４Ａを矢印ａで示す方向に回転移動することに
より、当該吸着ヘツド２４ＢをＡＣＦ切断ステージ２５
上に移載するようになされている。
２４ＡをＡＣＦ積層ステージ２３上に位置決めした後、
当該ＡＣＦ積層ステージ２３の最上段の異方性導電フイ
ルム１３を吸着ヘツド２４Ｂに吸着保持させたまま移載
アーム２４Ａを矢印ａで示す方向に回転移動することに
より、当該吸着ヘツド２４ＢをＡＣＦ切断ステージ２５
上に移載するようになされている。
【００３４】このＡＣＦ切断ステージ２５の近傍位置に
はＸ軸テーブル２６が固定され、当該Ｘ軸テーブル２６
には、Ｙ軸テーブル２７を固定保持してなるＸ軸駆動部
２８が、Ｘ軸テーブル２６に沿つて矢印ｘで示す方向又
はこれとは逆方向に移動自在に取り付けられている。
はＸ軸テーブル２６が固定され、当該Ｘ軸テーブル２６
には、Ｙ軸テーブル２７を固定保持してなるＸ軸駆動部
２８が、Ｘ軸テーブル２６に沿つて矢印ｘで示す方向又
はこれとは逆方向に移動自在に取り付けられている。
【００３５】このＹ軸テーブル２７には、Ｙ軸駆動部２
９がＹ軸テーブル２７に沿つて矢印ｙで示す方向又はこ
れとは逆方向に移動自在に取り付けられている。このＹ
駆動部２９のＡＣＦ切断ステージ２５側には、ＡＣＦ切
断貼付部３０が固定保持されている。
９がＹ軸テーブル２７に沿つて矢印ｙで示す方向又はこ
れとは逆方向に移動自在に取り付けられている。このＹ
駆動部２９のＡＣＦ切断ステージ２５側には、ＡＣＦ切
断貼付部３０が固定保持されている。
【００３６】また架台２１上におけるベルトコンベア２
２の真下でかつＹ軸テーブル２７の下方位置（以下、こ
の位置をＡＣＦ貼付位置と呼ぶ）には、バツクアツプ部
３１が架台２１の内部に設けられ、矢印ｚで示す方向又
はこれとは逆方向に昇降移動し得るようになされてい
る。このバツクアツプ部３１は上昇移動したときに架台
２１上に露出して、ベルトコンベア２２に沿つて搬送さ
れる配線基板１１を下側から当接保持することができ
る。
２の真下でかつＹ軸テーブル２７の下方位置（以下、こ
の位置をＡＣＦ貼付位置と呼ぶ）には、バツクアツプ部
３１が架台２１の内部に設けられ、矢印ｚで示す方向又
はこれとは逆方向に昇降移動し得るようになされてい
る。このバツクアツプ部３１は上昇移動したときに架台
２１上に露出して、ベルトコンベア２２に沿つて搬送さ
れる配線基板１１を下側から当接保持することができ
る。
【００３７】ここで図２（Ａ）及び（Ｂ）において、Ａ
ＣＦ切断貼付部３０の構成を示す。ＡＣＦ切断貼付部３
０は、吸着駆動部（図示せず）及び当該吸着駆動部の下
端に設けられた吸着ツール３５を有する。この吸着ツー
ル３５の下端には吸着ヘツド３５Ａが固着され、吸着駆
動部の駆動に応じて矢印ｚで示す方向又はこれとは逆方
向に移動し得るようになされている。また吸着ヘツド３
５Ａの中央には、貫通孔３５Ｂが吸着ツール３５を介し
て吸着駆動部と連通するように形成され、吸着駆動部の
駆動によつて吸着ヘツド３５Ａの吸着面３５ＡＸ側から
所定の負圧で吸引し得るようになされている。
ＣＦ切断貼付部３０の構成を示す。ＡＣＦ切断貼付部３
０は、吸着駆動部（図示せず）及び当該吸着駆動部の下
端に設けられた吸着ツール３５を有する。この吸着ツー
ル３５の下端には吸着ヘツド３５Ａが固着され、吸着駆
動部の駆動に応じて矢印ｚで示す方向又はこれとは逆方
向に移動し得るようになされている。また吸着ヘツド３
５Ａの中央には、貫通孔３５Ｂが吸着ツール３５を介し
て吸着駆動部と連通するように形成され、吸着駆動部の
駆動によつて吸着ヘツド３５Ａの吸着面３５ＡＸ側から
所定の負圧で吸引し得るようになされている。
【００３８】また吸着ツール３５には、当該吸着ツール
３５をスライド軸として切断ベース部３６が移動自在に
取り付けられ、吸着駆動部の駆動に応じて矢印ｚで示す
方向又はこれとは逆方向に移動し得るようになされてい
る。この切断ベース部３６の周端には、４枚の切断カツ
タ３７Ａ〜３７Ｄの各一端がそれぞれビス止めによつて
固定されている。
３５をスライド軸として切断ベース部３６が移動自在に
取り付けられ、吸着駆動部の駆動に応じて矢印ｚで示す
方向又はこれとは逆方向に移動し得るようになされてい
る。この切断ベース部３６の周端には、４枚の切断カツ
タ３７Ａ〜３７Ｄの各一端がそれぞれビス止めによつて
固定されている。
【００３９】これら各切断カツタ３７Ａ〜３７Ｄの他端
には刃先３７ＡＸ〜３７ＤＸが形成され、当該各刃先３
７ＡＸ〜３７ＤＸは全て吸着ヘツド３５Ａの吸着面３５
ＡＸと対向するように向けられると共に、互いに隙間な
く隣接して四角形状を形成している。これにより各切断
カツタ３７Ａ〜３７Ｄによつて切断された異方性導電フ
イルム１３は、各刃先３７ＡＸ〜３７ＤＸで形成される
四角形と同じ形状に型抜きされる。
には刃先３７ＡＸ〜３７ＤＸが形成され、当該各刃先３
７ＡＸ〜３７ＤＸは全て吸着ヘツド３５Ａの吸着面３５
ＡＸと対向するように向けられると共に、互いに隙間な
く隣接して四角形状を形成している。これにより各切断
カツタ３７Ａ〜３７Ｄによつて切断された異方性導電フ
イルム１３は、各刃先３７ＡＸ〜３７ＤＸで形成される
四角形と同じ形状に型抜きされる。
【００４０】因みに、切断ベース部３６及び各切断カツ
タ３７Ａ〜３７Ｄは、実装対象としての半導体チツプ３
の回路面３Ａのサイズに合わせて大きさ及び形状等が設
定されており、半導体チツプの種類に応じて取り換える
ことができるように複数の種類のものが用意されてい
る。
タ３７Ａ〜３７Ｄは、実装対象としての半導体チツプ３
の回路面３Ａのサイズに合わせて大きさ及び形状等が設
定されており、半導体チツプの種類に応じて取り換える
ことができるように複数の種類のものが用意されてい
る。
【００４１】以上の構成において、ＡＣＦ切断貼付装置
２０を用いて、異方性導電フイルム１３を所定サイズに
切断した後、配線基板１１の基板面１１Ａに貼り付ける
までの工程を図３（Ａ）〜図５に示す。
２０を用いて、異方性導電フイルム１３を所定サイズに
切断した後、配線基板１１の基板面１１Ａに貼り付ける
までの工程を図３（Ａ）〜図５に示す。
【００４２】まずＡＣＦ積層ステージ２３上に積層され
た複数の異方性導電フイルム１３が順次ＡＣＦ供給部２
４によつてＡＣＦ切断ステージ２５上に移載される。こ
のときＡＣＦ切断貼付部３０は、Ｘ軸テーブル２６、Ｘ
軸駆動部２８、Ｙ軸テーブル２７及びＹ軸駆動部２９に
よつてＡＣＦ切断ステージ２５上に位置決めされている
（図３（Ａ））。
た複数の異方性導電フイルム１３が順次ＡＣＦ供給部２
４によつてＡＣＦ切断ステージ２５上に移載される。こ
のときＡＣＦ切断貼付部３０は、Ｘ軸テーブル２６、Ｘ
軸駆動部２８、Ｙ軸テーブル２７及びＹ軸駆動部２９に
よつてＡＣＦ切断ステージ２５上に位置決めされている
（図３（Ａ））。
【００４３】続いて、ＡＣＦ切断貼付部３０は、吸着ツ
ール３５のみを矢印ｚで示す方向に下降移動させて吸着
ヘツド３５Ａの吸着面３５ＡＸを異方性導電フイルム１
３表面に塗布された保護膜１３Ａに当接させる（図３
（Ｂ））。このように吸着ヘツド３５Ａの吸着面３５Ａ
Ｘによつて仮固定された異方性導電フイルム１３に対し
て、ＡＣＦ切断貼付部３０は４枚の切断カツタ３７Ａ〜
３７Ｄを矢印ｚで示す方向に下降移動させて、当該各切
断カツタ３７Ａ〜３７Ｄの刃先３７ＡＸ〜３７ＤＸをＡ
ＣＦ切断ステージ２５上に当接させる（図３（Ｃ））。
ール３５のみを矢印ｚで示す方向に下降移動させて吸着
ヘツド３５Ａの吸着面３５ＡＸを異方性導電フイルム１
３表面に塗布された保護膜１３Ａに当接させる（図３
（Ｂ））。このように吸着ヘツド３５Ａの吸着面３５Ａ
Ｘによつて仮固定された異方性導電フイルム１３に対し
て、ＡＣＦ切断貼付部３０は４枚の切断カツタ３７Ａ〜
３７Ｄを矢印ｚで示す方向に下降移動させて、当該各切
断カツタ３７Ａ〜３７Ｄの刃先３７ＡＸ〜３７ＤＸをＡ
ＣＦ切断ステージ２５上に当接させる（図３（Ｃ））。
【００４４】これによりＡＣＦ切断ステージ２５上に載
置された異方性導電フイルム１３は各切断カツタ３７Ａ
〜３７Ｄによつて所定サイズに切断されて型抜きされ
る。この後、ＡＣＦ切断貼付部３０は、型抜きされた異
方性導電フイルム１３を吸着ヘツド３５Ａの吸着面３５
ＡＸに吸着保持させたまま矢印ｚで示す方向とは逆方向
に引き上げる（図３（Ｄ））。このように異方性導電フ
イルム１３を型抜きして吸着保持したＡＣＦ切断貼付部
３０は、Ｘ軸テーブル２６、Ｘ軸駆動部２８、Ｙ軸テー
ブル２７及びＹ軸駆動部２９によつてＡＣＦ貼付位置の
上方まで移動させる。
置された異方性導電フイルム１３は各切断カツタ３７Ａ
〜３７Ｄによつて所定サイズに切断されて型抜きされ
る。この後、ＡＣＦ切断貼付部３０は、型抜きされた異
方性導電フイルム１３を吸着ヘツド３５Ａの吸着面３５
ＡＸに吸着保持させたまま矢印ｚで示す方向とは逆方向
に引き上げる（図３（Ｄ））。このように異方性導電フ
イルム１３を型抜きして吸着保持したＡＣＦ切断貼付部
３０は、Ｘ軸テーブル２６、Ｘ軸駆動部２８、Ｙ軸テー
ブル２７及びＹ軸駆動部２９によつてＡＣＦ貼付位置の
上方まで移動させる。
【００４５】一方、ベルトコンベア２２に沿つて矢印ｘ
で示す方向に移動する配線基板１１は、バツクアツプ部
３１と対向するＡＣＦ貼付位置に位置決めされる（図４
（Ａ））。このバツクアツプ部３１は、駆動部（図示せ
ず）及び当該駆動部の上端に設けられた基台４０を有
し、当該基台４０上には当接部材４１と位置決めピン４
２Ａ及び４２Ｂとが形成されている。なお、配線基板１
１には予め位置決めピン４２Ａ及び４２Ｂに対応した貫
通穴（図示せず）がそれぞれ穿設されている。
で示す方向に移動する配線基板１１は、バツクアツプ部
３１と対向するＡＣＦ貼付位置に位置決めされる（図４
（Ａ））。このバツクアツプ部３１は、駆動部（図示せ
ず）及び当該駆動部の上端に設けられた基台４０を有
し、当該基台４０上には当接部材４１と位置決めピン４
２Ａ及び４２Ｂとが形成されている。なお、配線基板１
１には予め位置決めピン４２Ａ及び４２Ｂに対応した貫
通穴（図示せず）がそれぞれ穿設されている。
【００４６】またＡＣＦ貼付位置の近傍位置には基板検
出センサ４３が設けられ、当該基板検出センサ４３は、
ベルトコンベア２２を介して搬送されてくる配線基板１
１がＡＣＦ貼付位置に位置決めされたとき、バツクアツ
プ部３１に検出信号を送出するようになされてる。
出センサ４３が設けられ、当該基板検出センサ４３は、
ベルトコンベア２２を介して搬送されてくる配線基板１
１がＡＣＦ貼付位置に位置決めされたとき、バツクアツ
プ部３１に検出信号を送出するようになされてる。
【００４７】バツクアツプ部３１は、基板検出センサ４
３から得られる検出信号に基づいて、基台４０を矢印ｚ
で示す方向に上昇移動させることにより、ＡＣＦ貼付位
置に位置決めされた配線基板１１に対して下側から位置
決めピン４２Ａ及び４２Ｂを差し込んで位置固定すると
共に、当該配線基板１１の下面１１Ｂに当接部材４１を
当接させる（図４（Ｂ））。
３から得られる検出信号に基づいて、基台４０を矢印ｚ
で示す方向に上昇移動させることにより、ＡＣＦ貼付位
置に位置決めされた配線基板１１に対して下側から位置
決めピン４２Ａ及び４２Ｂを差し込んで位置固定すると
共に、当該配線基板１１の下面１１Ｂに当接部材４１を
当接させる（図４（Ｂ））。
【００４８】この状態において、ＡＣＦ貼付位置の上方
に位置決めされたＡＣＦ切断貼付部３０は、吸着ツール
３５のみを矢印ｚで示す方向に下降移動させることによ
り、吸着ヘツド３５Ａの吸着面３５ＡＸに吸着保持され
た異方性導電フイルム１３を配線基板１１の基板面１１
Ａに当接した後、さらに所定の押圧力で押圧する（図４
（Ｃ））。このとき配線基板１１がバツクアツプ部３１
の基台４０によつて固定保持されていることから、配線
基板１１を湾曲させることなく当該配線基板１１の基板
面１１Ａ上に異方性導電フイルム１３を貼り付けること
ができる。
に位置決めされたＡＣＦ切断貼付部３０は、吸着ツール
３５のみを矢印ｚで示す方向に下降移動させることによ
り、吸着ヘツド３５Ａの吸着面３５ＡＸに吸着保持され
た異方性導電フイルム１３を配線基板１１の基板面１１
Ａに当接した後、さらに所定の押圧力で押圧する（図４
（Ｃ））。このとき配線基板１１がバツクアツプ部３１
の基台４０によつて固定保持されていることから、配線
基板１１を湾曲させることなく当該配線基板１１の基板
面１１Ａ上に異方性導電フイルム１３を貼り付けること
ができる。
【００４９】この後、ＡＣＦ切断貼付部３０は吸着ツー
ル３５を矢印ｚで示す方向とは逆方向に上昇移動させる
と共に、バツクアツプ部３１は基台４０を矢印ｚで示す
方向に下降移動させる。このとき吸着ツール３５先端の
吸着ヘツド３５Ａの吸着面３５ＡＸには異方性導電フイ
ルム１３表面に塗布された保護膜１３Ａが貼り付くこと
から、当該保護膜１３Ａが異方性導電フイルム１３から
剥離される。
ル３５を矢印ｚで示す方向とは逆方向に上昇移動させる
と共に、バツクアツプ部３１は基台４０を矢印ｚで示す
方向に下降移動させる。このとき吸着ツール３５先端の
吸着ヘツド３５Ａの吸着面３５ＡＸには異方性導電フイ
ルム１３表面に塗布された保護膜１３Ａが貼り付くこと
から、当該保護膜１３Ａが異方性導電フイルム１３から
剥離される。
【００５０】これにより図５に示すように、配線基板１
１の基板面１１Ａに所定サイズに型抜きされた異方性導
電フイルム１３を貼り付けることができる。この後、配
線基板１１はベルトコンベア２２を介して矢印ｘで示す
方向に沿つて次工程へと搬送される。
１の基板面１１Ａに所定サイズに型抜きされた異方性導
電フイルム１３を貼り付けることができる。この後、配
線基板１１はベルトコンベア２２を介して矢印ｘで示す
方向に沿つて次工程へと搬送される。
【００５１】以上の構成によれば、所定サイズのシート
状でなる異方性導電フイルム１３を半導体チツプ３の回
路面３Ａのサイズとほぼ同じサイズで型抜きした後、そ
のまま吸着保持した状態で配線基板１１の基板面１１Ａ
に貼り付けるようにしたことにより、予め半導体チツプ
の回路面のサイズとほぼ同じサイズのテープ状でなる異
方性導電フイルムが巻き付けられたリールを用意する必
要がなくて済み、かくして所望のサイズの異方性導電フ
イルムを容易に切断加工して配線基板に供給することが
できる。
状でなる異方性導電フイルム１３を半導体チツプ３の回
路面３Ａのサイズとほぼ同じサイズで型抜きした後、そ
のまま吸着保持した状態で配線基板１１の基板面１１Ａ
に貼り付けるようにしたことにより、予め半導体チツプ
の回路面のサイズとほぼ同じサイズのテープ状でなる異
方性導電フイルムが巻き付けられたリールを用意する必
要がなくて済み、かくして所望のサイズの異方性導電フ
イルムを容易に切断加工して配線基板に供給することが
できる。
【００５２】なお上述の実施例においては、半導体チツ
プ３の回路面３Ａに形成する突起状電極としてワイヤバ
ンプ５を用いた場合について述べたが、本発明はこれに
限らず、ワイヤバンプ５以外にも種々の突起状の金属
（例えばはんだ等）を電極として半導体チツプ３の回路
面３Ａに形成するようにしても良い。
プ３の回路面３Ａに形成する突起状電極としてワイヤバ
ンプ５を用いた場合について述べたが、本発明はこれに
限らず、ワイヤバンプ５以外にも種々の突起状の金属
（例えばはんだ等）を電極として半導体チツプ３の回路
面３Ａに形成するようにしても良い。
【００５３】また上述の実施例においては、シート状の
フイルムとして異方性導電フイルム１３を用いた場合に
ついて述べたが、本発明はこれに限らず、その他種々の
シート状でなるフイルムに広く適用し得る。
フイルムとして異方性導電フイルム１３を用いた場合に
ついて述べたが、本発明はこれに限らず、その他種々の
シート状でなるフイルムに広く適用し得る。
【００５４】さらに上述の実施例においては、電子部品
として半導体チツプ３を用いた場合について述べたが、
本発明はこれに限らず、その他種々の表面実装型の電子
部品に広く適用し得る。
として半導体チツプ３を用いた場合について述べたが、
本発明はこれに限らず、その他種々の表面実装型の電子
部品に広く適用し得る。
【００５５】さらに上述の実施例においては、切断加工
手段として４枚の切断カツタ３７Ａ〜３７Ｄを用いて異
方性導電フイルム１３を所定サイズに型抜きするように
した場合について述べたが、本発明はこれに限らず、切
断加工手段としてはレーザ加工装置（図示せず）を用い
て非接触で異方性導電フイルム１３をレーザ加工するよ
うにしても良い。この場合、レーザの照射パターンは、
半導体チツプ３の回路面３Ａのサイズに応じて制御部
（図示せず）によつて予めプログラムされている。
手段として４枚の切断カツタ３７Ａ〜３７Ｄを用いて異
方性導電フイルム１３を所定サイズに型抜きするように
した場合について述べたが、本発明はこれに限らず、切
断加工手段としてはレーザ加工装置（図示せず）を用い
て非接触で異方性導電フイルム１３をレーザ加工するよ
うにしても良い。この場合、レーザの照射パターンは、
半導体チツプ３の回路面３Ａのサイズに応じて制御部
（図示せず）によつて予めプログラムされている。
【００５６】さらに上述の実施例においては、搬送手段
としてＸ軸テーブル２６、Ｘ軸駆動部２８、Ｙ軸テーブ
ル２７、Ｙ軸駆動部２９及びＡＣＦ切断貼付部３０を適
用した場合について述べたか、本発明はこれに限らず、
切断加工後の異方性導電フイルム１３を保持しながら配
線基板１１の基板面１１Ａに貼り付けることができれば
種々の搬送機構を用いるようにしても良い。
としてＸ軸テーブル２６、Ｘ軸駆動部２８、Ｙ軸テーブ
ル２７、Ｙ軸駆動部２９及びＡＣＦ切断貼付部３０を適
用した場合について述べたか、本発明はこれに限らず、
切断加工後の異方性導電フイルム１３を保持しながら配
線基板１１の基板面１１Ａに貼り付けることができれば
種々の搬送機構を用いるようにしても良い。
【００５７】
【発明の効果】上述のように本発明によれば、順次供給
されるシート状のフイルムを所定サイズに合わせて切断
加工した後、配線基板の所定位置にフイルムを貼り付け
るようにしたことにより、所望のサイズのフイルムを容
易に供給対象に供給することができるフイルム供給装置
及びその方法を実現し得る。
されるシート状のフイルムを所定サイズに合わせて切断
加工した後、配線基板の所定位置にフイルムを貼り付け
るようにしたことにより、所望のサイズのフイルムを容
易に供給対象に供給することができるフイルム供給装置
及びその方法を実現し得る。
【００５８】また本発明によれば、電子部品を配線基板
上の所定位置に異方性導電フイルムを介して実装する実
装装置及びその方法において、順次供給されるシート状
の異方性導電フイルムを電子部品のサイズに合わせて切
断加工した後、配線基板の所定位置に異方性導電フイル
ムを貼り付けるようにしたことにより、所望のサイズの
異方性導電フイルムを容易に供給対象に供給することが
できる実装装置及びその方法を実現し得る。
上の所定位置に異方性導電フイルムを介して実装する実
装装置及びその方法において、順次供給されるシート状
の異方性導電フイルムを電子部品のサイズに合わせて切
断加工した後、配線基板の所定位置に異方性導電フイル
ムを貼り付けるようにしたことにより、所望のサイズの
異方性導電フイルムを容易に供給対象に供給することが
できる実装装置及びその方法を実現し得る。
【図１】本発明によるＡＣＦ切断装貼付装置の一実施例
を示す略線的斜視図である。
を示す略線的斜視図である。
【図２】実施例におけるＡＣＦ切断貼付部の構成を示す
断面図及び下面図である。
断面図及び下面図である。
【図３】実施例における異方性導電フイルムの切断工程
を示す部分的断面図である。
を示す部分的断面図である。
【図４】実施例における異方性導電フイルムの貼付工程
を示す部分的断面図である。
を示す部分的断面図である。
【図５】実施例における異方性導電フイルムの貼付工程
を示す部分的断面図である。
を示す部分的断面図である。
【図６】従来の半導体チツプ上へのワイヤバンプ形成工
程を示す部分的断面図である。
程を示す部分的断面図である。
【図７】従来のＡＣＦを用いたプリント回路基板の構成
を示す側面図である。
を示す側面図である。
【図８】従来のＡＣＦを用いたフリツプチツプ実装工程
を示す部分的断面図である。
を示す部分的断面図である。
３……半導体チツプ、３Ａ……回路面、４……接続パツ
ド、５……ワイヤバンプ、１０……プリント回路基板、
１１……配線基板、１１Ａ……基板面、１２……ラン
ド、１３……異方性導電フイルム、２０……ＡＣＦ切断
貼付装置、２４……ＡＣＦ供給部、２５……ＡＣＦ切断
ステージ、２６……Ｘ軸テーブル、２７……Ｙ軸テーブ
ル、２８……Ｘ軸駆動部、２９……Ｙ軸駆動部、３０…
…ＡＣＦ切断貼付部、３１……バツクアツプ部。
ド、５……ワイヤバンプ、１０……プリント回路基板、
１１……配線基板、１１Ａ……基板面、１２……ラン
ド、１３……異方性導電フイルム、２０……ＡＣＦ切断
貼付装置、２４……ＡＣＦ供給部、２５……ＡＣＦ切断
ステージ、２６……Ｘ軸テーブル、２７……Ｙ軸テーブ
ル、２８……Ｘ軸駆動部、２９……Ｙ軸駆動部、３０…
…ＡＣＦ切断貼付部、３１……バツクアツプ部。
Claims (6)
- 【請求項１】順次供給されるシート状のフイルムを所定
サイズに切断加工する切断加工手段と、 上記切断加工手段によつて切断加工された上記フイルム
を保持し、搬送して配線基板上の所定位置に貼り付ける
搬送手段とを具えたことを特徴とするフイルム供給装
置。 - 【請求項２】上記フイルムは、異方性導電フイルムでな
ることを特徴とする請求項１に記載のフイルム供給装
置。 - 【請求項３】順次供給されるシート状のフイルムを所定
サイズに切断加工した後、上記配線基板の所定位置上に
上記フイルムを貼り付けることを特徴とするフイルム供
給方法。 - 【請求項４】上記フイルムは、異方性導電フイルムでな
ることを特徴とする請求項３に記載のフイルム供給方
法。 - 【請求項５】電子部品を配線基板上の所定位置に異方性
導電フイルムを介して実装する実装装置において、 順次供給されるシート状の異方性導電フイルムを上記電
子部品のサイズに合わせて切断加工する切断加工手段
と、 上記切断加工手段によつて切断加工された上記異方性導
電フイルムを保持し、搬送して上記配線基板上の所定位
置に貼り付ける貼付手段とを具えたことを特徴とする実
装装置。 - 【請求項６】電子部品を配線基板上の所定位置に異方性
導電フイルムを介して実装する実装方法において、 順次供給されるシート状の異方性導電フイルムを上記電
子部品のサイズに合わせて切断加工した後、上記配線基
板の所定位置に上記異方性導電フイルムを貼り付けるこ
とを特徴とする実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9008574A JPH10209211A (ja) | 1997-01-21 | 1997-01-21 | フイルム供給装置及びその方法並びに実装装置及びその方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9008574A JPH10209211A (ja) | 1997-01-21 | 1997-01-21 | フイルム供給装置及びその方法並びに実装装置及びその方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10209211A true JPH10209211A (ja) | 1998-08-07 |
Family
ID=11696819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9008574A Pending JPH10209211A (ja) | 1997-01-21 | 1997-01-21 | フイルム供給装置及びその方法並びに実装装置及びその方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10209211A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008053296A (ja) * | 2006-08-22 | 2008-03-06 | Denso Corp | 部品の実装方法 |
| JP2008085354A (ja) * | 2007-10-22 | 2008-04-10 | Toshiba Corp | 半導体製造装置 |
| JP2013065705A (ja) * | 2011-09-16 | 2013-04-11 | Panasonic Corp | 電子部品の実装方法及び実装システム |
| JP2015139835A (ja) * | 2014-01-27 | 2015-08-03 | 株式会社安川電機 | ロボットシステム、吸着ハンドおよびワークを含む製品の製造方法 |
| CN112441465A (zh) * | 2019-08-30 | 2021-03-05 | Dna系统有限公司 | 混合胶带切断装置 |
-
1997
- 1997-01-21 JP JP9008574A patent/JPH10209211A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008053296A (ja) * | 2006-08-22 | 2008-03-06 | Denso Corp | 部品の実装方法 |
| JP2008085354A (ja) * | 2007-10-22 | 2008-04-10 | Toshiba Corp | 半導体製造装置 |
| JP2013065705A (ja) * | 2011-09-16 | 2013-04-11 | Panasonic Corp | 電子部品の実装方法及び実装システム |
| JP2015139835A (ja) * | 2014-01-27 | 2015-08-03 | 株式会社安川電機 | ロボットシステム、吸着ハンドおよびワークを含む製品の製造方法 |
| CN112441465A (zh) * | 2019-08-30 | 2021-03-05 | Dna系统有限公司 | 混合胶带切断装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3729491B2 (ja) | 非接触ｉｄカード類及びその製造方法 | |
| JP4338834B2 (ja) | 超音波振動を用いた半導体チップの実装方法 | |
| EP1189272A1 (en) | Module with built-in electronic elements and method of manufacture thereof | |
| JPH1084014A (ja) | 半導体装置の製造方法 | |
| TW200414471A (en) | Semiconductor device and manufacturing method for the same | |
| JPH10270624A (ja) | チップサイズパッケージ及びその製造方法 | |
| JP3301355B2 (ja) | 半導体装置、半導体装置用ｔａｂテープ及びその製造方法、並びに半導体装置の製造方法 | |
| US6482677B2 (en) | Chip component assembly manufacturing method | |
| KR20040105625A (ko) | 실장기판의 제조방법 | |
| JP4372486B2 (ja) | 絶縁接着テープを使用するチップ接着装置 | |
| JPH07321244A (ja) | 電子部品および電子部品の製造方法 | |
| JP2000012575A (ja) | 半導体チップのモールド方法およびこれに用いるモールド装置 | |
| US20050196901A1 (en) | Device mounting method and device transport apparatus | |
| JPH10209211A (ja) | フイルム供給装置及びその方法並びに実装装置及びその方法 | |
| JP2007300052A (ja) | フリップチップ実装の部品とその製造方法 | |
| JP3747054B2 (ja) | ボンディング装置及びボンディング方法 | |
| JPH1187423A (ja) | 半導体チップの実装方法 | |
| JP4445624B2 (ja) | Ｉｃチップのフィルム状回路基板への接合方法及びｉｃチップ接合体 | |
| JP3594502B2 (ja) | 半導体パッケージの製造方法及びその装置 | |
| JPH10341068A (ja) | プリント配線基板及び電子部品の実装方法 | |
| JP3964515B2 (ja) | 半導体装置の切断分離方法 | |
| JP4184993B2 (ja) | 部品実装方法及びその装置 | |
| JP3975592B2 (ja) | 半導体装置及びその製造方法 | |
| JP4473668B2 (ja) | 半導体装置およびその製造方法 | |
| JP2003158141A (ja) | 半導体装置 |