JPH03101140A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH03101140A
JPH03101140A JP1235829A JP23582989A JPH03101140A JP H03101140 A JPH03101140 A JP H03101140A JP 1235829 A JP1235829 A JP 1235829A JP 23582989 A JP23582989 A JP 23582989A JP H03101140 A JPH03101140 A JP H03101140A
Authority
JP
Japan
Prior art keywords
tape carrier
insulating film
semiconductor device
semiconductor chip
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1235829A
Other languages
English (en)
Inventor
Masakazu Kawada
政和 川田
Yasuo Matsui
松井 泰雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Priority to JP1235829A priority Critical patent/JPH03101140A/ja
Publication of JPH03101140A publication Critical patent/JPH03101140A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、テープキャリア方式の半導体装置に関するも
のである。
〔従来の技術〕
近年、デイスプレィ、電子計算機、センサーなど多量に
半導体を用いるデバイスにおいて、小型・薄型・高密度
化のため、半導体素子の搭載方法としてテープキャリア
方式が有望視されている。
しかしながら、従来のテープキャリアは、デバイス孔内
へ突き出したリードを形成する必要があったため工程が
複雑で、不安定なリードが変形するため歩留まりが悪く
、このため極めてコストも高いという欠点があった。
このような問題を解消するため、本発明者らは先に、デ
バイス孔へ突き出すリードを形成させることな(半導体
チップを搭載する方法の発明をなし開示した。第3図に
示すように、まず絶縁性フィルム(1)と導電体(2)
を接着剤(3)で貼りあわせたフレキシブル基板から構
成され、フォトエツチングなどの方法により形成した導
電体パターンの表面にメツキ(4)を施したテープキャ
リアを用意する。次に、導電体パターンのインナーリー
ド(8)で囲まれた内側の部位に開孔(11)を設ける
。このテープキャリアの導電体パターンを上側にして、
バンプ(6)を上面に形成した半導体チップ(5)をフ
ェイスダウンで位置合わせをする。その後、絶縁性フィ
ルム側からボンディングツール(7)を当接させ、絶縁
性フィルム(1)を介して導電体パターンのインナーリ
ード(8)の先端の接続部と半導体チップ上のバンプ(
6)を加熱加圧することにより半導体チップを搭載する
最後に、半導体チップと導電体パターンのリードとの接
続部を保護するために、開孔(11)より樹脂(12)
を注入して封止し、第4図のようなテープキャリア方式
の半導体装置が完成する。
この方法では、デバイス孔を形成する必要がないため工
程が少なくて済み、しかもデバイス孔へ突き出している
導電体のリードが変形する不良発生がないため歩留まり
が高く、低コストになり、しかも接続部の信軌性が高い
という特徴があった。
〔発明が解決しようとする課題〕
本発明は、従来技術のこのような欠点に鑑みて種々の検
討の結果なされたものであり、その目的とするところは
、歩、留まりが高く、且っ信転性の高いテープキャリア
方式の半導体装置を提供することにある。
〔課題を解決するための手段〕
すなわち、本発明は、可とう性のある絶縁性フィルム上
に導電体で形成した回路パターンを有するテープキャリ
アに半導体チップを搭載した半導体装置において、隣接
する導電体パターンのアウターリード付近の絶縁性フィ
ルムの少なくとも1力所以上にスリットを設けると共↓
こ、上面にバンプを形成した半導体チップ上に導電体パ
ターンを下側にしたテープキャリアを載置し、位置合わ
せした後、前記絶縁性フィルム側からボンディングツー
ルを当接させ、絶縁性フィルムを介して加熱加圧して、
導電体パターンのインナーリードの先端の接続部と半導
体チップ上のバンプとを接続したことを特徴とする半導
体装置である。
ところが、第5図に示すように、完成したテープキャリ
ア方式の半導体装置を各半導体チップごとに打抜き、プ
リント回路基板(13)に実装する際、半導体チップと
インナーリードを接続するときと同様に、アウターリー
ド(9)部をボンディングツール(14)を使って加熱
加圧したり、一般に電子部品を搭載する場合と同様に、
プリント回路基板の所定の回路(15)部分には、はん
だペーストを印刷し、この上ヘアウターリードを位置合
わせしたあと、遠赤外線加熱、レーザー光加熱、ペーパ
ーフェイズリフロー加熱等によって接続する、いわゆる
はんだ溶融による方法により行えばよいが、いずれの方
法でも半導体チップを覆うようにしてアウターリードを
接続するため、アウターリード付近の絶縁性フィルムが
素直に馴染まず、しわなどが生じ、アウターリード(9
)がプリント回路基板(13)上の回路(15)と位置
ずれを起こし、特にファインピッチの回路では、隣接回
路間ショート等の接続不良が生じるという欠点があった
以下、図面により本発明の詳細な説明する。
第1図は、本発明に用いるデバイス孔へ突き出すリード
のないテープキャリアの概略図で、第2図は樹脂封止ま
で終了した本発明の半導体装置の実装方法を示す断面図
である。
先ず第3図に示すような、絶縁性フィルム(1)と導電
体(2)を接着剤(3)で貼りあわせたフレキシブル基
板から構成され、フォトエツチングなどの方法により形
成した導電体パターンの表面にメツキを施したテープキ
ャリアを用意する。次に、導電体パターンのインナーリ
ード(8)で囲まれた内側の部位に開孔(11)を設け
る。このテープキャリアの導電体パターンを下側にして
、上面側にバンプ(6)を形成した半導体チップ(5)
の上に載置し、チップ上のバンプ(6)と導電体パター
ンのインナーリード(8)の先端との位置を合わせる。
続いて、絶縁性フィルム側からボンディングツール(7
)を当て、押圧しながら導電体パターンに半導体チップ
を接続する。最後に、絶縁性フィルム(1)に設けた開
孔(11)より樹脂(12)を流し込み接続部を保護す
る。
このようにしてできたテープキャリア方式の半導体装置
を、プレスなどにより各半導体ごとに打抜くと同時に、
第1図に示すように、隣接する導電体パターンのアウタ
ーリード(9)付近の絶縁性フィルム(1)に、少なく
とも1力所以上のスリット(10)を形成する。スリッ
ト(10ンは必ずしもすべてのアウターリード間に設け
る必要はないが、開孔(11)を中心にして対称の位置
になるようにするのが好ましい。
その後、第2図に示すように、プリント回路基板(13
)上の回路(15)の所定の位置に、打ち抜いた半導体
装置を導電体パターン側を下にして載置し、アウターリ
ード(9)をプリント回路基板上の回路(15)に位置
合わせをする。次に、半導体チップを搭載するときと同
様に絶縁性フィルム側からボンディングツール(14)
を当て、異方性導電フィルムを使うなどの方法により、
加熱加圧しながらプリント回路基板(13)にテープキ
ャリア方式の半導体装置を接続する。
7− 加圧の際に熱を遮る層が少なくなるので、よりよい結果
を与える。
導電体(2)パターン表面上にはメツキ(4)を施しで
あるが、その種類、厚み、構成は特に限定するものでは
ないが、半導体チップ上のバンプの材質、およびプリン
ト回路基板表面の状態にあわせ、金、錫、半田など一般
に用いられているものの中から選定する方が好ましい。
本発明の方法で使用するボンディングツール(7)及び
(14)は、600°C,1秒、200g/リード以上
の加熱加圧ができ、平行度が5μm以下の通常使用され
ているものであれば特に限定するものではない。
また、本発明に用いられるプリント回路基板(13)は
、通常電子部品搭載用として用いられている銅張ガラス
エポキシ積層板などであれば何ら限定するものではない
。また、プリント基板上の回路接続部に施すメツキは特
に限定するものではなく、テープキャリア上の導電体パ
ターン表面のメツキや接続方法により、金、錫、はんだ
などのこのように、アウターリードとプリント回路基板
の接続をするために、隣接する導電体パターンのアウタ
ーリード付近の絶縁性フィルムに、少なくとも1力所以
上のスリットを形成することにより、テープキャリア方
式の半導体装置を極めて精度孝<ファインピッチのプリ
ント回路基板に実装することができる。
本発明において使用する絶縁性フィルム(1)と導電体
(2)との積層体は、通常フレキシブル回路基板として
用いられているものであれば何ら特定するものではない
が、絶縁性フィルムを介して加熱加圧するため、絶縁性
フィルム、接着剤はポリイミド樹脂などのように耐熱性
があり、かつできるだけ薄いものであるほうが望ましい
。さらには、絶縁性フィルム上に蒸着、スパッタリング
、メツキなどの方法で金属膜を形成し、もしくは、金属
箔上にエポキシ樹脂、ポリイミド樹脂などの絶縁性樹脂
を塗布、乾燥して得られた接着剤を使用しない2層構造
の積層体であれば、耐熱性を低下させ、あるいはボンデ
ィングツールによる加熱8 中から選ぶのが望ましく、あるいはメツキをまったく施
さなくてもよい。
本発明は、アウターリードをプリント回路配線基板に接
続するいずれの方法にも適用可能であるが、テープキャ
リア、プリント回路基板を構成する素材や、用途、信顧
性等から考え、前述したように、半導体チップとインナ
ーリードを接続するときと同様にアウターリード部をボ
ンディングツールを使って加熱加圧する方法、はんだ溶
融による方法、異方性導電フィルムを用いる方法などの
中から選出するほうが望ましい。
このように、本発明では、デバイス孔を必要としない新
しいテープキャリア方式の半導体装置プリント回路基板
への実装時の欠点を排除することができ、高い歩留まり
で、高信頼性のテープキャリア方式の半導体装置の実装
が可能となる。
以下、本発明の実施例を示す。
(実施例〕 厚さ35μmの電解銅箔にポリイミド樹脂を塗布・乾燥
して厚さ20μmの絶縁層を形成し、2層構造の積層体
を得た。これを幅35IIII11のテープ状にスリッ
トし、銅箔面をエツチング加工によりパターン化し、表
面にニッケル4.0μmを下地にして金0.3μmのメ
ツキを施した。次にプレス打抜きにより、半導体チップ
上の電極が囲む面積より小さい開孔をあけテープキャリ
アを得た。続いて、半導体チップ上に形成された接続用
金バンプとテープキャリアの銅パターンのインナーリー
ドの先端とを位置合わせし、ポリイミド樹脂絶縁層を介
して、ボンディングツールを用いて、450℃、1.5
秒、120g/リード加重のボンディング条件で加熱加
圧して接合し、半導体チップの搭載を行った。さらに、
ポリイミド絶縁層に設けた開孔より液状エポキシ樹脂を
注入し、125℃、3時間硬化させた。
この後、このようにして得られたテープキャリア方式の
半導体装置を各半導体ごとに打抜くと同時に、プレスな
どにより、隣接する導電体パターンのアウターリード付
近の絶縁性フィルムにスリットを形成した。次に、この
半導体装置を、銅パ11 難であったファインピッチの半導体装置とプリント回路
基板との接続が可能となる。
【図面の簡単な説明】 第1図は本発明に用いるテープキャリアの概略図、第2
図は本発明の半導体装置のプリント回路基板への実装方
法を示す断面図で、第3図はデ/zlイス孔へ突き出す
リードのないテープキャリア方式の半導体装置の製造方
法を示す断面図である。 第4図は従来の半導体装置の完成断面図で、第5図は第
4図に示す従来の半導体装置のプリント回路基板への実
装方法を示す図である。

Claims (1)

    【特許請求の範囲】
  1. (1)可とう性のある絶縁性フィルム上に導電体で形成
    した回路パターンを有するテープキャリアに半導体チッ
    プを搭載した半導体装置において、隣接する導電体パタ
    ーンのアウターリード付近の絶縁性フィルムの少なくと
    も1カ所以上にスリットを設けると共に、上面にバンプ
    を形成した半導体チップ上に導電体パターンを下側にし
    たテープキャリアを載置し、位置合わせした後、前記絶
    縁性フィルム側からボンディングツールを当接させ、絶
    縁性フィルムを介して加熱加圧して、導電体パターンの
    インナーリードの先端の接続部と半導体チップ上のバン
    プとを接続したことを特徴とする半導体装置。
JP1235829A 1989-09-13 1989-09-13 半導体装置 Pending JPH03101140A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1235829A JPH03101140A (ja) 1989-09-13 1989-09-13 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1235829A JPH03101140A (ja) 1989-09-13 1989-09-13 半導体装置

Publications (1)

Publication Number Publication Date
JPH03101140A true JPH03101140A (ja) 1991-04-25

Family

ID=16991878

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1235829A Pending JPH03101140A (ja) 1989-09-13 1989-09-13 半導体装置

Country Status (1)

Country Link
JP (1) JPH03101140A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6407447B1 (en) 1999-04-07 2002-06-18 Nec Corporation Tape carrier package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6407447B1 (en) 1999-04-07 2002-06-18 Nec Corporation Tape carrier package

Similar Documents

Publication Publication Date Title
US6016013A (en) Semiconductor device mounting structure
US5406459A (en) Surface mounting module for an electric circuit board
US6420664B1 (en) Metal foil having bumps, circuit substrate having the metal foil, and semiconductor device having the circuit substrate
US8039762B2 (en) Printed circuit board having a buried solder bump and a circuit layer flush with an insulating layer
US4965700A (en) Thin film package for mixed bonding of chips
JPH0357617B2 (ja)
JPH03129745A (ja) 半導体装置の実装方法
JPH03101142A (ja) 半導体装置の製造方法
JPH03101140A (ja) 半導体装置
JPH063821B2 (ja) 両面保護コート型tab用テープキャリア
JPH0385740A (ja) 半導体装置
JPH0385741A (ja) 半導体装置の製造方法
JPH03104133A (ja) 半導体装置
JPH0888248A (ja) フェイスダウンボンディング方法及びそれに用いる接続材料
JP3692810B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH0385739A (ja) 半導体装置の実装方法
JPH08167676A (ja) 半導体装置
JPH03126237A (ja) 半導体装置の製造方法
JPH03126236A (ja) 半導体装置の製造方法
JP2000340594A (ja) 転写バンプシートとその製造方法
JPH03131045A (ja) 半導体装置の製造方法
JP3028413B1 (ja) 電子回路装置
JPH0379051A (ja) 半導体装置の実装方法
KR100246848B1 (ko) 랜드 그리드 어레이 및 이를 채용한 반도체 패키지
JPH02252248A (ja) 半導体装置の製造方法