JPH1050709A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH1050709A
JPH1050709A JP8199059A JP19905996A JPH1050709A JP H1050709 A JPH1050709 A JP H1050709A JP 8199059 A JP8199059 A JP 8199059A JP 19905996 A JP19905996 A JP 19905996A JP H1050709 A JPH1050709 A JP H1050709A
Authority
JP
Japan
Prior art keywords
insulating layer
hole
wiring
forming
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8199059A
Other languages
English (en)
Inventor
Yoshikura Masuda
慶庫 増田
Ryuichi Otani
龍一 大谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP8199059A priority Critical patent/JPH1050709A/ja
Publication of JPH1050709A publication Critical patent/JPH1050709A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/1148—Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body

Abstract

(57)【要約】 【課題】本発明は、ベアＩＣの電極を形成する場合にお
いて、均一な高さの電極を簡単かつ安価に形成できるよ
うにすることを最も主要な特徴とする。 【解決手段】たとえば、アルミニウム配線１２が施され
たチップ１１上に、接着剤１３を介してポリイミドテー
プ１４を接着する。次に、上記ポリイミドテープ１４お
よび上記接着剤１３を選択的に除去し、電極を形成する
部分に穴１５を形成する。この後、その穴１５内にスク
リーン印刷により半田などの低融点金属を埋め込む。そ
して、最後に、上記ポリイミドテープ１４の厚さをエッ
チングして減らすことにより、該テープ１４より一部を
突出させてなる突起状電極１６´を形成する構成となっ
ている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、たとえば半導体
装置の製造方法に関するもので、特に、ベアＩＣの電極
の形成に用いられるものである。
【０００２】
【従来の技術】従来、ベアＩＣの電極としては、たとえ
ば図５に示すように、チップ１上に施されたアルミニウ
ム配線２の、電極となる部分にバリアメタル３を介して
金バンプ４が形成されてなる構造のものが最も多く利用
されている。
【０００３】しかしながら、このような構造の電極は、
一般に、転写バンプ方式またはボールバンプ方式と呼ば
れる方法により形成されるもので、製造プロセスが複雑
で、形成に時間がかかるなどの問題があった。
【０００４】また、金を用いていることもあり、コスト
的に高価であるという不具合があった。さらには、通
常、このような構成のベアＩＣのプリント基板上への実
装は熱圧着により行われるが、電極ごとの高さのばらつ
きが大きいため、実装時においては、各電極に均一に荷
重をかけるのが難しく、接合の強度が不均一になった
り、チップ１にダメージを与えやすいという問題があっ
た。
【０００５】
【発明が解決しようとする課題】上記したように、従来
においては、製造プロセスが複雑で、電極の形成に時間
がかかり、高価であるとともに、実装時にはチップにダ
メージを与えたり、電極のすべてを確実に接合するのが
困難であるなどの問題があった。そこで、この発明は、
電極を簡単かつ安価に形成でき、しかも、基板上への実
装が容易に可能となる半導体装置の製造方法を提供する
ことを目的としている。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
めに、この発明の半導体装置の製造方法にあっては、配
線が施されたベアチップ上に絶縁層を形成する工程と、
前記絶縁層の一部に、前記配線に達する貫通穴を形成す
る工程と、前記貫通穴内に導電体を埋め込む工程と、前
記絶縁層の一部を除去し、該絶縁層から前記導電体の一
部を突出させてなる突起状電極を形成する工程とからな
っている。
【０００７】また、この発明の半導体装置の製造方法に
あっては、配線が施されたベアチップ上に第１の絶縁層
を形成する工程と、前記第１の絶縁層上に、この第１の
絶縁層とは異なる第２の絶縁層を形成する工程と、前記
第１，第２の絶縁層を貫通して、前記配線に達する貫通
穴を形成する工程と、前記貫通穴内に導電体を埋め込む
工程と、前記第２の絶縁層を除去し、前記第１の絶縁層
より前記導電体の一部を突出させてなる突起状電極を形
成する工程とからなっている。
【０００８】この発明の半導体装置の製造方法によれ
ば、複雑な製造プロセスを必要とすることなく、均一な
高さの電極を容易に形成できるようになる。これによ
り、電極の形成にかかる時間およびコストの削減ととも
に、実装時にはチップにダメージを与えることもなく、
電極のすべてを確実に接合することが可能となるもので
ある。
【０００９】
【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して説明する。図１は、本発明の実施の
一形態にかかる、ベアＩＣの電極の形成方法を概略的に
示すものである。
【００１０】まず、チップ１１に施されたアルミニウム
配線１２の上に、接着剤１３を介して、ポリイミドテー
プ（絶縁層）１４を接着する（同図（ａ）参照）。次
に、電極を形成する部分の、上記ポリイミドテープ１４
および上記接着剤１３をエッチングなどにより選択的に
除去し、上記アルミニウム配線１２に達する深さの穴
（貫通穴）１５を形成する（同図（ｂ）参照）。
【００１１】この後、半田などの低融点金属をスクリー
ン印刷し、上記穴１５内を導電体１６によって埋め込む
（同図（ｃ）参照）。そして、最後に、エッチングなど
により上記ポイリミドテープ１４を所定の厚さだけ残し
て除去し、これにより、残存するポイリミドテープ１４
の表面から上記導電体１６の一部を突出させてなる突起
状電極１６´を形成する（同図（ｄ）参照）。
【００１２】このような方法によれば、金などの高価な
材料を用いることなく、複数の突起状電極１６´を簡単
に形成でき、時間の短縮とともに低コスト化が図れる。
また、突起状電極１６´の高さをほぼ均一に形成できる
ため、実装の際に、接合の強度にばらつきを生じること
なく、突起状電極１６´のすべてを確実に接合できる。
【００１３】しかも、上記した構造のベアＩＣの基板上
への実装においては、荷重を必要としない接合が可能と
なるため、チップ１１にダメージを与える心配もない。
次に、チップ１１にダメージを与えない、上記ベアＩＣ
の実装の方法について説明する。
【００１４】図２は、ベアＩＣの実装に用いられるプリ
ント基板の概略構成を示すものである。プリント基板
は、たとえば、ベース２１に施された配線２２の上に、
接着剤２３を介して、ポリイミドテープ（絶縁層）２４
が接着されている。そして、上記ベアＩＣの突起状電極
１６´が接合される部分の、上記配線２２上の、上記ポ
リイミドテープ２４および上記接着剤２３がエッチング
などにより選択的に除去されて、開口（穴）２５が形成
されてなる構成とされている。
【００１５】この場合、上記開口２５の深さａは、上記
ベアＩＣにおける突起状電極１６´の、チップ１１上に
残存するポイリミドテープ１４より突出する部分の高さ
ｂ（図１（ｄ）参照）に、ほぼ一致されている。
【００１６】図３は、上記ベアＩＣの上記プリント基板
上への実装を概略的に示すものである。まず、上記した
ベアＩＣおよびプリント基板をそれぞれに用意し、上記
プリント基板上の開口２５と上記ベアＩＣ上の突起状電
極１６´とを高精度に位置合わせする（同図（ａ）参
照）。
【００１７】この後、上記ベアＩＣ上の突起状電極１６
´を、上記プリント基板上の開口２５内にそれぞれ挿入
する（同図（ｂ）参照）。そして、この状態において、
たとえば高温炉内で上記突起状電極１６´を溶融させ
る。
【００１８】これにより、チップ１１に何らダメージを
与えることなしに、上記ベアＩＣ上の突起状電極１６´
と上記プリント基板上の電極となる部分の配線２２とが
確実に接合される。
【００１９】しかも、この場合、ベアＩＣとプリント基
板との間には、それぞれポリイミドテープ１４，２４が
存在するため、パッケージングを行わずとも、外部から
のノイズの影響や水分の侵入を防ぐことが可能となる。
したがって、パッケージングが不要となる分、組み立て
コストを大幅に削減できるものである。
【００２０】図４は、本発明の実施の他の形態にかか
る、ベアＩＣの電極の形成方法を概略的に示すものであ
る。まず、チップ１１に施されたアルミニウム配線１２
の上に、接着剤１３を介して、ポリイミドテープ（第１
の絶縁層）１４を接着する（同図（ａ）参照）。
【００２１】続いて、このポリイミドテープ１４の上
に、該ポリイミドテープ１４とは性質の異なる、たとえ
ばネガ型またはポジ型のレジスト膜（第２の絶縁層）３
１を形成する（同図（ｂ）参照）。
【００２２】次に、電極を形成する部分の、上記レジス
ト膜３１、上記ポリイミドテープ１４および上記接着剤
１３をエッチングなどにより選択的に除去し、上記アル
ミニウム配線１２に達する深さの穴（貫通穴）１５を形
成する（同図（ｃ）参照）。
【００２３】この後、半田などの低融点金属をスクリー
ン印刷し、上記穴１５内を導電体１６によって埋め込む
（同図（ｄ）参照）。そして、最後に、エッチングなど
により上記レジスト膜３１だけを除去し、残存するポイ
リミドテープ１４の表面から上記導電体１６の一部を突
出させてなる突起状電極１６´を形成する（同図（ｅ）
参照）。
【００２４】このような方法によっても、上記した本発
明の実施の一形態におけるベアＩＣの場合（図１（ｄ）
参照）と同様の、突起状電極１６´を形成できる。上記
したように、複雑な製造プロセスを必要とすることな
く、均一な高さの電極を容易に形成できるようにしてい
る。
【００２５】すなわち、アルミニウム配線を有するチッ
プ上に接着したポリイミドテープに、上記配線につなが
る穴を形成し、その穴内にスクリーン印刷により半田な
どの低融点金属を埋め込んだ後、その一部を突出させる
ようにして突起状電極を形成するようにしている。これ
により、転写バンプ方式やポールバンプ方式のような複
雑なプロセスによらず、高さの均一な突起状電極を簡単
に、しかも、安価に形成できるようになる。したがっ
て、突起状電極の形成にかかる時間およびコストの削減
とともに、荷重を必要としない実装を実現できるなど、
実装時にはチップにダメージを与えることもなく、電極
のすべてを確実に接合することが可能となるものであ
る。
【００２６】しかも、上記した方法の場合、荷重をかけ
ずに電極を形成することが可能なため、何ら制約を受け
ることなしにチップ上の任意の位置に電極を形成できる
ようになるなど、電極を高密度に配置する場合などにお
いて好適である。
【００２７】なお、上記した本発明の実施の各形態にお
いては、スクリーン印刷が可能な低融点金属として半田
を例に説明したが、これに限らず、たとえばスズやパラ
ジウムなどの各種の金属材料（導電体）を用いることも
可能である。
【００２８】また、プリント基板上に実装する場合の
他、パッケージ基板上へ実装する場合にも同様に適用で
きる。その他、この発明の要旨を変えない範囲におい
て、種々変形実施可能なことは勿論である。
【００２９】
【発明の効果】以上、詳述したようにこの発明によれ
ば、電極を簡単かつ安価に形成でき、しかも、基板上へ
の実装が容易に可能となる半導体装置の製造方法を提供
できる。
【図面の簡単な説明】
【図１】この発明の実施の一形態にかかる、ベアＩＣの
電極の形成方法を説明するために示す概略断面図。
【図２】ベアＩＣの実装に用いられるプリント基板の概
略構成を示す断面図。
【図３】ベアＩＣのプリント基板上への実装を説明する
ために示す概略断面図。
【図４】この発明の実施の他の形態にかかる、ベアＩＣ
の電極の形成方法を説明するために示す概略断面図。
【図５】従来技術とその問題点を説明するために示す、
ベアＩＣの概略断面図。
【符号の説明】
１１…チップ １２…アルミニウム配線 １３，２３…接着剤 １４，２４…ポリイミドテープ １５…穴 １６…導電体 １６´…突起状電極 ２１…ベース ２２…配線 ２５…開口 ３１…レジスト膜

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 配線が施されたベアチップ上に絶縁層を
    形成する工程と、 前記絶縁層の一部に、前記配線に達する貫通穴を形成す
    る工程と、 前記貫通穴内に導電体を埋め込む工程と、 前記絶縁層の一部を除去し、該絶縁層から前記導電体の
    一部を突出させてなる突起状電極を形成する工程とから
    なることを特徴とする半導体装置の製造方法。
  2. 【請求項２】 前記貫通穴内への導電体の埋め込みは、
    低融点金属のスクリーン印刷により行われることを特徴
    とする請求項１に記載の半導体装置の製造方法。
  3. 【請求項３】 前記低融点金属としては、半田が用いら
    れることを特徴とする請求項２に記載の半導体装置の製
    造方法。
  4. 【請求項４】 前記突起状電極は、実装時に溶融され
    て、基板上に形成された絶縁層の、電極となる部分に開
    口された穴より露出する配線と接合されることを特徴と
    する請求項１に記載の半導体装置の製造方法。
  5. 【請求項５】 配線が施されたベアチップ上に第１の絶
    縁層を形成する工程と、 前記第１の絶縁層上に、この第１の絶縁層とは異なる第
    ２の絶縁層を形成する工程と、 前記第１，第２の絶縁層を貫通して、前記配線に達する
    貫通穴を形成する工程と、 前記貫通穴内に導電体を埋め込む工程と、 前記第２の絶縁層を除去し、前記第１の絶縁層より前記
    導電体の一部を突出させてなる突起状電極を形成する工
    程とからなることを特徴とする半導体装置の製造方法。
  6. 【請求項６】 前記貫通穴内への導電体の埋め込みは、
    低融点金属のスクリーン印刷により行われることを特徴
    とする請求項５に記載の半導体装置の製造方法。
  7. 【請求項７】 前記低融点金属としては、半田が用いら
    れることを特徴とする請求項６に記載の半導体装置の製
    造方法。
  8. 【請求項８】 前記第１の絶縁層はポイリミドテープで
    あり、前記第２の絶縁層はネガ型レジストまたはポジ型
    レジストであることを特徴とする請求項５に記載の半導
    体装置の製造方法。
  9. 【請求項９】 前記突起状電極は、実装時に溶融され
    て、基板上に形成された絶縁層の、電極となる部分に開
    口された穴より露出する配線と接合されることを特徴と
    する請求項５に記載の半導体装置の製造方法。
JP8199059A 1996-07-29 1996-07-29 半導体装置の製造方法 Pending JPH1050709A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8199059A JPH1050709A (ja) 1996-07-29 1996-07-29 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8199059A JPH1050709A (ja) 1996-07-29 1996-07-29 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH1050709A true JPH1050709A (ja) 1998-02-20

Family

ID=16401429

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8199059A Pending JPH1050709A (ja) 1996-07-29 1996-07-29 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH1050709A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001062517A1 (fr) * 2000-02-22 2001-08-30 Toray Engineering Company,Limited Carte d'identification sans contact ou analogue et procede de fabrication correspondant
US9299606B2 (en) 2013-11-29 2016-03-29 International Business Machines Corporation Fabricating pillar solder bump

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001062517A1 (fr) * 2000-02-22 2001-08-30 Toray Engineering Company,Limited Carte d'identification sans contact ou analogue et procede de fabrication correspondant
US6779733B2 (en) 2000-02-22 2004-08-24 Toray Engineering Company, Limited Noncontact id card or the like and method of manufacturing the same
US9299606B2 (en) 2013-11-29 2016-03-29 International Business Machines Corporation Fabricating pillar solder bump
US9508594B2 (en) 2013-11-29 2016-11-29 International Business Machines Corporation Fabricating pillar solder bump

Similar Documents

Publication Publication Date Title
KR100368698B1 (ko) 반도체패키지와,그것을이용한반도체장치및그제조방법
JP5018826B2 (ja) 電子デバイスおよびその製造方法
JP3501360B2 (ja) ポリマ補強カラム・グリッド・アレイ
JP2003347722A (ja) 多層電子部品搭載用基板及びその製造方法
US6583019B2 (en) Perimeter anchored thick film pad
JPH1050709A (ja) 半導体装置の製造方法
JP3211746B2 (ja) 電子部品の実装構造
JP3780688B2 (ja) Ｃｓｐ用基板の製造法
JP3350454B2 (ja) 半導体集積回路装置およびその製造方法並びに製造装置
JP2982703B2 (ja) 半導体パッケージ及びその製造方法
JP3835710B2 (ja) 複合半導体装置の製造方法
JPH0936275A (ja) 表面実装型半導体装置の製造方法
JP3262040B2 (ja) 携帯機器用電子部品の実装構造
JP2748771B2 (ja) フィルムキャリア半導体装置及びその製造方法
JPH08340164A (ja) Ｂｇａ型パッケージの面実装構造
JP3045121B2 (ja) 半導体装置および半導体装置の製造方法
JPH09260420A (ja) 回路モジュールの製造方法及び回路モジュール
JP2822987B2 (ja) 電子回路パッケージ組立体およびその製造方法
US7564131B2 (en) Semiconductor package and method of making a semiconductor package
JP3278938B2 (ja) 半導体装置およびその製造方法
JP3848011B2 (ja) Ｂｇａ型電子部品
JP3257931B2 (ja) 半導体パッケージとその製造方法および半導体装置
JP3020093B2 (ja) ボンディング方法
KR20050081472A (ko) 볼 그리드 어레이 패키지 및 그의 제조 방법
JPH02234449A (ja) 半導体装置