JPH07283267A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH07283267A JPH07283267A JP6100653A JP10065394A JPH07283267A JP H07283267 A JPH07283267 A JP H07283267A JP 6100653 A JP6100653 A JP 6100653A JP 10065394 A JP10065394 A JP 10065394A JP H07283267 A JPH07283267 A JP H07283267A
- Authority
- JP
- Japan
- Prior art keywords
- lead terminal
- semiconductor element
- lead
- soldering
- solder foil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 ボンデイング密度が極めて高い場合でも非接
触で半田付けを容易且つ確実に行うこと。 【構成】 半導体素子を搭載したＴＡＢのフイルムキャ
リアのリード端子先端の上面部に薄状の半田箔を接着し
た。 【効果】 カット、フォーミング及び半田付けの際リー
ド端子の変形がおこらない。又、半田箔は溶融し、熱膨
脹がおきないのでリード端子の短絡もおきないし、銅パ
ターンとリード端子が位置ずれをおこすこともない。
触で半田付けを容易且つ確実に行うこと。 【構成】 半導体素子を搭載したＴＡＢのフイルムキャ
リアのリード端子先端の上面部に薄状の半田箔を接着し
た。 【効果】 カット、フォーミング及び半田付けの際リー
ド端子の変形がおこらない。又、半田箔は溶融し、熱膨
脹がおきないのでリード端子の短絡もおきないし、銅パ
ターンとリード端子が位置ずれをおこすこともない。
Description
【０００１】
【０００１】
【０００２】
【産業上の利用分野】本発明は、半導体ベアチップ実装
に適し、しかもボンディング密度の極めて高いＴＡＢ
（Tape Automated Bonding) 方式の半導体素子に関す
る。
に適し、しかもボンディング密度の極めて高いＴＡＢ
（Tape Automated Bonding) 方式の半導体素子に関す
る。
【０００３】
【０００２】
【０００４】
【従来の技術】ＴＡＢ方式による半導体素子は、フイル
ム状のテープキャリヤのインナリードとベアチップの電
極との接続を行うＩＬＢ（Inner Lead Bonding) 及びテ
ープキャリアのリード端子と基板の電極の接続を行うＯ
ＬＢ (Outer Lead Bonding) により実装される。
ム状のテープキャリヤのインナリードとベアチップの電
極との接続を行うＩＬＢ（Inner Lead Bonding) 及びテ
ープキャリアのリード端子と基板の電極の接続を行うＯ
ＬＢ (Outer Lead Bonding) により実装される。
【０００５】
【０００３】面取付実装タイプの半導体素子はフイルム
状のテープキャリヤにボンディングした後、通常、リー
ド端子をカツト、フオミーング形成後、プリント基板や
セラミック基板へ取付けられ、基板とリード端子は半田
付けされる。
状のテープキャリヤにボンディングした後、通常、リー
ド端子をカツト、フオミーング形成後、プリント基板や
セラミック基板へ取付けられ、基板とリード端子は半田
付けされる。
【０００６】
【０００４】この方式は、フリップチツプ方式と違って
テープの段階で試験ができることや、フエイスアツプボ
ンデイングではチツプ裏面から放熱させることができる
等の長所がある。電極はチツプ周辺に配列するので、１
００〜２００端子位とされている。更に最近では、多層
のリードを用いてチップ内部にもＡｕバンプを設けて多
端子化に対応することも検討されている。
テープの段階で試験ができることや、フエイスアツプボ
ンデイングではチツプ裏面から放熱させることができる
等の長所がある。電極はチツプ周辺に配列するので、１
００〜２００端子位とされている。更に最近では、多層
のリードを用いてチップ内部にもＡｕバンプを設けて多
端子化に対応することも検討されている。
【０００７】
【０００５】しかし、このような方法では、ボンデイン
グ密度が２〜３点／ｍｍ程度の場合は問題ないが、１０
点／ｍｍ程度の高密度となると、次のような不具合が発
生している。 （１）ＩＬＢ時の熱により、リード端子の他端に熱的な
歪が発生し、短絡の恐れがある。 （２）リード端子の部分のパンチング（切断形成時）に
於いて、切断時の機械的ストレスと（１）の工程で発生
した熱歪及びテープキャリヤのリード形成（化学的エッ
チング及びスズ、金等のメツキによる）工程での歪等が
複合されてリード端子に変形が生じる。 （３）ＯＬＢ用基板とリード端子とをアライメントし、
ボンデイングツールで加熱、加圧した場合にリード端子
にズレの力が働き、ボンデイングにおけるアライメント
ズレが起こり接触不良の原因となる。
グ密度が２〜３点／ｍｍ程度の場合は問題ないが、１０
点／ｍｍ程度の高密度となると、次のような不具合が発
生している。 （１）ＩＬＢ時の熱により、リード端子の他端に熱的な
歪が発生し、短絡の恐れがある。 （２）リード端子の部分のパンチング（切断形成時）に
於いて、切断時の機械的ストレスと（１）の工程で発生
した熱歪及びテープキャリヤのリード形成（化学的エッ
チング及びスズ、金等のメツキによる）工程での歪等が
複合されてリード端子に変形が生じる。 （３）ＯＬＢ用基板とリード端子とをアライメントし、
ボンデイングツールで加熱、加圧した場合にリード端子
にズレの力が働き、ボンデイングにおけるアライメント
ズレが起こり接触不良の原因となる。
【０００８】
【０００６】このような不具合を解消するものとして、
たとえば特公昭６１ー５９５５６号公報には、図４の側
面図及び図５の平面図に示すような半導体素子の実装方
法が開示されている。
たとえば特公昭６１ー５９５５６号公報には、図４の側
面図及び図５の平面図に示すような半導体素子の実装方
法が開示されている。
【０００９】
【０００７】すなわち、半導体チツプ１の電極の端部に
残されたフイルムキャリヤ３とともに、リード端子２の
先端部にもフイルムの一部（以下、キーパーバー４とい
う）を残している。
残されたフイルムキャリヤ３とともに、リード端子２の
先端部にもフイルムの一部（以下、キーパーバー４とい
う）を残している。
【００１０】
【０００８】リード端子２は厚さ３５μｍの銅パターン
にサブミクロンオーダーのＳｎのメツキが施されたもの
である。微小ピツチ、微小幅のＴＣＰ（Tape carrier p
ackge)の場合、打抜き成形の際にリード端子２の変形や
バラケ等の問題が生じる。この点を考慮して、搭載直前
に打抜き成形を同時に行うとともに、バラケ防止のため
に、リード先端にキーパーバー４を残している。これに
より、ＯＬＢ工程時において、キーパーバー４によりリ
ード端子２の先端部のバラツキ等が抑えられるので、上
述した（１）〜（３）の不具合が解消される。
にサブミクロンオーダーのＳｎのメツキが施されたもの
である。微小ピツチ、微小幅のＴＣＰ（Tape carrier p
ackge)の場合、打抜き成形の際にリード端子２の変形や
バラケ等の問題が生じる。この点を考慮して、搭載直前
に打抜き成形を同時に行うとともに、バラケ防止のため
に、リード先端にキーパーバー４を残している。これに
より、ＯＬＢ工程時において、キーパーバー４によりリ
ード端子２の先端部のバラツキ等が抑えられるので、上
述した（１）〜（３）の不具合が解消される。
【００１１】
【０００９】
【００１２】
【発明が解決しようとする課題】しかしながら、上述し
た従来の半導体素子の実装方法では、リード端子２の半
田付け時においてリード端子２に加えられた熱が先端部
に残されたキーパーバー４に伝達されるため、キーパー
バー４が熱膨脹してしまう。このような熱膨脹によりキ
ーパーバー４が長手方向に伸びてしまい、これと一体化
されているリード端子２がキーパーバー４の長手方向に
押し出されてしまうことから、リード端子２が変形して
しまう。
た従来の半導体素子の実装方法では、リード端子２の半
田付け時においてリード端子２に加えられた熱が先端部
に残されたキーパーバー４に伝達されるため、キーパー
バー４が熱膨脹してしまう。このような熱膨脹によりキ
ーパーバー４が長手方向に伸びてしまい、これと一体化
されているリード端子２がキーパーバー４の長手方向に
押し出されてしまうことから、リード端子２が変形して
しまう。
【００１３】
【００１０】具体的には、半導体素子の寸法が２３ｍｍ
のとき、リード端子２の間隔に約７０μｍ程度のズレが
生じる。すなわち、リード端子２の幅は１２０〜１３０
μｍ程度とされているため、ズレが７０μｍとなつた場
合、許容値を越えてしまうことになる。このような場
合、リード端子２を治具により直接押さえた状態で半田
付けは可能であるが、非接触での半田付け作業ではリー
ド端子２のバラツキを抑えることができず、リード端子
２が基板５の半田付け箇所である銅パターン９から浮き
上がつて、半田付け不良をまねくという不具合があつ
た。
のとき、リード端子２の間隔に約７０μｍ程度のズレが
生じる。すなわち、リード端子２の幅は１２０〜１３０
μｍ程度とされているため、ズレが７０μｍとなつた場
合、許容値を越えてしまうことになる。このような場
合、リード端子２を治具により直接押さえた状態で半田
付けは可能であるが、非接触での半田付け作業ではリー
ド端子２のバラツキを抑えることができず、リード端子
２が基板５の半田付け箇所である銅パターン９から浮き
上がつて、半田付け不良をまねくという不具合があつ
た。
【００１４】
【００１１】本発明は、上記のような欠点を解決するた
めになされたもので、半田付け時の熱膨脹におけるリー
ド端子の変形を防止することにより、ボンデイング密度
が極めて高い場合でも非接触での半田付けを容易且つ確
実に行うことができる半導体素子装置を提供することを
目的としている。
めになされたもので、半田付け時の熱膨脹におけるリー
ド端子の変形を防止することにより、ボンデイング密度
が極めて高い場合でも非接触での半田付けを容易且つ確
実に行うことができる半導体素子装置を提供することを
目的としている。
【００１５】
【００１２】
【００１６】
【課題を解決するための手段】本発明は、上記目的を達
成するために、面実装タイプの半導体素子を搭載し、フ
イルム上に銅箔で配線パターンを形成したＴＡＢのフイ
ルムキャリアにおいて、半導体素子本体の側面に対し延
在する高密度のリード端子の先端部が薄状の半田箔によ
つて連結されていることを特徴とする。（なお、以下、
このようにフイルムキャリアに半導体素子を搭載した状
態を半導体素子装置という）
成するために、面実装タイプの半導体素子を搭載し、フ
イルム上に銅箔で配線パターンを形成したＴＡＢのフイ
ルムキャリアにおいて、半導体素子本体の側面に対し延
在する高密度のリード端子の先端部が薄状の半田箔によ
つて連結されていることを特徴とする。（なお、以下、
このようにフイルムキャリアに半導体素子を搭載した状
態を半導体素子装置という）
【００１７】
【００１３】
【００１８】
【作用】本発明の半導体素子装置では、面実装タイプの
半導体素子を搭載し、フイルム上に銅箔で配線パターン
を形成したＴＡＢのフイルムキャリアにおいて、半導体
素子本体の側面に延在するリード端子の先端部は薄状の
半田箔により連結されている。
半導体素子を搭載し、フイルム上に銅箔で配線パターン
を形成したＴＡＢのフイルムキャリアにおいて、半導体
素子本体の側面に延在するリード端子の先端部は薄状の
半田箔により連結されている。
【００１９】
【００１４】したがつて、リード端子を半田箔が保持し
て変形を防止することにより、金型でのカット、フォー
ミング時や基板へのマウント時にキーパーバーを付けた
時と同様の効果が得られると共に、半田付け時に、キー
パーバーを付けた時に発生していた問題は、熱加熱時に
半田箔は溶融、分離するので熱膨脹の影響もなく、短絡
の恐れもない。このようにボンデイング密度が極めて高
い場合でも非接触で半田付けを容易且つ確実に行うこと
ができる。
て変形を防止することにより、金型でのカット、フォー
ミング時や基板へのマウント時にキーパーバーを付けた
時と同様の効果が得られると共に、半田付け時に、キー
パーバーを付けた時に発生していた問題は、熱加熱時に
半田箔は溶融、分離するので熱膨脹の影響もなく、短絡
の恐れもない。このようにボンデイング密度が極めて高
い場合でも非接触で半田付けを容易且つ確実に行うこと
ができる。
【００２０】
【００１５】
【００２１】
【実施例】以下、本発明の実施例の詳細を図面に基づい
て説明する。なお、以下に説明する図１〜図５で共通す
る部分には同一符号を付し重複する説明を省略する。
て説明する。なお、以下に説明する図１〜図５で共通す
る部分には同一符号を付し重複する説明を省略する。
【００２２】
【００１６】図１〜３は、本発明の半導体装置の一実施
例を示すものであり、図１は本発明の実施例における半
導体装置の平面図、図２は側面図である。又、図３は半
導体装置を基板に搭載した図である。
例を示すものであり、図１は本発明の実施例における半
導体装置の平面図、図２は側面図である。又、図３は半
導体装置を基板に搭載した図である。
【００２３】フイルムキャリヤ３上には半導体素子１な
らびに外部接続用のリード端子２がエツチイング等によ
り形成されている。この母体であるフイルムキャリヤ３
上のリード端子２の先端部の上面部分に薄状の半田箔６
を配することによつて連結することになる。
らびに外部接続用のリード端子２がエツチイング等によ
り形成されている。この母体であるフイルムキャリヤ３
上のリード端子２の先端部の上面部分に薄状の半田箔６
を配することによつて連結することになる。
【００２４】
【００１７】この半導体素子１が搭載されたフイルムキ
ャリア３をプレス金型にセットし、リード端子２のカッ
ト、フォーミイングを行い、所定の形状に形成しする。
このとき半田箔６がリード端子を保持しているのでリー
ド端子２の変形を防止する。
ャリア３をプレス金型にセットし、リード端子２のカッ
ト、フォーミイングを行い、所定の形状に形成しする。
このとき半田箔６がリード端子を保持しているのでリー
ド端子２の変形を防止する。
【００２５】
【００１８】このように構成された半導体素子を搭載し
たフイルムキャリアを基板５に実装する場合、たとえば
基板上の銅パターン９に予めプリコート半田７を塗布
し、さらに搭載前にプリコート上にはフラツクスを塗布
する。プリコートした半田の高さは１０〜２０μｍ程度
である。
たフイルムキャリアを基板５に実装する場合、たとえば
基板上の銅パターン９に予めプリコート半田７を塗布
し、さらに搭載前にプリコート上にはフラツクスを塗布
する。プリコートした半田の高さは１０〜２０μｍ程度
である。
【００２６】
【００１９】ボンデイング時には、基板５上の実装位置
に半導体素子を搭載した半導体装置を位置決めする。位
置決めに際しては、ＣＣＤカメラによりたとえばセンタ
位置検出のための仮認識や実装精度確保のための本認識
を行う。基板に対しても実装ポイント毎に認識をおこな
い、各認識情報を基にＸ，Ｙ，θを補正し実装する。
に半導体素子を搭載した半導体装置を位置決めする。位
置決めに際しては、ＣＣＤカメラによりたとえばセンタ
位置検出のための仮認識や実装精度確保のための本認識
を行う。基板に対しても実装ポイント毎に認識をおこな
い、各認識情報を基にＸ，Ｙ，θを補正し実装する。
【００２７】
【００２０】次いで、位置決めされた半導体素子を搭載
したフイルムキャリア３のリード端子２に対し非接触で
の半田付けを行う。
したフイルムキャリア３のリード端子２に対し非接触で
の半田付けを行う。
【００２８】
【００２１】このとき、リード端子２は半田箔６が保持
しているので基板５との接続個所である銅パターン９に
対し各リード端子２の浮きあがりやズレ等が極めて小さ
く、非接触での半田付けを確実に行うことができる。
しているので基板５との接続個所である銅パターン９に
対し各リード端子２の浮きあがりやズレ等が極めて小さ
く、非接触での半田付けを確実に行うことができる。
【００２９】又、この時、半田箔６は溶融、分離するの
で、短絡の恐れもない。勿論、分離するので熱膨脹の影
響もない。
で、短絡の恐れもない。勿論、分離するので熱膨脹の影
響もない。
【００３０】
【００２２】このように、本実施例では、リード端子２
は先端部を半田箔６が保持しているので、リード端子２
の変形は極めて小さくなり、基板５との接続箇所である
銅パターン９に対するリード端子２の浮き上がりやズレ
を極めて少なくすることができるので、短絡の恐れもな
い。このようにボンデイング密度が極めて高い場合でも
非接触で半田付けを容易且つ確実に行うことができる。
は先端部を半田箔６が保持しているので、リード端子２
の変形は極めて小さくなり、基板５との接続箇所である
銅パターン９に対するリード端子２の浮き上がりやズレ
を極めて少なくすることができるので、短絡の恐れもな
い。このようにボンデイング密度が極めて高い場合でも
非接触で半田付けを容易且つ確実に行うことができる。
【００３１】
【００２３】
【００３２】
【発明の効果】以上述べてきたように、本発明によれ
ば、半導体素子を搭載した、母体であるフイルム上に銅
箔よりに配線パターンを形成したＴＡＢのフイルムキャ
リアのリ−ド端子の先端部の上面部に薄状の半田箔を配
し連結することにより、半田付け時に、リード端子は半
田箔が保持しているので、基板との接続個所である銅パ
ターンに対し各リード端子の浮きあがりやズレ等が極め
て小さく、非接触での半田付けを確実に行うことができ
る。この時、半田箔は溶融、分離するので、短絡の恐れ
もない。又、半田箔は分離するので熱膨脹の影響もない
のでボンデイング密度が極めて高い場合でも非接触で半
田付けを容易且つ確実に行うことができる。
ば、半導体素子を搭載した、母体であるフイルム上に銅
箔よりに配線パターンを形成したＴＡＢのフイルムキャ
リアのリ−ド端子の先端部の上面部に薄状の半田箔を配
し連結することにより、半田付け時に、リード端子は半
田箔が保持しているので、基板との接続個所である銅パ
ターンに対し各リード端子の浮きあがりやズレ等が極め
て小さく、非接触での半田付けを確実に行うことができ
る。この時、半田箔は溶融、分離するので、短絡の恐れ
もない。又、半田箔は分離するので熱膨脹の影響もない
のでボンデイング密度が極めて高い場合でも非接触で半
田付けを容易且つ確実に行うことができる。
【図１】本発明の実施例における半導体装置の平面図で
ある。
ある。
【図２】本発明の実施例における半導体装置の側面図で
ある。
ある。
【図３】本発明の実施例における半導体装置を基板に搭
載した図である。
載した図である。
【図４】従来の半導体装置の側面図である。
【図５】従来の半導体装置の平面図である。
１：半導体チツプ ２：リード端子 ３：フイルムキャリヤ ４：キーパーバー ５：基板 ６：半田箔 ７：プリコート半田 ９：銅パターン
Claims (1)
- 【請求項１】面実装タイプの半導体素子を搭載し、フイ
ルム上に銅箔で配線パターンを形成したフイルムキャリ
アにおいて、前記半導体素子本体の側面に対し延在する
リード端子の先端部が薄状の半田箔によつて連結されて
いることを特徴とする半導体素子装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6100653A JPH07283267A (ja) | 1994-04-14 | 1994-04-14 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6100653A JPH07283267A (ja) | 1994-04-14 | 1994-04-14 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07283267A true JPH07283267A (ja) | 1995-10-27 |
Family
ID=14279783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6100653A Pending JPH07283267A (ja) | 1994-04-14 | 1994-04-14 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07283267A (ja) |
-
1994
- 1994-04-14 JP JP6100653A patent/JPH07283267A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR19980063532A (ko) | 반도체 장치와 그의 제조방법 및 필름 캐리어 테이프와 그의 제조방법 | |
| EP0482940A1 (en) | Method of forming an electrical connection for an integrated circuit | |
| KR100198682B1 (ko) | 반도체 디바이스 제조방법 | |
| JPH07283267A (ja) | 半導体装置 | |
| EP0204102A2 (en) | Direct connection of lead frame having flexible, tapered leads and mechanical die support | |
| JPH07114216B2 (ja) | フィルムキャリヤ型半導体装置の実装方法 | |
| JP2870456B2 (ja) | 電子部品の接合方法 | |
| JPH0617236U (ja) | 半導体素子 | |
| JP2001210676A (ja) | 半導体装置およびその製造方法 | |
| JP3161648B2 (ja) | 電子部品の半田付け方法 | |
| JPH1140605A (ja) | テープキャリアパッケージ | |
| JP2867547B2 (ja) | 導電突起の形成方法 | |
| JP2879159B2 (ja) | 電気的接続部材及び金属バンプの形成方法 | |
| JPH01120856A (ja) | リードフレーム | |
| JP3021509B2 (ja) | 導電突起の形成方法 | |
| JP2000294586A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2882130B2 (ja) | 半導体装置の製造方法 | |
| JP2626081B2 (ja) | フィルムキャリヤ半導体装置 | |
| JP3877648B2 (ja) | テープキャリアおよびそれを用いたテープキャリアパッケージの製造方法 | |
| JP2003243447A (ja) | 半導体素子の実装方法 | |
| JPH088352A (ja) | 半導体装置および半導体実装基板の製造方法 | |
| JPH04261054A (ja) | 半導体パッケージのリード | |
| KR940004278Y1 (ko) | Cot 패키지 | |
| JPH0751794Y2 (ja) | 半導体の実装構造 | |
| JP2526796B2 (ja) | テ―プキャリアパッケ―ジ |