JP2882130B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2882130B2 JP2882130B2 JP3295364A JP29536491A JP2882130B2 JP 2882130 B2 JP2882130 B2 JP 2882130B2 JP 3295364 A JP3295364 A JP 3295364A JP 29536491 A JP29536491 A JP 29536491A JP 2882130 B2 JP2882130 B2 JP 2882130B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor device
- semiconductor chip
- inner lead
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特にフィルムキャリア方式の半導体装置のインナ
ーリードボンディングに関する。
関し、特にフィルムキャリア方式の半導体装置のインナ
ーリードボンディングに関する。
【０００２】
【従来の技術】従来のフィルムキャリア方式による半導
体装置の製造方法を図面を用いて説明する。図４
（ａ），（ｂ）に示す如く、搬送及び位置決め用スプロ
ケットホール２と、半導体チップ４が入るデバイスホー
ル３を有するポリイミド等の絶縁フィルム上に銅等の金
属箔を接着し、フォトレジスト法等により金属箔を選択
的にエッチングして所望の形状のインナーリード６及び
アウターリード７と、電気選別のためのパッド９等を形
成したテープ状のフィルムキャリア１と、あらかじめ電
極端子上に金属突起物であるバンプ１０を設けた半導体
チップ４とを準備する。次にフィルムキャリア１のイン
ナーリード６と半導体チップのバンプ１０とを熱圧着法
または共晶法等によりインナーリードボンディング（以
下ＩＬＢと記す）し、次でフィルムキャリアをテープの
状態で電気選別用パッド９上に接触子を接触させて電気
選別やバイアス試験を実施することにより半導体装置を
完成させる。一般にインナーリード６の変形防止用とし
て、絶縁フィルムの枠であるサスペンダー５をあらかじ
めフィルムキャリアに設ける。更に信頼性向上及び機械
的保護のため図５に示すように、樹脂１６をポッティン
グして樹脂封止を行うことが多い。
体装置の製造方法を図面を用いて説明する。図４
（ａ），（ｂ）に示す如く、搬送及び位置決め用スプロ
ケットホール２と、半導体チップ４が入るデバイスホー
ル３を有するポリイミド等の絶縁フィルム上に銅等の金
属箔を接着し、フォトレジスト法等により金属箔を選択
的にエッチングして所望の形状のインナーリード６及び
アウターリード７と、電気選別のためのパッド９等を形
成したテープ状のフィルムキャリア１と、あらかじめ電
極端子上に金属突起物であるバンプ１０を設けた半導体
チップ４とを準備する。次にフィルムキャリア１のイン
ナーリード６と半導体チップのバンプ１０とを熱圧着法
または共晶法等によりインナーリードボンディング（以
下ＩＬＢと記す）し、次でフィルムキャリアをテープの
状態で電気選別用パッド９上に接触子を接触させて電気
選別やバイアス試験を実施することにより半導体装置を
完成させる。一般にインナーリード６の変形防止用とし
て、絶縁フィルムの枠であるサスペンダー５をあらかじ
めフィルムキャリアに設ける。更に信頼性向上及び機械
的保護のため図５に示すように、樹脂１６をポッティン
グして樹脂封止を行うことが多い。
【０００３】上記のようなフィルムキャリア方式の半導
体装置を実装する場合は、アウターリード７を所望の長
さに切断し、次いで図６に示すように、例えばプリント
基板１５上に接着剤１４により半導体チップ４を固着
後、アウターリード７をプリント基板上のホンディング
パッド１３にアウターリードボンディング（以下ＯＬＢ
と記す）して実施することができる。
体装置を実装する場合は、アウターリード７を所望の長
さに切断し、次いで図６に示すように、例えばプリント
基板１５上に接着剤１４により半導体チップ４を固着
後、アウターリード７をプリント基板上のホンディング
パッド１３にアウターリードボンディング（以下ＯＬＢ
と記す）して実施することができる。
【０００４】これらのフィルムキャリア方式の半導体装
置は、ボンディングがリード数と無関係に一度で可能で
あるためスピードが速いこと、テープ状のフィルムキャ
リアを使用するため、作業の自動化が容易である等の利
点を有している。
置は、ボンディングがリード数と無関係に一度で可能で
あるためスピードが速いこと、テープ状のフィルムキャ
リアを使用するため、作業の自動化が容易である等の利
点を有している。
【０００５】
【発明が解決しようとする課題】上述した半導体装置で
は、最近、高性能化が進み端子数が増加する傾向にあ
る。これに従って、端子間ピッチの縮小化が要求される
が、リードの幅と厚が小さくなるにつれてリード変形が
問題となっている。これに対して、リード間に支持用の
タイバーを設けてボンディング後に切断する方法や、イ
ンナーリードの先端部をタイバーで接続しておいてＩＬ
Ｂの直前に切断する方法がある。しかし、前者はタイバ
ーよりチップ側ではリード曲がりが生じる可能性があ
り、後者はリード切断時にリード曲がりが発生すること
がある等の欠点がある。また、端子間のピッチが狭くな
った場合、例えば、６０μｍピッチの場合は、バンプの
直径を３０μｍ、インナーリードの幅を２５μｍ程度に
設定すると、ＩＬＢ後、潰れでバンプが大きくなって間
隔が１０μｍ以下になり、バンプ間やインナーリード間
及びバンプとリード間でショートしたりする。更にピッ
チ縮小化が進むに従いリードの厚みも更に薄くなり、リ
ード変形が生じ易くなり、半導体装置の信頼性及び歩留
りを低下させるという問題点がある。
は、最近、高性能化が進み端子数が増加する傾向にあ
る。これに従って、端子間ピッチの縮小化が要求される
が、リードの幅と厚が小さくなるにつれてリード変形が
問題となっている。これに対して、リード間に支持用の
タイバーを設けてボンディング後に切断する方法や、イ
ンナーリードの先端部をタイバーで接続しておいてＩＬ
Ｂの直前に切断する方法がある。しかし、前者はタイバ
ーよりチップ側ではリード曲がりが生じる可能性があ
り、後者はリード切断時にリード曲がりが発生すること
がある等の欠点がある。また、端子間のピッチが狭くな
った場合、例えば、６０μｍピッチの場合は、バンプの
直径を３０μｍ、インナーリードの幅を２５μｍ程度に
設定すると、ＩＬＢ後、潰れでバンプが大きくなって間
隔が１０μｍ以下になり、バンプ間やインナーリード間
及びバンプとリード間でショートしたりする。更にピッ
チ縮小化が進むに従いリードの厚みも更に薄くなり、リ
ード変形が生じ易くなり、半導体装置の信頼性及び歩留
りを低下させるという問題点がある。
【０００６】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、パッド電極上にバンプが形成された半導体チ
ップと、少なくとも先端が結合されたインナーリードを
有するフィルムキャリアとを用意し、前記半導体チップ
のバンプ上に前記インナーリードの先端部を接続したの
ち、前記バンプ間に位置する前記インナーリードの結合
部を切断するものである。
造方法は、パッド電極上にバンプが形成された半導体チ
ップと、少なくとも先端が結合されたインナーリードを
有するフィルムキャリアとを用意し、前記半導体チップ
のバンプ上に前記インナーリードの先端部を接続したの
ち、前記バンプ間に位置する前記インナーリードの結合
部を切断するものである。
【０００７】
【実施例】次に本発明について図面を参照して説明す
る。図１（ａ）〜（ｄ）は本発明の一実施例を説明する
ための平面図及び断面図である。
る。図１（ａ）〜（ｄ）は本発明の一実施例を説明する
ための平面図及び断面図である。
【０００８】まず図１（ａ），（ｂ）の平面図と断面図
に示すように、パッド電極１１上にバンプ１０が形成さ
れた半導体チップ４と先端が結合されたインナーリード
６を有するフィルムキャリアとを用意する。この半導体
チップ４は従来の製造方法を用いて作ることができる。
に示すように、パッド電極１１上にバンプ１０が形成さ
れた半導体チップ４と先端が結合されたインナーリード
６を有するフィルムキャリアとを用意する。この半導体
チップ４は従来の製造方法を用いて作ることができる。
【０００９】例えば、外部との電気的接続を行うための
パッド電極１１が形成された半導体チップ４の全面に、
例えばＴｉ，Ｃｒ等の金属膜を形成した後、フォトリソ
グラフィー等により前記パッド電極１１上に選択的に、
Ａｕ，Ｐｂ−Ｓｎ等のバンプ１０を形成し、その後金属
膜を除去してバンプ形成を完了させる。また、このバン
プ形成はメッキ法の他に、特開昭４９−５２９７３号で
開示されているように、Ａｕ，Ｐｂ−Ｓｎ等からなるワ
イヤーを用いてワイヤーボンディング法におけるボール
を電極上にボンディングし、ワイヤーを切断することに
より、バンプを形成する方法や、溶融半田中に浸漬して
パッド電極上のみに半田バンプを形成する方法等を利用
することができる。
パッド電極１１が形成された半導体チップ４の全面に、
例えばＴｉ，Ｃｒ等の金属膜を形成した後、フォトリソ
グラフィー等により前記パッド電極１１上に選択的に、
Ａｕ，Ｐｂ−Ｓｎ等のバンプ１０を形成し、その後金属
膜を除去してバンプ形成を完了させる。また、このバン
プ形成はメッキ法の他に、特開昭４９−５２９７３号で
開示されているように、Ａｕ，Ｐｂ−Ｓｎ等からなるワ
イヤーを用いてワイヤーボンディング法におけるボール
を電極上にボンディングし、ワイヤーを切断することに
より、バンプを形成する方法や、溶融半田中に浸漬して
パッド電極上のみに半田バンプを形成する方法等を利用
することができる。
【００１０】次にこのハンプ１０の間に、例えばフォト
レジスト法によりバンプ以外に選択的に窒化膜やポリイ
ミド膜等の保護膜１２を形成する。次いでインナーリー
ド６の結合部６Ａを半導体チップ４のバンプ１０に位置
合せをし、熱圧着法でＩＬＢを実施する。インナーリー
ド６の先端部はすべてつながっているので、バンプ１０
とインナーリード６との位置合わせは容易である。
レジスト法によりバンプ以外に選択的に窒化膜やポリイ
ミド膜等の保護膜１２を形成する。次いでインナーリー
ド６の結合部６Ａを半導体チップ４のバンプ１０に位置
合せをし、熱圧着法でＩＬＢを実施する。インナーリー
ド６の先端部はすべてつながっているので、バンプ１０
とインナーリード６との位置合わせは容易である。
【００１１】次に図１（ｃ），（ｄ）の平面図と断面図
に示すように、パッド電極１１の間の結合部６Ａを、例
えばレーザービーム法や、ウエハーの切断法であるブレ
ードを用いるダイシング法を応用して切断する。このよ
うにして製作された半導体装置は、レーザビームの径ま
たはフレードの厚みの種類を変化させることにより、例
えばインナーリード間のピッチが３０μｍ以下のものに
も対応可能となる。
に示すように、パッド電極１１の間の結合部６Ａを、例
えばレーザービーム法や、ウエハーの切断法であるブレ
ードを用いるダイシング法を応用して切断する。このよ
うにして製作された半導体装置は、レーザビームの径ま
たはフレードの厚みの種類を変化させることにより、例
えばインナーリード間のピッチが３０μｍ以下のものに
も対応可能となる。
【００１２】また、図２（ａ）に示すように、電極間ピ
ッチが極端に狭く、ＩＬＢによりバンプ１０が接して
も、図２（ｂ）に示すように、ブレードで切断し電気的
接続を断つことが可能である。
ッチが極端に狭く、ＩＬＢによりバンプ１０が接して
も、図２（ｂ）に示すように、ブレードで切断し電気的
接続を断つことが可能である。
【００１３】さらに、図３（ａ）に示すように、ボンデ
ィングされるインナーリード６の先端から少し離れた所
に屈曲部を形成して結合部６Ｂの幅を広げ、そこから各
リードに分離された構造のインナーリード６を持つフィ
ルムキャリアを用いてもよい。この場合も図３（ｂ）に
示すように、レーザー法等で結合部６Ｂを切断すること
によりインナーリードを分離できる。この場合の結合部
６Ｂを含むインナーリード６はエッチング法で形成でき
る十分なリード幅とリード間距離を有することになる。
このフィルムキャリアのリードの厚みは、広く幅をとっ
た領域でのエッチング限界ピッチを考慮すれば良く、リ
ード厚を厚くすることができる。
ィングされるインナーリード６の先端から少し離れた所
に屈曲部を形成して結合部６Ｂの幅を広げ、そこから各
リードに分離された構造のインナーリード６を持つフィ
ルムキャリアを用いてもよい。この場合も図３（ｂ）に
示すように、レーザー法等で結合部６Ｂを切断すること
によりインナーリードを分離できる。この場合の結合部
６Ｂを含むインナーリード６はエッチング法で形成でき
る十分なリード幅とリード間距離を有することになる。
このフィルムキャリアのリードの厚みは、広く幅をとっ
た領域でのエッチング限界ピッチを考慮すれば良く、リ
ード厚を厚くすることができる。
【００１４】即ち、例えばリード厚３５μｍの場合、一
般的なエッチング限界ピッチはリード厚と同じリード間
隔をとる必要があるから、リード幅３５μｍ，リード間
隔３５μｍで７０μｍのピッチとなる。従って、７０μ
ｍ未満の電極ピッチの場合は、リード厚を１８μｍや２
５μｍ等のより薄いものに変更する必要があった。しか
しながら図３に示した本実施例の場合は、広く幅をとっ
た領域でのエッチング限界ピッチを考慮すれば良いか
ら、リード厚を厚くした状態で狭電極ピッチに対応する
ことができる。これにより、リード強度向上によるリー
ド変形の防止や、電気抵抗減少による電気的特性の向上
が期待できる。
般的なエッチング限界ピッチはリード厚と同じリード間
隔をとる必要があるから、リード幅３５μｍ，リード間
隔３５μｍで７０μｍのピッチとなる。従って、７０μ
ｍ未満の電極ピッチの場合は、リード厚を１８μｍや２
５μｍ等のより薄いものに変更する必要があった。しか
しながら図３に示した本実施例の場合は、広く幅をとっ
た領域でのエッチング限界ピッチを考慮すれば良いか
ら、リード厚を厚くした状態で狭電極ピッチに対応する
ことができる。これにより、リード強度向上によるリー
ド変形の防止や、電気抵抗減少による電気的特性の向上
が期待できる。
【００１５】なお、上記実施例では保護膜を設けた場合
について説明したが、切断時の切断深さを制御すること
により保護膜を設けなくとも実施可能である。
について説明したが、切断時の切断深さを制御すること
により保護膜を設けなくとも実施可能である。
【００１６】
【発明の効果】以上説明したように本発明によれば、半
導体装置のリード間ピッチの縮小化に対しリード変形を
防止でき、かつバンプ間やリード間等のショートをなく
すことができるという効果を有する。従って多ピン化さ
れた半導体装置の信頼性及び歩留りを向上させることが
できる。
導体装置のリード間ピッチの縮小化に対しリード変形を
防止でき、かつバンプ間やリード間等のショートをなく
すことができるという効果を有する。従って多ピン化さ
れた半導体装置の信頼性及び歩留りを向上させることが
できる。
【図１】本発明の一実施例を説明するための半導体チッ
プとインナーリードの平面図及び断面図。
プとインナーリードの平面図及び断面図。
【図２】本発明の他の実施例を説明するための半導体チ
ップの断面図。
ップの断面図。
【図３】本発明の他の実施例を説明するためのインナー
リードの平面図。
リードの平面図。
【図４】従来の半導体装置の製造方法を説明するための
平面図及び断面図。
平面図及び断面図。
【図５】従来の半導体装置の製造方法を説明するための
半導体チップの断面図。
半導体チップの断面図。
【図６】従来の半導体装置の製造方法を説明するための
半導体チップの断面図。
半導体チップの断面図。
１ フィルムキャリア ２ スプロケットホール ３ デバイスホール ４ 半導体チップ ５ サスペンダー ６ インナーリード ６Ａ 結合部 ７ アウターリード ８ ＯＬＢホール ９ 電気選別用パッド １０ バンプ １１ パッド電極 １２ 保護膜 １３ ボンディングパッド １４ 接着剤 １５ プリント基板 １６ 樹脂
Claims (3)
- 【請求項１】 パッド電極上にバンプが形成された半導
体チップと、少なくとも先端が結合されたインナーリー
ドを有するフィルムキャリアとを用意し、前記半導体チ
ップのバンプ上に前記インナーリードの先端部を接続し
たのち、前記バンプ間に位置する前記インナーリードの
結合部を切断することを特徴とする半導体装置の製造方
法。 - 【請求項２】 バンプを除く半導体チップの表面には保
護膜が形成されている請求項１記載の半導体装置の製造
方法。 - 【請求項３】 レーザービームまたはブレードを用いて
インナーリードの結合部を切断する請求項１または請求
項２記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3295364A JP2882130B2 (ja) | 1991-11-12 | 1991-11-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3295364A JP2882130B2 (ja) | 1991-11-12 | 1991-11-12 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05211203A JPH05211203A (ja) | 1993-08-20 |
| JP2882130B2 true JP2882130B2 (ja) | 1999-04-12 |
Family
ID=17819671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3295364A Expired - Fee Related JP2882130B2 (ja) | 1991-11-12 | 1991-11-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2882130B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62195494A (ja) * | 1986-02-21 | 1987-08-28 | Aisin Seiki Co Ltd | 内燃機関用冷却装置 |
-
1991
- 1991-11-12 JP JP3295364A patent/JP2882130B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05211203A (ja) | 1993-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6593648B2 (en) | Semiconductor device and method of making the same, circuit board and electronic equipment | |
| JPH1041434A (ja) | 半導体装置およびその製造方法 | |
| JP3663295B2 (ja) | チップスケールパッケージ | |
| EP0482940A1 (en) | Method of forming an electrical connection for an integrated circuit | |
| JP2882130B2 (ja) | 半導体装置の製造方法 | |
| JP2949969B2 (ja) | フィルムキャリア半導体装置 | |
| JPH06236956A (ja) | 半導体装置及びその製造方法 | |
| JPH01128532A (ja) | 半導体装置の製造方法 | |
| JPH10261735A (ja) | 半導体装置およびその製造方法 | |
| JP2555878B2 (ja) | フィルムキャリヤーテープの製造方法 | |
| JPH05102384A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPS6242376B2 (ja) | ||
| JP2626081B2 (ja) | フィルムキャリヤ半導体装置 | |
| JP3067364B2 (ja) | 金属突起電極付き半導体装置 | |
| JPH05283473A (ja) | フィルムキャリア半導体装置とその製造方法 | |
| JPH0563025A (ja) | 半導体装置の製造方法 | |
| JPH05235108A (ja) | フィルムキャリアテープの製造方法 | |
| JPH1140605A (ja) | テープキャリアパッケージ | |
| KR940004278Y1 (ko) | Cot 패키지 | |
| JP2699557B2 (ja) | Ｔａｂ形式半導体装置の製造方法 | |
| JPH065701B2 (ja) | リードフレームおよびそれを用いた半導体装置の製造方法 | |
| JP2555916B2 (ja) | フィルムキャリヤ半導体装置 | |
| JPH04299544A (ja) | フィルムキャリヤ半導体装置の製造方法 | |
| JPS6217857B2 (ja) | ||
| JPH01231333A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990105 |
|
| LAPS | Cancellation because of no payment of annual fees |