TWI423417B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI423417B
TWI423417B TW097134363A TW97134363A TWI423417B TW I423417 B TWI423417 B TW I423417B TW 097134363 A TW097134363 A TW 097134363A TW 97134363 A TW97134363 A TW 97134363A TW I423417 B TWI423417 B TW I423417B
Authority
TW
Taiwan
Prior art keywords
wafer
wafers
pad
semiconductor device
pads
Prior art date
Application number
TW097134363A
Other languages
English (en)
Other versions
TW200921892A (en
Inventor
Misumi Kazuyuki
Hatauchi Kazushi
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of TW200921892A publication Critical patent/TW200921892A/zh
Application granted granted Critical
Publication of TWI423417B publication Critical patent/TWI423417B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

半導體裝置
本發明係有關於將2個晶片橫排地搭載在晶片銲墊進行樹脂密封之所謂之系統級封裝(System In Package，SIP)型之半導體裝置。
圖9是俯視圖，用來表示在大晶片銲墊橫排地搭載有2個晶片之先前技術的半導體裝置。在晶片銲墊31上搭載有2個晶片16、17。在此處晶片銲墊31大於晶片16、17。利用多根之接線20分別連接晶片16、17和多根之內部引線15，而將晶片16、17彼此連接。在晶片16、17間之晶片銲墊31形成有縫隙32。在該半導體裝置之製造步驟中，當將晶片16、17搭載在晶片銲墊31時，以晶片銲墊31之端部和縫隙32作為標記進行位置對準。另外，在晶片銲墊上搭載有1個晶片之半導體裝置，於晶片銲墊附加標記者被記載在專利文獻2。
近年來為能改善溫度循環特性，提案有使晶片銲墊小於晶片之半導體裝置。可將其適用在使2個半導體晶片橫排而搭載在晶片銲墊之SIP型半導體裝置(例如，參照專利文獻1)。
[專利文獻1】日本專利特開2003-110082號公報
[專利文獻2】日本專利特開2007-35853號公報
一般因為以樹脂密封半導體晶片之模製樹脂和金屬製之晶片銲墊間之密著性不良，所以在模製樹脂和晶片銲墊之晶片搭載面背面之間，容易發生剝離。實際上在溫度循環試驗亦確認有剝離。因此在將多個晶片橫排地搭載於晶片銲墊之半導體裝置中，亦朝向小晶片銲墊化進步。在該小晶片銲墊化時本發明人發現有以下之檢討事項。
(1)在橫排搭載之晶片彼此間，以電氣連接用之接線直接接合。然後，在樹脂密封時，因為該接線會阻礙樹脂之流動，所以在接線和晶片銲墊間不容易注入樹脂。但是，在圖9之半導體裝置中，經由為能於晶片搭載時之位置對準而使用之縫隙32注入樹脂。即使在小晶片銲墊化之情況時，亦必需檢討要有使樹脂容易注入到連接晶片間之接線之下的構造。
(2)在未設有如圖9所示之在晶片排列方向垂直延伸之長條縫隙32之情況時，需要檢討在將晶片搭載到晶片銲墊時，使2個晶片位置對準所使用之標記係要採用何種構造。
本發明用來解決上述之問題，其目的是橫排地搭載2個晶片，在2個晶片間以接線直接連接之半導體裝置中，獲得可以防止樹脂密封發生洩漏之半導體裝置。
另外，本發明之另一目的是獲得在晶片銲墊上橫排地搭載2個晶片時，使晶片之位置對準變為容易之半導體裝置。
本發明之一實施例之半導體裝置具備有：第1和第2晶片銲墊，其被橫排地配置；多根之內部引線；第1和第2晶片，其分別搭載在第1和第2晶片銲墊上；橫桿，被設在第1和第2晶片與多根之內部引線之間，而在第1晶片和第2晶片之排列方向延伸；多根之接線；以及樹脂，用來密封第1和第2晶片銲墊等。該橫桿具有標記，在第1晶片和第2晶片之排列方向，設在第1晶片和第2晶片間之相當位置。
本發明之另一實施例之半導體裝置具備有：金屬製之搭載構件；第1晶片，其被搭載在該搭載構件之主面；第2晶片，其被搭載在搭載構件之主面，並使其與第1晶片離開地在第1方向排列；多根之內部引線，其配置在第1和第2晶片之周圍；多根之第1接線，用來使第1和第2晶片與多根之內部引線分別連接；多根之第2接線，用來連接第1晶片和第2晶片；以及樹脂，用來密封多根之內部引線、第1和第2晶片、和多根之第1接線和多根之第2接線；搭載構件之主面具有分別構成一體之與第1晶片重疊的第1部分，與第2晶片重疊的第2部分，以及位於第1晶片和第2晶片間之第3部分；第1部分之面積小於第1晶片之面對搭載構件之面之面積；第2部分之面積小於第2晶片之面對搭載構件之面之面積；第1部分在垂直於主面方向和第1方向之共同垂直之第2方向之寬度，具有大於第3部分之第2方向之最大寬度之部分；和第2部分具有第2方向之寬度，大於第3部分之第2方向之最大寬度之部分。
依照本實施例之半導體裝置時，在被設於第1和第2晶片與多根之內部引線間之橫桿，因為設有標記，所以當將2個晶片橫排地搭載在晶片銲墊時，晶片之位置對準變為容易。
另外，依照另一實施例之半導體裝置時，在搭載構件分別搭載被配置離開之2個晶片時，因為連繫搭載構件之搭載部分(第1和第2部分)之連結部分(第3部分)的寬度，小於該搭載部分之寬度，所以可以容易地將樹脂注入到連接晶片間之接線之下。
實施形態1.
圖1是俯視圖，用來表示本發明之實施形態之半導體裝置的內部，圖2是圖1A-A’線之剖視圖。圖10是圖1B-B’線之剖視圖。第1晶片銲墊11(第1部分)和第2晶片銲墊12(第2部分)被配置成橫排。第1和第2晶片銲墊11、12被吊引線13支持，兩者利用連接引線14連接。第1和第2晶片銲墊11、12、連接引線14和吊引線13成為將金屬構件一體成型之金屬製的搭載構件。在第1和第2晶片銲墊11、12之周圍配置有多根之內部引線15。
第1晶片16以主面重疊在第1晶片銲墊11，利用糊膠(paste)(未圖示)搭載在第1晶片銲墊11之主面上。另外，第2晶片17，以與第1晶片16離開而在第1方向排列之方式，使主面重疊在第2晶片銲墊12，利用糊膠(未圖示)搭載在第2晶片銲墊12之主面上。在此處第1和第2晶片銲墊11、12分別小於第1和第2晶片16、17。另外，第2晶片17之側面被配置成在第1方向具有間隔地與第1晶片16之側面相對向。
利用互不相同之2根之吊引線13之組而支持之2根橫桿18，被設置成位於從對搭載構件晶片搭載面之垂直方向觀察之第1和第2晶片16、17與多個之內部引線15之一部分(排列在支持各個橫桿18之2根吊引線間之引線群)之間，沿著第1晶片16和第2晶片17之排列方向(第1方向)延伸。亦即，橫桿18設有2根而成為夾持第1和第2晶片16、17地相對向。另外，被2根之吊引線13支持之另一橫桿22，被設在第2晶片17和多根之內部引線15之另一部分之引線(排列在支持橫桿22之2根吊引線之間之引線群)之間，在橫桿18延伸方向之正交方向延伸。在本實施形態中橫桿18、22亦與搭載構件一體成型。該搭載構件因為電氣接地，所以橫桿18、22亦電氣接地。
另外，在2根之橫桿18分別設有突起部19，在對向於第1和第2晶片16、17之側面，於面對第1晶片16和第2晶片17間之離開部分之位置成為標記。亦即，在2根橫桿18於第1晶片16和第2晶片17之排列方向分別設有突起部19，於與第1晶片16和第2晶片17間之相當位置成為標記。突起部19從橫桿18之側面朝向第1和第2晶片銲墊11、12之配置方向突出，在橫桿18之延伸方向(第1方向)具有可以識別之程度的既定寬度。
利用多根之接線20分別連接第1和第2晶片16、17和多根內部引線15或橫桿18，並連接第1晶片16和第2晶片17。在此處如圖10所示，使連接第1和第2晶片16、17和內部引線15之接線20成為第1接線20a，連接第1晶片16和第2晶片17之接線20成為第2接線20b。然後，利用樹脂21密封該等之第1和第2晶片銲墊11、12、多根之內部引線15、第1和第2晶片16、17、多根之接線20和橫桿18。
以下說明上述半導體裝置之製造步驟。首先，準備如圖3所示之已形成之引線框架。實際上是在一片之引線框架設置多個如圖3所示之已圖形成形的部分，但是為方便而只顯示對一個封裝之引線框架部分。2根橫桿18分別設在第1和第2晶片銲墊11、12，和排列在支持橫桿18之2根吊引線間的內部引線15之間，在與第1和第2晶片銲墊11、12之間，和與內部引線15之間分別存在有間隙。橫桿22亦被設在第2晶片銲墊12，和排列在支持橫桿22之2根吊引線間的內部引線15之間，在與第2晶片銲墊12之間、和與該內部引線15之間，分別存在有間隙。
其次，如圖4所示，將第1和第2晶片16、17搭載在晶片銲墊11、12上。在圖3之搭載構件之附加有斜線之2個部分，分別搭載第1和第2晶片16、17。在本實施形態中採用所謂之小晶片銲墊，即，晶片銲墊11之面積小於第1晶片16之面積，晶片銲墊12之面積小於第2晶片17之主面之面積。另外，規定第1晶片16之與搭載構件相對向之矩形主面之周邊4邊，具有不與搭載構件重疊之部分，規定第2晶片17之與搭載構件相對向之矩形主面之周邊4邊，具有不與搭載構件重疊之部分。
圖11是擴大圖4之晶片搭載部分之俯視圖(設在各個晶片之銲墊則省略圖示)。在圖中第1方向是第1和第2晶片16、17之排列方向，第2方向是垂直於搭載構件主面之方向和第1方向之共同垂直方向。
第1晶片16之面對搭載構件之第1面具有在第1方向面對之長邊16a(第3邊)和長邊16b，和在第2方向面對之短邊16c(第1邊)和短邊16d(第2邊)。長邊16a在第1點16e與短邊16c交叉，並在第2點16f與短邊16d交叉。
第2晶片17之面對搭載構件之第2面具有在第1方向面對之長邊17a(第6邊)和長邊17b，和在第2方向面對之短邊17c(第4邊)和短邊17d(第5邊)。長邊17a在第3點17e與短邊17c交叉，並在第4點17f與短邊17d交叉。
在第1晶片16之第1面具有不與搭載構件重疊之部分A(第4部分)，部分B(第5部分)和部分C。部分A是從第1點16e連續之短邊16c之至少一部分、從第1點16e連續之長邊16a之一部分、和晶片銲墊11之外緣所包圍之部分。部分B是從第2點16f連續之短邊16d之至少一部分、從第2點16f連續之長邊16a之另一部分、和晶片銲墊11之外緣所包圍之部分。部分C是長邊16b之大致全部和晶片銲墊11之外緣所包圍之部分。
在第2晶片17之第2面具有不與搭載構件重疊之部分D(第6部分)，部分E(第7部分)和部分F。部分D是從第3點17e連續之短邊17c之大致全部、從第3點17e連續之長邊17a之一部分、和晶片銲墊12之外緣所包圍之部分。部分E是從第4點17f連續之短邊17d之大致全部、從第4點17f連續之長邊17a之另一部分、和晶片銲墊12之外緣所包圍之部分。部分F是長邊17b之至少一部分和晶片銲墊12之外緣所包圍之部分。第1和第2晶片在部分A~F被密封樹脂21所密封。
另外，晶片銲墊11、12之形狀只要是小晶片銲墊，並不只限於上述構造。例如，第1晶片16之短邊16c，與短邊17c同樣地，亦可以全部不與搭載構件重疊。短邊16d亦可以全部不與搭載構件重疊。第2晶片17之短邊17c，與短邊16c同樣地，亦可以只有從第3點17e連續之一部分不與搭載構件重疊。短邊17d亦可以只有從第4點17f連續之一部分不與搭載構件重疊。
搭載構件之主面具有分別構成一體之與第1晶片16重疊之第1部分(晶片銲墊11之主面)，與第2晶片17重疊之第2部分(晶片銲墊12之主面)，和位於第1晶片16和第2晶片17之間之第3部分(連接引線14之主面)。第1部分之面積小於第1晶片16之面對搭載構件之面之面積。第2部分之面積小於第2晶片17之面對搭載構件之面之面積。
另外，位於2個晶片16、17間之搭載構件的部分(連接引線14)之最大寬度Y依照沿著與該寬度Y相同方向(第2方向)之晶片16、17之寬度的任一方之變小程度使晶片銲墊變小。具體來說，第1部分(晶片銲墊11之主面)具有第2方向之寬度W1大於第3部分(連接引線14之主面)之第2方向之最大寬度Y的部分。第2部分(晶片銲墊12之主面)具有第2方向之寬度W2大於第3部分(連接引線14之主面)之第2方向之最大寬度Y的部分。
在晶片16、17搭載到晶片銲墊時，例如在晶片銲墊11、12上塗佈糊膠之後，經由壓接晶片銲墊11、12而用來使各個之第1和第2晶片16、17接合在搭載構件。這時，使突起部19成為標記，而使第1和第2晶片16、17之位置對準變為容易。在第1和第2晶片之未搭載在搭載構件側之主面，形成進行信號授受之銲墊、和接受電源電壓及地線電壓之銲墊。在搭載晶片後利用接線銲接(wire bonding)而連接第1和第2晶片16、17和多根內部引線15，並且在第1和第2晶片16、17間，對分別沿著該相對向之2邊而排列之銲墊彼此間進行接線銲接。另外第2晶片17之銲墊的一部分接線銲接到橫桿22，被供給接地位準之電壓。在接線銲接後進行樹脂密封而製成圖1所示之上述半導體裝置。
依照此種方式，因為使連接引線14之寬度小於小晶片銲墊化之晶片銲墊11、12之寬度，所以樹脂21流入到第1和第2晶片16、17間之狹窄的間隙時之阻礙變小。因此，如圖10所示，因為可以確保樹脂21從下側流入之路徑，所以在接線20b之下側可以確實地進行樹脂密封。
但是，在採用此種小晶片銲墊之半導體裝置之情況，當將晶片搭載在晶片銲墊時，不能以晶片銲墊之端部或設在晶片銲墊之縫隙等作為標記而進行晶片之位置對準。其一理由是在大小較小之晶片銲墊部分對如縫隙之標記進行加工而設置時，會有使晶片銲墊之強度降低之問題。因此，橫桿18設置有2根而成為夾持第1和第2晶片16、17地相對向。另外，在該2根之橫桿18分別在位於第1晶片16和第2晶片17間設有作為標記之突起部19。依照此種方式，經由設置2個標記，可以檢測第1和第2晶片16、17之旋轉偏移。
圖5是將突起部之部分擴大之俯視圖。在第1晶片16和第2晶片17之排列方向(第1方向)，突起部19之寬度WA小於第1晶片16和第2晶片17之互相對向側面間的間隔LA。另外，突起部19之突出的長度WB小於在第1方向之正交方向之橫桿18和第1晶片16的間隔LB16、和小於在第1方向之正交方向之橫桿18和第2晶片17的間隔LB17之任一者。依照此種方式，當將第1和第2晶片16、17搭載在搭載構件時，可以防止第1和第2晶片16、17接觸在突起部19而受到損傷。
在此處具體地說明將晶片16搭載在搭載構件時之位置對準方法。首先使用第1晶片結合裝置，重複進行使第1晶片16結合到晶片銲墊11之第1晶片結合步驟，將多個之第1晶片16搭載在各個之晶片銲墊11。在這期間將對應一個封裝之第1晶片16搭載在搭載構件之晶片銲墊11之後，測定第1晶片16側面和突起部19邊緣之間隔X1(參照圖5)。雖然未圖示，對設在相反側之橫桿18之突起部19亦同樣地進行。在間隔X1超過所希望範圍的情況，當對下一個封裝之第1晶片16進行晶片結合時，根據其前之第1晶片16所測定到之間隔X1，使即將進行晶片結合之第1晶片16側面和突起部19邊緣之間隔X1位於所希望的範圍，而將第1晶片16搭載在搭載構件，以此方式調整第1晶片結合裝置。
當在每一個該第1晶片結合步驟所測定之間隔X1在所希望的範圍內，而所測定之次數連續既定次數的情況時，在其後之第1晶片結合步驟不進行間隔X1之測定，成為第1晶片16之晶片結合位置被適當調整的狀態，利用第1晶片結合裝置依序地對第1晶片16進行晶片結合。突起部19之兩邊緣和晶片16、17側面之間隔X1、X2之各個之上述所希望範圍，例如，在0.2mm以內，較好為0.1mm以內，更好為0.05mm以內。
其次，使用另外之第2晶片結合裝置，對已搭載有第1晶片16之搭載構件，依序地重複進行使第2晶片結合到晶片銲墊12之第2晶片結合步驟。利用此種方式，將多個之第2晶片17搭載在各個之晶片銲墊12。在這期間，在將某一個第2晶片17搭載在搭載構件之晶片銲墊12之後，測定第2晶片17側面和突起部19另一邊緣之間隔X2(參照圖5)。雖然未圖示，對設在相反側橫桿18之突起部19亦同樣地進行。在間隔X2超過所希望範圍的情況，當對下一個封裝之第2晶片17進行晶片結合時，根據其前之第2晶片17所測定到之間隔X2，使即將進行晶片結合之第2晶片17側面和突起部19邊緣之間隔X2位於所希望的範圍，而將第2晶片17搭載在搭載構件，以此方式調整第2晶片結合裝置。
當在每一個該第2晶片結合步驟所測定之間隔X2在所希望的範圍內，而所測定之次數連續既定次數的情況時，在其後之第2晶片結合步驟不進行間隔X2之測定，在第2晶片17之晶片結合位置被正確調整的狀態，利用第2晶片結合裝置依序地對第2晶片17進行晶片結合。
另外，作為2個晶片之位置對準標記，假如可以識別在橫桿之延伸方向之標記寬度時，如圖6所示，標記亦可以是在橫桿18之與第1和第2晶片相對向之側面所形成之凹部23。凹部23之寬度成為第1晶片和第2晶片間之間隔LA。凹部23之兩邊緣和晶片16、17之側面之各個間隔假如在可容許範圍內，例如±0.2mm以內，較好為±0.1mm以內，更好為±0.05mm以內時，第1和第2晶片16、17所相對向之各個側面，亦可以對凹部23之對應邊緣產生偏移。另外設在橫桿之標記位置並不只限於在晶片之對向側面。只要是橫桿之延伸方向之與晶片間之離開部分的位置，亦可以在橫桿之上面、或相反側側面。
實施形態2.
在本實施形態2，如圖7所示，不是如實施形態1之在橫桿18附加標記，而是在連接引線14附加作為標記之凹部24。亦即，搭載構件具有連接引線14(第3部分)，其位於第1和第2晶片16、17之間，用來連結第1晶片銲墊11(第1部分)和第2晶片銲墊12(第2部分)。另外，在經由連接引線14從第1晶片銲墊11連續到第2晶片銲墊12之側面，在該側面內側之方向設有凹陷之凹部24。該凹部24之底面部分至少位於連接引線14。另外，如圖8所示，第1和第2晶片16、17被搭載在晶片銲墊11、12上。其他之構造與實施形態1相同。依照此種方式，在將晶片16、17搭載到晶片銲墊時，以凹部24作為標記，第1和第2晶片16、17之位置對準變為容易。
11．．．第1晶片銲墊(第1部分)
12．．．第2晶片銲墊(第2部分)
13．．．吊引線
14．．．連接引線(第3部分)
15．．．內部引線
16．．．第1晶片
16a、16b．．．長邊
16c、16d．．．短邊
16e．．．第1點
16f．．．第2點
17．．．第2晶片
17a、17b．．．長邊
17c、17d．．．短邊
17e．．．第3點
17f．．．第4點
18、22．．．橫桿
19．．．突起部(標記)
20．．．接線
20a．．．第1接線
20b．．．第2接線
21．．．樹脂
23、24．．．凹部(標記)
31．．．晶片銲墊
32．．．縫隙
A、B、C、D、E．．．(非重疊)部分
圖1是俯視圖，用來表示本發明之實施形態1之半導體裝置的內部。
圖2是圖1之A-A’線之剖視圖。
圖3是俯視圖，用來說明本發明之實施形態1之半導體裝置之製造步驟。
圖4是俯視圖，用來說明本發明之實施形態1之半導體裝置之製造步驟。
圖5是將突起之部分擴大之俯視圖。
圖6是俯視圖，用來表示本發明之實施形態1之標記之變化例。
圖7是俯視圖，用來說明本發明之實施形態2之半導體裝置。
圖8是俯視圖，用來說明本發明之實施形態2之半導體裝置。
圖9是俯視圖，用來表示在大晶片銲墊橫排地搭載2個晶片之先前技術之半導體裝置。
圖10是圖1之B-B’線之剖視圖。
圖11是將圖4之晶片搭載部分擴大之俯視圖。
11．．．第1晶片銲墊(第1部分)
12．．．第2晶片銲墊(第2部分)
13．．．吊引線
14．．．連接引線(第3部分)
15．．．內部引線
16．．．第1晶片
17．．．第2晶片
18、22．．．橫桿
19．．．突起部(標記)
20．．．接線

Claims (3)

  1. 一種半導體裝置，其特徵在於，其具備有：第1和第2晶片銲墊，被配置成橫排；多根之內部引線，被配置在上述第1和第2晶片銲墊之周圍；第1和第2晶片，分別被搭載在上述第1和第2晶片銲墊上；橫桿，被設在上述第1和第2晶片、與上述多根之內部引線之間，並在上述第1晶片和上述第2晶片之排列方向延伸；多根之接線，分別連接上述第1和第2晶片、與上述多根之內部引線，而連接上述第1晶片和上述第2晶片；和樹脂，用來密封上述第1和第2晶片銲墊、上述多根之內部引線、上述第1和第2晶片、上述多根之接線和上述橫桿；而上述第1和第2晶片銲墊小於上述第1和第2晶片，上述橫桿具有晶片搭載時位置對準用之標記，其在上述第1晶片和上述第2晶片之排列方向，被設在上述第1晶片和上述第2晶片間之相當位置。
  2. 如申請專利範圍第1項之半導體裝置，其中，上述橫桿被電氣接地。
  3. 如申請專利範圍第1或2項之半導體裝置，其中，上述橫桿設有2根，夾持上述第1和第2晶片地相對向；和該2根之橫桿具有標記，分別被設在上述第1晶片和上述 第2晶片之間。
TW097134363A 2007-09-28 2008-09-08 半導體裝置 TWI423417B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007253405 2007-09-28
JP2008196751A JP5062086B2 (ja) 2007-09-28 2008-07-30 半導体装置

Publications (2)

Publication Number Publication Date
TW200921892A TW200921892A (en) 2009-05-16
TWI423417B true TWI423417B (zh) 2014-01-11

Family

ID=40517676

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097134363A TWI423417B (zh) 2007-09-28 2008-09-08 半導體裝置

Country Status (4)

Country Link
JP (1) JP5062086B2 (zh)
KR (1) KR101441691B1 (zh)
CN (1) CN101399258B (zh)
TW (1) TWI423417B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5191915B2 (ja) * 2009-01-30 2013-05-08 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP7192688B2 (ja) * 2019-07-16 2022-12-20 Tdk株式会社 電子部品パッケージ

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW523888B (en) * 2000-12-14 2003-03-11 Int Rectifier Corp Semiconductor device package and lead frame with die overhanging lead frame pad
TW200509759A (en) * 2003-08-20 2005-03-01 Sanyo Electric Co Circuit device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0770551B2 (ja) * 1986-02-20 1995-07-31 ロ−ム株式会社 半導体チツプのダイボンデイング位置確認方法
JP2002261229A (ja) * 2001-03-02 2002-09-13 Hitachi Ltd 半導体装置の製造方法
JP2004342712A (ja) * 2003-05-14 2004-12-02 Renesas Technology Corp 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW523888B (en) * 2000-12-14 2003-03-11 Int Rectifier Corp Semiconductor device package and lead frame with die overhanging lead frame pad
TW200509759A (en) * 2003-08-20 2005-03-01 Sanyo Electric Co Circuit device

Also Published As

Publication number Publication date
JP2009099946A (ja) 2009-05-07
CN101399258B (zh) 2012-05-30
KR20090033121A (ko) 2009-04-01
JP5062086B2 (ja) 2012-10-31
KR101441691B1 (ko) 2014-09-17
TW200921892A (en) 2009-05-16
CN101399258A (zh) 2009-04-01

Similar Documents

Publication Publication Date Title
KR100690247B1 (ko) 이중 봉합된 반도체 패키지 및 그의 제조 방법
US8704342B2 (en) Resin sealing type semiconductor device and method of manufacturing the same, and lead frame
JP3779789B2 (ja) 半導体装置およびその製造方法
US7608482B1 (en) Integrated circuit package with molded insulation
TWI453831B (zh) 半導體封裝結構及其製造方法
US8242615B2 (en) Semiconductor chip on film package with dummy patterns and manufacturing method thereof
US8133759B2 (en) Leadframe
US8853842B2 (en) Semiconductor device sealed with a resin molding
US20160148876A1 (en) Flat no-leads package with improved contact pins
TWI290760B (en) Semiconductor device and method of manufacturing the same
US20070077732A1 (en) Semiconductor device and a manufacturing method of the same
TWI423417B (zh) 半導體裝置
KR19980055815A (ko) 볼 그리드 어레이 반도체 패키지
KR100623606B1 (ko) 비지에이형 반도체 장치의 제조방법, 비지에이형 반도체 장치용 티에이비 테이프, 및 비지에이형 반도체 장치
JP2004247534A (ja) 半導体装置
US7915719B2 (en) Semiconductor device
JP4031005B2 (ja) 半導体装置の製造方法
US10840171B2 (en) Integrated circuit package including inward bent leads
US7172924B2 (en) Semiconductor device having a semiconductor chip mounted on external terminals and fabrication method thereof
CN101145548A (zh) 通用封装基板及其应用机构
JP3665609B2 (ja) 半導体装置及びその半導体装置を複数個実装した半導体装置ユニット
TWI364102B (en) Semiconductor package with leads on a chip having muli-row bonding pads
JP2009152324A (ja) 半導体装置の製造方法
JP5607782B2 (ja) 半導体装置
JPH10303350A (ja) リードフレーム