JP7368055B2 - 半導体装置、および、半導体装置の実装構造 - Google Patents

半導体装置、および、半導体装置の実装構造 Download PDF

Info

Publication number
JP7368055B2
JP7368055B2 JP2019115522A JP2019115522A JP7368055B2 JP 7368055 B2 JP7368055 B2 JP 7368055B2 JP 2019115522 A JP2019115522 A JP 2019115522A JP 2019115522 A JP2019115522 A JP 2019115522A JP 7368055 B2 JP7368055 B2 JP 7368055B2
Authority
JP
Japan
Prior art keywords
terminal
mounting
connecting portion
back surface
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019115522A
Other languages
English (en)
Other versions
JP2021002587A (ja
Inventor
一平 安武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2019115522A priority Critical patent/JP7368055B2/ja
Priority to CN202010424588.9A priority patent/CN112117196B/zh
Priority to US16/903,360 priority patent/US11842951B2/en
Publication of JP2021002587A publication Critical patent/JP2021002587A/ja
Priority to US18/479,587 priority patent/US20240030107A1/en
Application granted granted Critical
Publication of JP7368055B2 publication Critical patent/JP7368055B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H01L2224/49173—Radial fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/8346—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85455—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/8546—Iron (Fe) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Description

本開示は、半導体装置、および、半導体装置の実装構造に関する。
配線基板に表面実装される半導体装置として、ＱＦＮ（Quad Flat Non-leaded package）タイプの半導体装置が開発されている。特許文献１には、ＱＦＮタイプの半導体装置の一例が開示されている。ＱＦＮタイプの半導体装置は、４個の側面に沿ってそれぞれ複数の電極パッドが配置されている。また、ＱＦＮタイプの半導体装置は、裏面に、半導体素子が発する熱を放出するための放熱パッドが配置されているものがある。
図１７は、このような従来の半導体装置Ａ１００の底面図を示している。半導体装置Ａ１００は、半導体素子が搭載される第１リード１を封止樹脂５の裏面から露出させている。半導体装置Ａ１００は、配線基板に実装される際に、第１リード１の裏面が配線基板の放熱パッド用のランドに接続される。これにより、半導体素子の発する熱は、第１リード１を介して放熱パッド用のランドに伝えられて、放出される。
一方、半導体装置Ａ１００の底面には、複数の第２リード２をそれぞれ封止樹脂５の裏面から露出させた電極パッドが配置されている。各第２リード２は、ボンディングワイヤ４によって半導体素子３に接続されている。複数の電極パッドは、４個の側面に沿って、それぞれ複数並んで配置されている。半導体装置Ａ１００は、配線基板に実装される際に、各電極パッドが配線基板の電極パッド用のランドにそれぞれ接続される。よって、電極パッド用のランドは、放熱パッド用のランドの周囲を囲むように配置されている。したがって、配線基板の表面上で、放熱パッド用のランドを広げたり、放熱パッド用のランドを囲む電極パッド用のランドの間から放熱パッド用のランドに接続する配線を設けることは困難であった。つまり、配線基板の表面における放熱面積を拡大させることは困難であり、配線基板の表面上に十分な放熱面積を確保できない場合があった。
特開２０１３－２１０５２号公報
本開示は、上記した事情のもとで考え出されたものであって、実装された配線基板の表面における放熱面積を確保可能な半導体装置を提供することをその課題とする。
本開示によって提供される半導体装置は、半導体素子と、厚さ方向視矩形状であり、かつ、前記半導体素子が搭載される搭載部、前記搭載部の４個の角からそれぞれ延びる４個の連結部、および、前記各連結部の先端にそれぞれ接続する４個の第１端子部を有する第１リードと、前記厚さ方向視において、隣り合う前記第１端子部の間で、前記搭載部の各端縁に平行に並んでそれぞれ複数ずつ配置されている複数の第２リードと、前記第１リードおよび前記各第２リードの少なくとも一部ずつを覆う封止樹脂とを備える半導体装置であって、前記各第１端子部の一部は、前記封止樹脂から露出しており、前記各第２リードは、前記封止樹脂から一部が露出する第２端子部と、前記第２端子部から前記搭載部に向かって延びる接続部とを有し、前記連結部の、当該連結部が延びる方向および前記厚さ方向に直交する方向の寸法である連結部幅寸法は、当該連結部に隣接する前記第２リードの前記接続部の、当該接続部が延びる方向および前記厚さ方向に直交する方向の寸法である接続部幅寸法より大きい。
本開示によれば、半導体素子が搭載された搭載部は、幅寸法が大きい連結部を介して第１端子部に接続している。第１端子部の一部は封止樹脂から露出しているので、半導体装置を配線基板に実装する際に、第１端子部の露出部分を配線基板上のランドに接続することができる。これにより、本開示にかかる半導体装置は、半導体素子が発する熱を、連結部を介して、配線基板上の第１端子部が接続されたランドに放出することができる。第１端子部が接続されるランドは、第２リードが接続されるランドによって囲まれる領域より外側に拡張することができる。したがって、本開示にかかる半導体装置は、実装された配線基板の表面における放熱面積を確保可能である。
本開示のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
本開示の第１実施形態にかかる半導体装置を示す平面図である。 図１に示す半導体装置の要部平面図である。 図１に示す半導体装置の底面図である。 図１のＩＶ－ＩＶ線に沿う断面図である。 図１のＶ－Ｖ線に沿う断面図である。 図１に示す半導体装置の要部拡大平面図である。 図１に示す半導体装置を配線基板に実装した状態を示す平面図である。 図７のＶＩＩＩ－ＶＩＩＩ線に沿う要部拡大断面図である。 比較のための半導体装置を示す平面図である。 比較のための半導体装置を比較のための配線基板に実装した状態を示す平面図である。 （ａ）は比較のための半導体装置が実装された比較のための配線基板における温度分布を示す図であり、（ｂ）は図１に示す半導体装置が実装された配線基板における温度分布を示す図である。 図１に示す半導体装置を他の配線基板に実装した状態を示す要部拡大断面図である。 本開示の第２実施形態にかかる半導体装置を示す底面図である。 本開示の第２実施形態にかかる半導体装置を配線基板に実装した状態を示す要部拡大断面図である。 本開示の第３実施形態にかかる半導体装置を示す底面図である。 本開示の第３実施形態にかかる半導体装置を配線基板に実装した状態を示す要部拡大断面図である。 従来の半導体装置を示す底面図である。
以下、本開示の好ましい実施の形態を、添付図面を参照して具体的に説明する。
〔第１実施形態〕
図１～図６に基づき、本開示の第１実施形態にかかる半導体装置Ａ１について説明する。半導体装置Ａ１は、第１リード１、第２リード２、半導体素子３、ボンディングワイヤ４、および封止樹脂５を備えている。半導体装置Ａ１は、いわゆるＱＦＮ（Quad Flat Non-leaded package）タイプのパッケージである。
図１は、半導体装置Ａ１を示す平面図である。図２は、半導体装置Ａ１を示す要部平面図である。図３は、半導体装置Ａ１を示す底面図である。図４は、図１のＩＶ－ＩＶ線に沿う断面図である。図５は、図１のＶ－Ｖ線に沿う断面図である。図６は、要部拡大平面図である。図２および図６においては、理解の便宜上、封止樹脂５を透過して、封止樹脂５の外形を想像線（二点鎖線）で示している。
これらの図に示す半導体装置Ａ１は、様々な機器の配線基板に表面実装される装置である。半導体装置Ａ１の厚さ方向視の形状は矩形状である。説明の便宜上、半導体装置Ａ１の厚さ方向をｚ方向とし、ｚ方向に直交する半導体装置Ａ１の一方の辺に沿う方向（図１における左右方向）をｘ方向、ｚ方向およびｘ方向に直交する方向（図１における上下方向）をｙ方向とする。半導体装置Ａ１の大きさは特に限定されず、本実施形態においては、たとえばｘ方向寸法が２～１０ｍｍ程度、ｙ方向寸法が２～１０ｍｍ程度、ｚ方向寸法が０．５～２ｍｍ程度である。
第１リード１および第２リード２は、金属からなり、好ましくはＣｕおよびＮｉのいずれか、またはこれらの合金や４２アロイなどからなる。本実施形態においては、第１リード１および第２リード２が、Ｃｕからなる場合を例に説明する。第１リード１および第２リード２の厚さは、たとえば０．０８～０．５ｍｍであり、本実施形態においては０．１２５ｍｍ程度である。第１リード１および第２リード２は、たとえば、金属板にエッチング加工を施すことで形成されている。なお、第１リード１および第２リード２は、金属板に打ち抜き加工や折り曲げ加工等を施すことにより形成されてもよい。
図２に示すように、第１リード１は、ｚ方向視において、半導体装置Ａ１の中央に配置され、半導体装置Ａ１のｘ方向およびｙ方向の両端部まで広がっている。第１リード１は、半導体素子３を支持し、半導体素子３が発する熱を放熱する機能を担っている。なお、第１リード１は、半導体素子３と導通してもよい。第１リード１は、搭載部１１０、４個の第１端子部１２０、および４個の連結部１３０を備えている。
搭載部１１０は、ｚ方向視において、第１リード１の中央に位置し、ｚ方向視略矩形状である。ｚ方向視において、搭載部１１０の各辺は、ｘ方向またはｙ方向に平行である。搭載部１１０は、搭載部主面１１１および搭載部裏面１１２を有する。搭載部主面１１１および搭載部裏面１１２は、ｚ方向において互いに反対側を向いている。搭載部主面１１１は、図４および図５の上方を向く面である。搭載部主面１１１は、半導体素子３が搭載される面である。搭載部裏面１１２は、図４および図５の下方を向く面である。搭載部裏面１１２は、封止樹脂５から露出して、裏面端子になる。本実施形態では、搭載部主面１１１は、搭載部裏面１１２より大きい。なお、搭載部主面１１１と搭載部裏面１１２とが同じ大きさであってもよい。
各第１端子部１２０は、ｚ方向視において、半導体装置Ａ１の４個の角にそれぞれ配置されている。各第１端子部１２０は、ｚ方向視矩形状である。各第１端子部１２０は、第１端子部主面１２１、第１端子部裏面１２２、および２個の第１端子部端面１２３を有している。第１端子部主面１２１および第１端子部裏面１２２は、ｚ方向において互いに反対側を向いている。第１端子部主面１２１は、図４および図５の上方を向く面である。第１端子部裏面１２２は、図４および図５の下方を向く面である。第１端子部端面１２３は、第１端子部主面１２１および第１端子部裏面１２２を繋ぐ面であり、第１端子部主面１２１および第１端子部裏面１２２に直交している。１個の第１端子部端面１２３はｘ方向外側を向いており、１個の第１端子部端面１２３はｙ方向外側を向いている。第１端子部裏面１２２および２個の第１端子部端面１２３は、それぞれ封止樹脂５から露出して繋がっており、端子になる（図５参照）。
各連結部１３０は、搭載部１１０と各第１端子部１２０とにそれぞれ繋がっている。各連結部１３０は、ｚ方向視において、半導体装置Ａ１の中央に位置する搭載部１１０の４個の角からそれぞれ放射状に延びて、半導体装置Ａ１の４個の角にそれぞれ配置されている第１端子部１２０のいずれかに繋がっている。連結部１３０の厚さ（ｚ方向の寸法）は、搭載部１１０の厚さの半分程度である。連結部１３０は、たとえばハーフエッチング処理により形成される。連結部１３０は、連結部主面１３１および連結部裏面１３２を有している。連結部主面１３１および連結部裏面１３２は、ｚ方向において互いに反対側を向いている。連結部主面１３１は、図４および図５の上方を向く面である。連結部主面１３１、搭載部主面１１１、および第１端子部主面１２１は、面一の一体となった面になっている（図２および図５参照）。連結部裏面１３２は、図４および図５の下方を向く面である。
第１リード１のうち、封止樹脂５から露出したすべての部分には、図示しない表層めっき層が形成されている。本実施形態においては、搭載部裏面１１２、第１端子部裏面１２２、および第１端子部端面１２３に表層めっき層が形成されている。表層めっき層は、第１リード１の母材よりもはんだ濡れ性が高い材質からなり、本実施形態においては、たとえばＡｕからなる。表層めっき層は、たとえば置換型の無電解めっきによって形成される。なお、表層めっき層は、形成されていなくてもよい。
図２に示すように、複数の第２リード２は、ｚ方向視において、半導体装置Ａ１のｘ方向の両端部またはｙ方向の両端部に、互いに離間しつつ、それぞれ第１リード１から離間して配置されている。より具体的には、半導体装置Ａ１のｙ方向の一方端（図２において上側端）に配置された２個の第１端子部１２０の間に、複数の第２リード２が、搭載部１１０のｙ方向一方側（図２において上側）の端縁に平行に一列に並んで配置されている。また、半導体装置Ａ１のｙ方向の他方端（図２において下側端）に配置された２個の第１端子部１２０の間に、複数の第２リード２が、搭載部１１０のｙ方向他方側（図２において下側）の端縁に平行に一列に並んで配置されている。また、半導体装置Ａ１のｘ方向の一方端（図２において右側端）に配置された２個の第１端子部１２０の間に、複数の第２リード２が、搭載部１１０のｘ方向一方側（図２において右側）の端縁に平行に一列に並んで配置されている。また、半導体装置Ａ１のｘ方向の他方端（図２において左側端）に配置された２個の第１端子部１２０の間に、複数の第２リード２が、搭載部１１０のｘ方向他方側（図２において左側）の端縁に平行に一列に並んで配置されている。
各第２リード２は、それぞれ、ボンディングワイヤ４を介して、半導体素子３と導通している。各第２リード２は、接続部２１０および第２端子部２２０を有している。
第２端子部２２０は、ｚ方向視矩形状であり、第２リード２において、第１リード１の搭載部１１０に対して反対側に配置されている。第２端子部２２０は、第２端子部主面２２１、第２端子部裏面２２２、および第２端子部端面２２３を有する。第２端子部主面２２１および第２端子部裏面２２２は、ｚ方向において互いに反対側を向いている。第２端子部主面２２１は、図４および図５の上方を向く面である。第２端子部裏面２２２は、図４および図５の下方を向く面である。第２端子部端面２２３は、第２端子部主面２２１および第２端子部裏面２２２を繋ぐ面であり、第２端子部２２０において、第１リード１の搭載部１１０とは反対側を向いている。第２端子部裏面２２２および第２端子部端面２２３は、それぞれ封止樹脂５から露出して繋がっており、端子になる（図４参照）。
接続部２１０は、第２端子部２２０から第１リード１の搭載部１１０に向かって延びている。本実施形態では、搭載部１１０のｙ方向の両側の端縁に平行に並ぶ第２リード２は、ｘ方向両端側に配置されたものほど、接続部２１０がｙ方向に対してより傾斜している。また、搭載部１１０のｘ方向の両側の端縁に平行に並ぶ第２リード２は、ｙ方向両端側に配置されたものほど、接続部２１０がｘ方向に対してより傾斜している。これは、搭載部主面１１１に搭載された半導体素子３と各第２リード２の第２端子部２２０とをボンディングワイヤ４で接続しやすいようにするためである。本実施形態では、それぞれ最も両端側に配置された（連結部１３０に隣接した）第２リード２の接続部２１０は、隣接する連結部１３０の延びる方向に略平行に延びている。なお、各接続部２１０は、ｘ方向またはｙ方向に対して傾斜していなくてもよい。
接続部２１０の厚さ（ｚ方向の寸法）は、第２端子部２２０の厚さの半分程度である。接続部２１０は、たとえばハーフエッチング処理により形成される。接続部２１０は、接続部主面２１１および接続部裏面２１２を有している。接続部主面２１１および接続部裏面２１２は、ｚ方向において互いに反対側を向いている。接続部主面２１１は、図４および図５の上方を向く面である。接続部主面２１１は、ボンディングワイヤ４がボンディングされる面である。接続部主面２１１および第２端子部主面２２１は、互いに面一になっている（図２および図４参照）。接続部裏面２１２は、図４および図５の下方を向く面である。なお、接続部２１０の厚さは、第２端子部２２０の厚さと同じであってもよい。この場合、接続部裏面２１２および第２端子部裏面２２２が互いに面一になる。
第２リード２のうち、封止樹脂５から露出したすべての部分には、図示しない表層めっき層が形成されている。本実施形態においては、第２端子部裏面２２２および第２端子部端面２２３に表層めっき層が形成されている。当該表層めっき層は、第１リード１の表層めっき層と同様であって、たとえばＡｕからなり、置換型の無電解めっきによって形成される。なお、表層めっき層は、形成されていなくてもよい。
本実施形態では、図６に示すように、第１リード１の連結部１３０の、当該連結部１３０が延びる方向およびｚ方向に直交する方向の寸法である連結部幅寸法Ｗ１は、十分大きくなっている。具体的には、連結部幅寸法Ｗ１は、当該連結部１３０に隣接する第２リード２の接続部２１０の、当該接続部２１０が延びる方向およびｚ方向に直交する方向の寸法である接続部幅寸法Ｗ２より大きく、接続部幅寸法Ｗ２の３倍程度になっている。なお、連結部幅寸法Ｗ１は限定されないが、接続部幅寸法Ｗ２の２倍以上であることが望ましい。本実施形態では、連結部幅寸法Ｗ１は、０．３ｍｍ程度である。なお、連結部幅寸法Ｗ１は、０．２ｍｍ以上であることが望ましい。
また、本実施形態では、図６に示すように、第１リード１の連結部１３０にそれぞれ隣接し、かつ、当該連結部１３０を挟んで配置される２個の第２リード２（の接続部２１０）間の最小距離Ｌ１は、十分大きくなっている。具体的には、最小距離Ｌ１は、当該第２リード２の一方と当該連結部１３０との間の最小距離Ｌ２の５倍程度になっている。なお、最小距離Ｌ１は限定されないが、最小距離Ｌ２の４倍以上であることが望ましい。すなわち、最小距離Ｌ１に対する最小距離Ｌ２の割合は、１／４以下であることが望ましい。
半導体素子３は、半導体装置Ａ１の電気的機能を発揮する要素である。半導体素子３の種類は特に限定されないが、各種の集積回路素子や能動機能素子、受動機能素子等が適宜選択される。図１および図２に示すように、本実施形態においては、半導体素子３は、ｚ方向視矩形状である。
半導体素子３は、素子主面３１、素子裏面３２、および複数の電極パッド３３を有している。素子主面３１および素子裏面３２は、ｚ方向において互いに反対側を向いている。素子主面３１は、図４および図５の上方を向く面である。素子裏面３２は、図４および図５の下方を向く面である。複数の電極パッド３３は、図２に示すように、素子主面３１に配置されている。本実施形態では、矩形状の素子主面３１の各端縁に沿ってそれぞれ１列に複数ずつ配置されている。なお、電極パッド３３の配置は限定されない。半導体素子３は、第１リード１の搭載部主面１１１に搭載されている。具体的には、半導体素子３の素子裏面３２が、接合材６によって、搭載部主面１１１に接合されている。接合材６は、一般的な絶縁性接合材または導電性接合材からなる。本実施形態においては、素子裏面３２に電極パッドが配置されていないので、接合材６として、絶縁性接合材が用いられている。なお、素子裏面３２に電極パッドが配置されており、当該電極パッドを第１リード１と導通させる場合には、接合材６として、導電性接合材が用いられる。
複数のボンディングワイヤ４は、半導体素子３と第２リード２とを導通させるためのものである。本実施形態においては、半導体素子３の素子主面３１に形成された複数の電極パッド３３と、複数の第２リード２の接続部主面２１１とが、複数のボンディングワイヤ４によって各別に接続されている。ボンディングワイヤ４の材料は特に限定されず、Ａｕ、Ａｌ、Ｃｕ等が挙げられる。本実施形態においては、ボンディングワイヤ４は、たとえばＡｕからなる。
封止樹脂５は、第１リード１および第２リード２の一部ずつと、半導体素子３と、ボンディングワイヤ４とを覆っている。封止樹脂５は、たとえば黒色のエポキシ樹脂からなる。なお、封止樹脂５の材料は限定されない。
封止樹脂５は、樹脂主面５１、樹脂裏面５２、および樹脂側面５３を有している。樹脂主面５１および樹脂裏面５２は、ｚ方向において互いに反対側を向いている。樹脂主面５１は、図４および図５の上方を向く面であり、樹脂裏面５２は、図４および図５の下方を向く面である。樹脂側面５３は、樹脂主面５１および樹脂裏面５２を繋ぐ面である。本実施形態では、樹脂側面５３は４個あり、それぞれｘ方向またはｙ方向を向いている。
封止樹脂５は、第１リード１のうち搭載部裏面１１２、第１端子部裏面１２２、および第１端子部端面１２３を除く部分を覆っている。搭載部裏面１１２、第１端子部裏面１２２、および第１端子部端面１２３は、封止樹脂５から露出している。搭載部裏面１１２および第１端子部裏面１２２は、樹脂裏面５２と互いに面一である。第１端子部端面１２３は、樹脂側面５３と互いに面一である。また、封止樹脂５は、各第２リード２のうち第２端子部裏面２２２および第２端子部端面２２３を除く部分を覆っている。第２端子部裏面２２２および第２端子部端面２２３は、封止樹脂５から露出している。第２端子部裏面２２２は、樹脂裏面５２と互いに面一である。第２端子部端面２２３は、樹脂側面５３と互いに面一である。
次に、半導体装置Ａ１の配線基板への実装について説明する。図７および図８は、配線基板９への半導体装置Ａ１の実装構造を説明するための図である。図７は、半導体装置Ａ１を配線基板９に実装した状態を示す平面図である。図８は、図７のＶＩＩＩ－ＶＩＩＩ線に沿う要部拡大断面図である。なお、図７においては、半導体装置Ａ１を透過して、半導体装置Ａ１の外形を想像線（二点鎖線）で示している。
配線基板９は、たとえばガラスエポキシ樹脂からなる基材に、たとえばＣｕからなる配線パターンを形成した基板である。なお、基材および配線パターンの材料は限定されない。図７に示すように、配線基板９は、配線パターンとして、搭載部ランド９１、第１端子部ランド９２、第２端子部ランド９３、接続配線９４、および第２端子部接続配線９５を備えている。
搭載部ランド９１は、矩形状のランドであり、各辺がｘ方向またはｙ方向に平行になるように配置されている。第１端子部ランド９２は、搭載部ランド９１の対角線を延長した線上に位置する矩形状のランドである。１個の搭載部ランド９１に対して、当該搭載部ランド９１を囲むように４個の第１端子部ランド９２が配置されている。各第１端子部ランド９２の各辺は、搭載部ランド９１の各辺に平行になっている。つまり、各第１端子部ランド９２の各辺は、ｘ方向またはｙ方向に平行である。接続配線９４は、搭載部ランド９１と第１端子部ランド９２とを接続する配線であり、搭載部ランド９１の対角線方向に延びている。１個の搭載部ランド９１に対して、４個の接続配線９４が配置されており、各接続配線９４は、搭載部ランド９１と、４個の第１端子部ランド９２のいずれかとに繋がっている。半導体装置Ａ１において連結部１３０を配置するために、連結部１３０にそれぞれ隣接して当該連結部１３０を挟んで配置される２個の第２リード２の間隔（最小距離Ｌ１）は、十分大きくなっている。したがって、これら２個の第２リード２がそれぞれ接続される２個の第２端子部ランド９３の間隔も十分大きくなっている。したがって、接続配線９４は、当該２個の第２端子部ランド９３の間に配置することができる。
第２端子部ランド９３は、搭載部ランド９１に向かって延びる長矩形状であり、搭載部ランド９１の周囲に複数配置されている。各第２端子部ランド９３は、隣り合う２個の第１端子部ランド９２の間で、互いに離間しつつ、それぞれ搭載部ランド９１、第１端子部ランド９２、および接続配線９４から離間して配置されている。より具体的には、搭載部ランド９１のｙ方向の一方側（図７において上側）に配置された２個の第１端子部ランド９２の間に、複数の第２端子部ランド９３が、ｘ方向に平行に一列に並んで配置されている。また、搭載部ランド９１のｙ方向の他方側（図７において下側）に配置された２個の第１端子部ランド９２の間に、複数の第２端子部ランド９３が、ｘ方向に平行に一列に並んで配置されている。また、搭載部ランド９１のｘ方向の一方側（図７において右側）に配置された２個の第１端子部ランド９２の間に、複数の第２端子部ランド９３が、ｙ方向に平行に一列に並んで配置されている。また、搭載部ランド９１のｘ方向の他方側（図７において左側）に配置された２個の第１端子部ランド９２の間に、複数の第２端子部ランド９３が、ｙ方向に平行に一列に並んで配置されている。第２端子部接続配線９５は、第２端子部ランド９３に繋がる配線である。１個の第２端子部ランド９３に対して１個の第２端子部接続配線９５が配置されているので、第２端子部接続配線９５は、第２端子部ランド９３と同じ数だけ配置されている。各第２端子部接続配線９５は、第２端子部ランド９３に対して、搭載部ランド９１とは反対側に延びている。
本実施形態では、図７に示すように、接続配線９４の、当該接続配線９４が延びる方向およびｚ方向に直交する方向の寸法である接続配線幅寸法Ｗ３は、十分大きくなっている。具体的には、接続配線幅寸法Ｗ３は、当該接続配線９４に隣接する第２端子部ランド９３の、当該第２端子部ランド９３が延びる方向およびｚ方向に直交する方向の寸法である第２端子部ランド幅寸法Ｗ４より大きく、第２端子部ランド幅寸法Ｗ４の３倍程度になっている。なお、接続配線幅寸法Ｗ３は限定されないが、第２端子部ランド幅寸法Ｗ４の２倍以上であることが望ましい。本実施形態では、接続配線幅寸法Ｗ３は、０．３ｍｍ程度である。なお、接続配線幅寸法Ｗ３は、０．２ｍｍ以上であることが望ましい。
また、本実施形態では、図７に示すように、接続配線９４にそれぞれ隣接し、かつ、当該接続配線９４を挟んで配置される２個の第２端子部ランド９３の間の最小距離Ｌ３は、十分大きくなっている。具体的には、最小距離Ｌ３は、当該第２端子部ランド９３の一方と当該接続配線９４との間の最小距離Ｌ４の５倍程度になっている。なお、最小距離Ｌ３は限定されないが、最小距離Ｌ４の４倍以上であることが望ましい。すなわち、最小距離Ｌ３に対する最小距離Ｌ４の割合は、１／４以下であることが望ましい。
なお、搭載部ランド９１、第１端子部ランド９２、および第２端子部ランド９３の形状は矩形状に限定されない。
半導体装置Ａ１は配線基板９に実装され、図８に示すように、各端子が配線基板９に形成された配線パターンに、はんだ９９によって接合される。搭載部ランド９１には、第１リード１の搭載部裏面１１２が接合される。各第１端子部ランド９２には、それぞれ、第１リード１のいずれかの第１端子部裏面１２２が接合される。各第２端子部ランド９３には、それぞれ、いずれかの第２リード２の第２端子部裏面２２２が接合される。
なお、搭載部ランド９１および第１端子部ランド９２は、たとえばビアホールによって、配線基板９の内部に配置された配線パターンや、反対側の面に形成された配線パターンに接続していてもよい。
次に、半導体装置Ａ１の作用効果について説明する。
本実施形態によると、半導体装置Ａ１は、封止樹脂５から露出する搭載部裏面１１２を搭載部ランド９１に接続させて、配線基板９に実装される。半導体素子３は、搭載部１１０に搭載されている。搭載部ランド９１は、接続配線９４を介して、第１端子部ランド９２に接続している。接続配線幅寸法Ｗ３は十分大きいので、半導体素子３が発する熱は、搭載部１１０、搭載部ランド９１、および接続配線９４を介して、第１端子部ランド９２に伝えられて放出される。つまり、配線基板９の表面における放熱面積は、搭載部ランド９１、接続配線９４、および第１端子部ランド９２を合わせた面積に拡大されている。したがって、半導体装置Ａ１は、配線基板９の表面における放熱面積を確保可能である。
また、本実施形態によると、半導体素子３が搭載された搭載部１１０は、連結部１３０を介して第１端子部１２０に接続している。第１端子部裏面１２２は、封止樹脂５から露出している。半導体装置Ａ１は、第１端子部裏面１２２を第１端子部ランド９２に接続させて、配線基板９に実装される。連結部幅寸法Ｗ１は十分大きいので、半導体素子３が発する熱は、搭載部１１０、連結部１３０、および第１端子部１２０を介して、配線基板９上の第１端子部ランド９２に伝えられて放出される。つまり、半導体装置Ａ１は、連結部１３０および第１端子部１２０によって、第１端子部ランド９２への放熱をより促進できる。
図９～図１１は、半導体装置Ａ１が実装された配線基板９における放熱状態のシミュレーションを説明するための図である。図９および図１０は、比較のための半導体装置Ａ１’および配線基板９’を説明するための図であり、図１１はシミュレーション結果を示す図である。
図９は、比較のための半導体装置Ａ１’を示す平面図であり、図１に対応する図である。図９に示すように、半導体装置Ａ１’は、半導体装置Ａ１に対して、第１端子部１２０が配置されておらず、連結部１３０に代えて、吊りリード１３０’が配置されており、第２リード２が吊りリード１３０’の近くまで配置されている。図１０は、半導体装置Ａ１’を配線基板９’に実装した状態を示す平面図であり、図７に対応する図である。なお、図１０においては、半導体装置Ａ１’を透過して、半導体装置Ａ１’の外形を想像線（二点鎖線）で示している。図１０に示すように、配線基板９’は、配線基板９において、接続配線９４が配置されていないものである。
図１１（ａ）は、半導体装置Ａ１’が実装された配線基板９’において、半導体素子３を発熱させた後の温度分布を示す図である。図１１（ｂ）は、半導体装置Ａ１が実装された配線基板９において、半導体素子３を発熱させた後の温度分布を示す図である。図１１（ａ）に示すように、半導体装置Ａ１’が実装された配線基板９’においては、搭載部ランド９１（図１１（ａ）の中央付近）の温度だけが上昇している。一方、図１１（ｂ）に示すように、半導体装置Ａ１が実装された配線基板９においては、搭載部ランド９１（図１１（ｂ）の中央付近）の熱が第１端子部ランド９２（図１１（ｂ）の四隅付近）に伝えられて放出されている。これにより、半導体装置Ａ１’が実装された配線基板９’（図１１（ａ）参照）と比較して、搭載部ランド９１の温度が低下している。また、半導体装置Ａ１’が実装された配線基板９’における熱抵抗が３４．０℃／Ｗであったのに対して、半導体装置Ａ１が実装された配線基板９における熱抵抗が２７．７℃／Ｗであった。このことからも、熱抵抗が低下して、放熱効果が改善されていることが解る。
また、本実施形態によると、連結部１３０に隣接した第２リード２の接続部２１０は、当該連結部１３０の延びる方向に略平行に延びている。したがって、連結部幅寸法Ｗ１をより大きくすることができる。
また、本実施形態によると、第１端子部１２０は、樹脂側面５３から露出する第１端子部端面１２３と、樹脂裏面５２から露出する第１端子部裏面１２２とが繋がった端子を有する（図５参照）。半導体装置Ａ１を配線基板９に実装した場合、当該端子は配線基板９に形成された第１端子部ランド９２に、はんだ９９によって接合される。第１端子部端面１２３には、はんだ９９によるはんだフィレットが形成される（図８参照）ので、実装後の外観からでも、第１端子部１２０の接合状態を確認できる。また、第１端子部端面１２３に形成されたはんだフィレットにより、実装強度を高めることができる。
なお、本実施形態では、第１端子部端面１２３および第２端子部端面２２３が、封止樹脂５の樹脂側面５３と互いに面一である場合について説明したが、これに限られない。第１端子部端面１２３および第２端子部端面２２３は、樹脂側面５３から突出していてもよいし、樹脂側面５３から凹んでいてもよい。また、第１端子部端面１２３および第２端子部端面２２３は、平坦であってもよいし、湾曲していてもよいし、凹凸が形成されていてもよい。また、第１端子部端面１２３および第２端子部端面２２３の形状も限定されない。
また、本実施形態では、搭載部裏面１１２を搭載部ランド９１に接続する場合について説明したが、これに限られない。たとえば、図１２に示すように、配線基板９は、搭載部ランド９１および接続配線９４が形成されていなくてもよい。この場合でも、連結部１３０を介して搭載部１１０に接続される第１端子部１２０が、第１端子部ランド９２に接続されているので、半導体素子３が発する熱は、搭載部１１０、連結部１３０、および第１端子部１２０を介して第１端子部ランド９２に伝えられて放出される。したがって、第１端子部ランド９２の面積を大きくすることで、配線基板９の表面における放熱面積を確保することができる。
〔第２実施形態〕
図１３および図１４に基づき、本開示の第２実施形態にかかる半導体装置Ａ２について説明する。これらの図において、先述した半導体装置Ａ１と同一または類似の要素には同一の符号を付して、重複する説明を省略する。
図１３は、半導体装置Ａ２を示す底面図であり、第１実施形態における図３に対応する図である。図１４は、半導体装置Ａ２を配線基板９に実装した状態を示す要部拡大断面図であり、第１実施形態における図８に対応する図である。
本実施形態にかかる半導体装置Ａ２は、搭載部裏面１１２が封止樹脂５から露出していない点で半導体装置Ａ１と異なる。本実施形態にかかる搭載部１１０は、厚さ（ｚ方向の寸法）が、連結部１３０の厚さと同じであり、第１端子部１２０の厚さの半分程度である。搭載部１１０は、たとえばハーフエッチング処理により形成される。したがって、本実施形態では、搭載部裏面１１２が封止樹脂５から露出していない。
本実施形態においても、連結部１３０を介して搭載部１１０に接続される第１端子部１２０が、第１端子部ランド９２に接続されているので、半導体素子３が発する熱は、搭載部１１０、連結部１３０、および第１端子部１２０を介して第１端子部ランド９２に伝えられて放出される。したがって、第１端子部ランド９２の面積を大きくすることで、配線基板９の表面における放熱面積を確保することができる。
〔第３実施形態〕
図１５および図１６に基づき、本開示の第３実施形態にかかる半導体装置Ａ３について説明する。これらの図において、先述した半導体装置Ａ１と同一または類似の要素には同一の符号を付して、重複する説明を省略する。
図１５は、半導体装置Ａ３を示す底面図であり、第１実施形態における図３に対応する図である。図１６は、半導体装置Ａ３を配線基板９に実装した状態を示す要部拡大断面図であり、第１実施形態における図８に対応する図である。
本実施形態にかかる半導体装置Ａ３は、連結部裏面１３２が封止樹脂５から露出している点で半導体装置Ａ１と異なる。本実施形態にかかる連結部１３０は、厚さ（ｚ方向の寸法）が、搭載部１１０および第１端子部１２０の厚さと同じである。連結部裏面１３２、搭載部裏面１１２、および第１端子部裏面１２２は、面一の一体となった面になっており、樹脂裏面５２とも面一になっている。したがって、本実施形態では、連結部裏面１３２も封止樹脂５から露出している。図１６に示すように、連結部裏面１３２は、はんだ９９によって接続配線９４に接合される。
本実施形態においても、第１実施形態と同様の効果を奏することができる。さらに、本実施形態によると、連結部１３０の厚さが、第１実施形態にかかる連結部１３０より厚くなっている。これにより、連結部１３０は、搭載部１１０から第１端子部１２０により熱を伝えやすい。また、連結部裏面１３２が接続配線９４に接続されているので、半導体素子３が発する熱は、連結部１３０から接続配線９４へも伝えられる。したがって、半導体装置Ａ３は、放熱をより促進できる。
本開示にかかる半導体装置、および、半導体装置の実装構造は、先述した実施形態に限定されるものではない。本開示にかかる半導体装置、および、半導体装置の実装構造の各部の具体的な構成は、種々に設計変更自在である。
〔付記１〕
半導体素子と、
厚さ方向視矩形状であり、かつ、前記半導体素子が搭載される搭載部、前記搭載部の４個の角からそれぞれ延びる４個の連結部、および、前記各連結部の先端にそれぞれ接続する４個の第１端子部を有する第１リードと、
前記厚さ方向視において、隣り合う前記第１端子部の間で、前記搭載部の各端縁に平行に並んでそれぞれ複数ずつ配置されている複数の第２リードと、
前記第１リードおよび前記各第２リードの少なくとも一部ずつを覆う封止樹脂と、
を備える半導体装置であって、
前記各第１端子部の一部は、前記封止樹脂から露出しており、
前記各第２リードは、前記封止樹脂から一部が露出する第２端子部と、前記第２端子部から前記搭載部に向かって延びる接続部とを有し、
前記連結部の、当該連結部が延びる方向および前記厚さ方向に直交する方向の寸法である連結部幅寸法は、当該連結部に隣接する前記第２リードの前記接続部の、当該接続部が延びる方向および前記厚さ方向に直交する方向の寸法である接続部幅寸法より大きい、
半導体装置。
〔付記２〕
前記連結部幅寸法は、前記接続部幅寸法の２倍以上である、
付記１に記載の半導体装置。
〔付記３〕
前記連結部幅寸法は、０．２ｍｍ以上である、
付記１または２に記載の半導体装置。
〔付記４〕
前記連結部にそれぞれ隣接し、かつ、当該連結部を挟んで配置される２個の前記第２リード間の最小距離Ｌ１に対する、当該第２リードの一方と当該連結部との間の最小距離Ｌ２の割合は、１／４以下である、
付記１ないし３のいずれかに記載の半導体装置。
〔付記５〕
前記搭載部は、前記半導体素子が搭載される搭載部主面と、前記厚さ方向において前記搭載部主面とは反対側を向く搭載部裏面とを有し、
前記搭載部裏面は前記封止樹脂から露出している、
付記１ないし４のいずれかに記載の半導体装置。
〔付記６〕
前記連結部は、前記厚さ方向において、前記搭載部主面と同じ側を向く連結部主面を有し、
前記搭載部主面と前記連結部主面とは面一である、
付記５に記載の半導体装置。
〔付記７〕
前記第１端子部は、前記厚さ方向において、前記搭載部裏面と同じ側を向く第１端子部裏面を有し、
前記第１端子部裏面は前記封止樹脂から露出している、
付記５または６に記載の半導体装置。
〔付記８〕
前記第１端子部は、前記第１端子部裏面に直交し、かつ、前記封止樹脂から露出する第１端子部端面をさらに有する、
付記７に記載の半導体装置。
〔付記９〕
前記連結部は、前記封止樹脂に覆われている、
付記５ないし８のいずれかに記載の半導体装置。
〔付記１０〕
前記連結部は、前記厚さ方向において、前記搭載部裏面と同じ側を向く連結部裏面を有し、
前記連結部裏面は、前記封止樹脂から露出している、
付記５ないし９のいずれかに記載の半導体装置。
〔付記１１〕
前記各第２リードの前記接続部が延びる方向は、前記第２端子部が延びる方向に対して傾斜しており、前記連結部に近い前記第２リードほど、当該傾斜が大きい、
付記５ないし１０のいずれかに記載の半導体装置。
〔付記１２〕
前記連結部に隣接する前記第２リードの前記接続部が延びる方向は、当該連結部が延びる方向と略平行である、
付記５ないし１１のいずれかに記載の半導体装置。
〔付記１３〕
付記５ないし１２のいずれかに記載の半導体装置と、前記半導体装置が実装される配線基板と、を備える半導体装置の実装構造であって、
前記配線基板は、
前記搭載部裏面が接合される搭載部ランドと、
前記各第１端子部がそれぞれ接合される４個の第１端子部ランドと、
前記各第２端子部がそれぞれ接合される複数の第２端子部ランドと、
前記搭載部ランドと前記各第１端子部ランドとにそれぞれ接続する４個の接続配線と、
を備えている、
実装構造。
〔付記１４〕
前記各第２端子部ランドは、前記搭載部ランドに向かって延びており、
前記接続配線の、当該接続配線が延びる方向および前記厚さ方向に直交する方向の寸法である接続配線幅寸法は、当該接続配線に隣接する前記第２端子部ランドの、当該第２端子部ランドが延びる方向および前記厚さ方向に直交する方向の寸法である第２端子部ランド幅寸法より大きい、
付記１３に記載の実装構造。
〔付記１５〕
前記接続配線幅寸法は、前記第２端子部ランド幅寸法の２倍以上である、
付記１４に記載の実装構造。
〔付記１６〕
前記接続配線幅寸法は、０．２ｍｍ以上である、
付記１４または１５に記載の実装構造。
〔付記１７〕
前記接続配線にそれぞれ隣接し、かつ、当該接続配線を挟んで配置される２個の前記第２端子部ランドの最小距離Ｌ３に対する、当該第２端子部ランドの一方と当該接続配線の間の最小距離Ｌ４の割合は、１／４以下である、
付記１４ないし１６のいずれかに記載の実装構造。
Ａ１～Ａ３：半導体装置
１ ：第１リード
１１０ ：搭載部
１１１ ：搭載部主面
１１２ ：搭載部裏面
１２０ ：第１端子部
１２１ ：第１端子部主面
１２２ ：第１端子部裏面
１２３ ：第１端子部端面
１３０ ：連結部
１３１ ：連結部主面
１３２ ：連結部裏面
２ ：第２リード
２１０ ：接続部
２１１ ：接続部主面
２１２ ：接続部裏面
２２０ ：第２端子部
２２１ ：第２端子部主面
２２２ ：第２端子部裏面
２２３ ：第２端子部端面
３ ：半導体素子
３１ ：素子主面
３２ ：素子裏面
３３ ：電極パッド
４ ：ボンディングワイヤ
５ ：封止樹脂
５１ ：樹脂主面
５２ ：樹脂裏面
５３ ：樹脂側面
６ ：接合材
９ ：配線基板
９１ ：搭載部ランド
９２ ：第１端子部ランド
９３ ：第２端子部ランド
９４ ：接続配線
９５ ：第２端子部接続配線
９９ ：はんだ

Claims (16)

  1. 半導体装置と、前記半導体装置が実装される配線基板と、を備える半導体装置の実装構造であって、
    前記半導体装置は、
    半導体素子と、
    厚さ方向視矩形状であり、かつ、前記半導体素子が搭載される搭載部、前記搭載部の４個の角からそれぞれ延びる４個の連結部、および、前記各連結部の先端にそれぞれ接続する４個の第１端子部を有する第１リードと、
    前記厚さ方向視において、隣り合う前記第１端子部の間で、前記搭載部の各端縁に平行に並んでそれぞれ複数ずつ配置されている複数の第２リードと、
    前記第１リードおよび前記各第２リードの少なくとも一部ずつを覆う封止樹脂と、
    を備え、
    前記搭載部は、前記半導体素子が搭載される搭載部主面と、前記厚さ方向において前記搭載部主面とは反対側を向く搭載部裏面とを有し、
    前記各第１端子部の一部は、前記封止樹脂から露出しており、
    前記連結部は、前記厚さ方向において、前記搭載部裏面と同じ側を向く連結部裏面を有し、
    前記連結部裏面は、前記封止樹脂から露出し、
    前記各第２リードは、前記封止樹脂から一部が露出する第２端子部と、前記第２端子部から前記搭載部に向かって延びる接続部とを有し、
    前記連結部の、当該連結部が延びる方向および前記厚さ方向に直交する方向の寸法である連結部幅寸法は、当該連結部に隣接する前記第２リードの前記接続部の、当該接続部が延びる方向および前記厚さ方向に直交する方向の寸法である接続部幅寸法より大きく、
    前記配線基板は、
    前記搭載部裏面が接合される搭載部ランドと、
    前記各第１端子部がそれぞれ接合される４個の第１端子部ランドと、
    前記各第２端子部がそれぞれ接合される複数の第２端子部ランドと、
    前記各連結部裏面がそれぞれ接合され、かつ、前記搭載部ランドと前記各第１端子部ランドとにそれぞれ接続する４個の接続配線と、
    を備えている、
    実装構造。
  2. 前記複数の第２端子部ランドはいずれも、同じ形状である、
    請求項１に記載の実装構造。
  3. 前記連結部幅寸法は、前記接続部幅寸法の２倍以上である、
    請求項１または２に記載の実装構造。
  4. 前記連結部幅寸法は、０．２ｍｍ以上である、
    請求項１ないし３のいずれかに記載の実装構造。
  5. 前記連結部にそれぞれ隣接し、かつ、当該連結部を挟んで配置される２個の前記第２リード間の最小距離Ｌ１に対する、当該第２リードの一方と当該連結部との間の最小距離Ｌ２の割合は、１／４以下である、
    請求項１ないし４のいずれかに記載の実装構造。
  6. 前記搭載部裏面は前記封止樹脂から露出している、
    請求項１ないし５のいずれかに記載の実装構造。
  7. 前記連結部は、前記厚さ方向において、前記搭載部主面と同じ側を向く連結部主面を有し、
    前記搭載部主面と前記連結部主面とは面一である、
    請求項１ないし６のいずれかに記載の実装構造。
  8. 前記第１端子部は、前記厚さ方向において、前記搭載部裏面と同じ側を向く第１端子部裏面を有し、
    前記第１端子部裏面は前記封止樹脂から露出している、
    請求項１ないし７のいずれかに記載の実装構造。
  9. 前記第１端子部は、前記第１端子部裏面に直交し、かつ、前記封止樹脂から露出する第１端子部端面をさらに有する、
    請求項８に記載の実装構造。
  10. 前記連結部は、前記封止樹脂に覆われている、
    請求項１ないし９のいずれかに記載の実装構造。
  11. 前記各第２リードの前記接続部が延びる方向は、前記第２端子部が延びる方向に対して傾斜しており、前記連結部に近い前記第２リードほど、当該傾斜が大きい、
    請求項１ないし１０のいずれかに記載の実装構造。
  12. 前記連結部に隣接する前記第２リードの前記接続部が延びる方向は、当該連結部が延びる方向と略平行である、
    請求項１ないし１１のいずれかに記載の実装構造。
  13. 前記各第２端子部ランドは、前記搭載部ランドに向かって延びており、
    前記接続配線の、当該接続配線が延びる方向および前記厚さ方向に直交する方向の寸法である接続配線幅寸法は、当該接続配線に隣接する前記第２端子部ランドの、当該第２端子部ランドが延びる方向および前記厚さ方向に直交する方向の寸法である第２端子部ランド幅寸法より大きい、
    請求項１ないし１２のいずれかに記載の実装構造。
  14. 前記接続配線幅寸法は、前記第２端子部ランド幅寸法の２倍以上である、
    請求項１３に記載の実装構造。
  15. 前記接続配線幅寸法は、０．２ｍｍ以上である、
    請求項１３または１４に記載の実装構造。
  16. 前記接続配線にそれぞれ隣接し、かつ、当該接続配線を挟んで配置される２個の前記第２端子部ランドの最小距離Ｌ３に対する、当該第２端子部ランドの一方と当該接続配線の間の最小距離Ｌ４の割合は、１／４以下である、
    請求項１３ないし１５のいずれかに記載の実装構造。
JP2019115522A 2019-06-21 2019-06-21 半導体装置、および、半導体装置の実装構造 Active JP7368055B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019115522A JP7368055B2 (ja) 2019-06-21 2019-06-21 半導体装置、および、半導体装置の実装構造
CN202010424588.9A CN112117196B (zh) 2019-06-21 2020-05-19 安装构造
US16/903,360 US11842951B2 (en) 2019-06-21 2020-06-16 Semiconductor device for improving heat dissipation and mounting structure thereof
US18/479,587 US20240030107A1 (en) 2019-06-21 2023-10-02 Semiconductor device and mounting structure thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019115522A JP7368055B2 (ja) 2019-06-21 2019-06-21 半導体装置、および、半導体装置の実装構造

Publications (2)

Publication Number Publication Date
JP2021002587A JP2021002587A (ja) 2021-01-07
JP7368055B2 true JP7368055B2 (ja) 2023-10-24

Family

ID=73799669

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019115522A Active JP7368055B2 (ja) 2019-06-21 2019-06-21 半導体装置、および、半導体装置の実装構造

Country Status (3)

Country Link
US (2) US11842951B2 (ja)
JP (1) JP7368055B2 (ja)
CN (1) CN112117196B (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004228260A (ja) 2003-01-22 2004-08-12 Hitachi Ltd 半導体装置及びその製造方法
JP2006287073A (ja) 2005-04-04 2006-10-19 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2016213308A (ja) 2015-05-08 2016-12-15 キヤノン株式会社 プリント回路板及びプリント配線板

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4651218A (en) * 1985-04-24 1987-03-17 Smiths Industries Aerospace & Defense Systems Inc. Method and apparatus for mounting a CRT in a dynamic (vibration and shock prone) environment
JP4651218B2 (ja) * 2001-04-05 2011-03-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP3805767B2 (ja) 2003-11-19 2006-08-09 ローム株式会社 リードフレームの製造方法およびそれを用いた半導体装置の製造方法
TWI338358B (en) 2003-11-19 2011-03-01 Rohm Co Ltd Method of fabricating lead frame and method of fabricating semiconductor device using the same, and lead frame and semiconductor device using the same
JP2008258411A (ja) * 2007-04-05 2008-10-23 Rohm Co Ltd 半導体装置および半導体装置の製造方法
WO2009081494A1 (ja) * 2007-12-26 2009-07-02 Renesas Technology Corp. 半導体装置及びその製造方法
JP2013021052A (ja) 2011-07-08 2013-01-31 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
JP5798021B2 (ja) * 2011-12-01 2015-10-21 ルネサスエレクトロニクス株式会社 半導体装置
US9966326B2 (en) * 2015-03-16 2018-05-08 Unisem (M) Berhad Lead frames with wettable flanks
US9966652B2 (en) * 2015-11-03 2018-05-08 Amkor Technology, Inc. Packaged electronic device having integrated antenna and locking structure
JP6576796B2 (ja) * 2015-11-05 2019-09-18 新光電気工業株式会社 リードフレーム及びその製造方法、半導体装置
US9978675B2 (en) * 2015-11-20 2018-05-22 Canon Kabushiki Kaisha Package, electronic component, and electronic apparatus
JP6688725B2 (ja) * 2016-12-26 2020-04-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6927634B2 (ja) * 2017-09-20 2021-09-01 大口マテリアル株式会社 半導体素子搭載用基板及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004228260A (ja) 2003-01-22 2004-08-12 Hitachi Ltd 半導体装置及びその製造方法
JP2006287073A (ja) 2005-04-04 2006-10-19 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2016213308A (ja) 2015-05-08 2016-12-15 キヤノン株式会社 プリント回路板及びプリント配線板

Also Published As

Publication number Publication date
US20200402901A1 (en) 2020-12-24
CN112117196A (zh) 2020-12-22
US11842951B2 (en) 2023-12-12
JP2021002587A (ja) 2021-01-07
US20240030107A1 (en) 2024-01-25
CN112117196B (zh) 2024-03-12

Similar Documents

Publication Publication Date Title
US7050303B2 (en) Semiconductor module with vertically mounted semiconductor chip packages
JP7150461B2 (ja) 半導体装置
JP2014187410A (ja) 基板とこの基板の第１の面に搭載される集積回路ダイとの間の熱膨張差による応力を低減する方法
EP0863549B1 (en) Semiconductor device comprising a wiring substrate
US5796159A (en) Thermally efficient integrated circuit package
JP2008091714A (ja) 半導体装置
US7109573B2 (en) Thermally enhanced component substrate
US7180182B2 (en) Semiconductor component
KR102359904B1 (ko) 반도체 패키지
JP7368055B2 (ja) 半導体装置、および、半導体装置の実装構造
KR20090039269A (ko) 반도체 패키지용 회로기판, 반도체 패키지 및 이를 갖는반도체 모듈
WO2020262533A1 (ja) 電子装置および電子装置の実装構造
JP4934915B2 (ja) 半導体装置
US20030080418A1 (en) Semiconductor device having power supply pads arranged between signal pads and substrate edge
US7190056B2 (en) Thermally enhanced component interposer: finger and net structures
JP2947563B2 (ja) 半導体装置
WO2021049521A1 (ja) モジュール
JP2001358250A (ja) 半導体装置
JP3153062B2 (ja) 電子部品搭載用基板
TWI721648B (zh) 封裝載板以及封裝結構
JP2004072113A (ja) 熱的に強化された集積回路パッケージ
JP2501950B2 (ja) 半導体装置
JPH10150065A (ja) チップサイズパッケージ
JP3076812U (ja) 配線板
JP3714808B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220516

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230320

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230526

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230912

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231006

R150 Certificate of patent or registration of utility model

Ref document number: 7368055

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150