JP2004228260A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2004228260A JP2004228260A JP2003012990A JP2003012990A JP2004228260A JP 2004228260 A JP2004228260 A JP 2004228260A JP 2003012990 A JP2003012990 A JP 2003012990A JP 2003012990 A JP2003012990 A JP 2003012990A JP 2004228260 A JP2004228260 A JP 2004228260A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- heat radiating
- tab
- lead
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】半導体装置の放熱特性を向上させることが可能な技術を提供する。
【解決手段】タブの半導体チップと、このタブの周囲に列状に配置され封止体外に露出して外部端子となるリードとを電気的に接続した半導体装置において、隣接するリードの列と列との間に放熱部を配置し、この放熱部とタブとを熱的に接続する。また、その製造方法において、タブに半導体チップを搭載する工程と、前記半導体チップのパッドとリードとをボンディングする工程と、前記タブと熱的に接続され隣接するリードの列と列との間に配置された放熱部の底面を露出させて封止体を形成する工程とを有する。本発明によれば、半導体装置の底面外周部に放熱部を配置することができるので、放熱面積が増加するため、半導体装置の放熱特性が向上し、特性の変化・作動停止或いは装置破壊等の発生を防止することができる。加えて、半導体装置を実装する基板の配線の引き回しが容易になる。
【選択図】 図５
【解決手段】タブの半導体チップと、このタブの周囲に列状に配置され封止体外に露出して外部端子となるリードとを電気的に接続した半導体装置において、隣接するリードの列と列との間に放熱部を配置し、この放熱部とタブとを熱的に接続する。また、その製造方法において、タブに半導体チップを搭載する工程と、前記半導体チップのパッドとリードとをボンディングする工程と、前記タブと熱的に接続され隣接するリードの列と列との間に配置された放熱部の底面を露出させて封止体を形成する工程とを有する。本発明によれば、半導体装置の底面外周部に放熱部を配置することができるので、放熱面積が増加するため、半導体装置の放熱特性が向上し、特性の変化・作動停止或いは装置破壊等の発生を防止することができる。加えて、半導体装置を実装する基板の配線の引き回しが容易になる。
【選択図】 図５
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、特に、半導体装置の放熱特性の向上に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
半導体装置では、単結晶シリコン等のウェハに設けられた複数の素子形成領域に、半導体素子或いは配線パターンを一括して形成した後に、夫々の素子形成領域を個々の半導体チップとして分離された個々の半導体チップが、例えばベース基板或いはリードフレームに固定するダイボンディング及びワイヤボンディング等の実装工程及び樹脂封止等の封止工程を経て半導体装置として完成する。
【０００３】
同一の半導体チップであっても、その目的用途に応じて種々の実装形態が採用されており、半導体装置として、製造が比較的容易で低コストであることから、樹脂を用いた封止体によって半導体チップを覆い、封止体から延在するリードを外部端子とするＱＦＰ型等の半導体装置が広く用いられていたが、このリードが封止体側面から延在しているために、実装状態では、リードと配線基板との接続領域が半導体装置の周囲に必要となる。
【０００４】
このため、半導体装置周囲の前記接続領域の面積を縮小して電子装置を小型化するために、前記封止体の底面外周部にてリード底面を封止体から露出させて半導体装置の外部端子とする底面端子型の半導体装置が考えられた。底面端子型の半導体装置としては、ＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−ｌｅａｄ）型或いはＳＯＮ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｎｏｎ−ｌｅａｄ）型等の半導体装置が知られている。
【０００５】
【特許文献１】
特開平９−１６２３２７号公報
【特許文献２】
特開２００１−２６７４８４号公報
【０００６】
前記特許文献１，２にはこうした底面端子型の半導体装置について開示されている。
【０００７】
図１及び図２はＱＦＮ型半導体装置を示す底面図及び縦断面図である。ＱＦＮ型の半導体装置では、単結晶シリコン等の半導体基板に所定の素子を形成した半導体チップ１を、レジン又は銀ペースト等の接合剤２によってタブ３に固定し、タブ３の４周囲に列状に配置されているリード４の内端と半導体チップ１のパッドとをボンディングワイヤ５によって電気的に接続し、半導体チップ１、タブ３、リード４、ボンディングワイヤ５は、例えばエポキシ樹脂にフィラを混入させた封止樹脂を用いた封止体６によってリード４の底面を露出させた状態で封止してある。
【０００８】
【発明が解決しようとする課題】
半導体装置では、微細化が進むことによって集積度が向上し、より多くの回路を搭載することが可能となり、搭載された回路によって、半導体装置に発生する熱も増加し、半導体装置の高速化が発生する熱を更に増加させている。こうして増加した発熱によって半導体装置の温度が上昇すると、半導体装置に特性の変化が生じ、更に温度が上昇した場合には、熱暴走による作動停止或いは装置破壊等の事態が生じる。
【０００９】
このため、図３及び図４に底面図及び縦断面図を示すＱＦＮ型半導体装置では、リード４の底面に加えてタブ３の底面を封止体６から露出させて、タブ３の底面から半導体チップ１が発生した熱の放出を促進させることが考えられている。こうしたタブを露出させる半導体装置については、前記特許文献２にも記載されている。
【００１０】
しかし、半導体装置の高性能化に伴い発熱量が増加する傾向にあるにもかかわらず、半導体装置の小型化によって放熱特性の向上が難しくなるため、更なる対策が必要とされている。本発明の課題は、これらの問題点を解決し、半導体装置の放熱特性を向上させることが可能な技術を提供することにある。
本発明の前記ならびにその他の課題と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【００１１】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
タブの半導体チップと、このタブの周囲に列状に配置され封止体外に露出して外部端子となるリードとを電気的に接続した半導体装置において、隣接するリードの列と列との間に放熱部を配置し、この放熱部とタブとを熱的に接続する。
【００１２】
また、その製造方法において、タブに半導体チップを搭載する工程と、前記半導体チップのパッドとリードとをボンディングする工程と、前記タブと熱的に接続され隣接するリードの列と列との間に配置された放熱部の底面を露出させて封止体を形成する工程とを有する。
【００１３】
上述した本発明によれば、半導体装置の底面外周部に放熱部を配置することができるので、放熱面積が増加し半導体装置の放熱特性を向上させて、発熱による特性の変化・作動停止或いは装置破壊等の発生を防止することができる。加えて、半導体装置を実装する基板の配線の引き回しが容易になる。
【００１４】
以下、本発明の実施の形態を説明する。
なお、実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００１５】
【発明の実施の形態】
（実施の形態１）
図５は本発明の一実施の形態であるＱＦＮ型半導体装置を示す底面図であり、図６は図５中のａ−ａ線に沿った縦断面図であり、図７は図５中のｂ−ｂ線に沿った縦断面図である。
【００１６】
本実施の形態の半導体装置は機器のドライバに用いられる２０ピンのものであり、単結晶シリコン等の半導体基板に所定の素子を形成した半導体チップ１を、レジン又は銀ペースト等の接合剤２によってタブ３に固定し、半導体チップ１のパッドとリード４の内端とをボンディングワイヤ５によって電気的に接続してある。
【００１７】
リード４はタブ３の４周囲に列状に配置されているが、隣接するリード４の列と列との間は従来の半導体装置では利用されていなかった。このスペースがタブ３の四隅と隣接している点に着目し、本実施の形態ではこのスペースに放熱部７を配置し、この放熱部７とタブ３の四隅とを一体に形成して熱的に接続して、半導体チップからタブに伝わった熱の放熱特性を向上させてある。
【００１８】
半導体チップ１、タブ３、リード４、ボンディングワイヤ５、放熱部７は、例えばエポキシ樹脂にフィラを混入させた封止樹脂を用いた封止体６によって封止されるが、タブ３の底面及びリード４の底面に加えて放熱部７の底面を露出させた状態で封止する。
【００１９】
また、図８は本発明の一実施の形態の変形例となる半導体装置を示す底面図である。この例では前述したものよりも多ピン化されており、隣接するリード４の列と列との間のスペースに配置した放熱部７に加えて、列状に配置された夫々のリード４とリード４との間にも放熱部８を配置し、この放熱部８とタブ３の四辺とを一体に形成して熱的に接続し、リード４及びその近傍を除く半導体装置の底面全面から放熱が行なわれる構成として、半導体チップ１からタブ３に伝わった熱の放熱特性を更に向上させてある。
【００２０】
電子装置の小型化・薄型化によって、筐体内部が各種部品及び基板等によって大部分が占められているため空間が少なく、加えて内部に滞留する空気の移動が難しくなっている。このため、半導体装置の放熱としては半導体装置の上面から内部空間への放熱経路よりも、半導体装置の底面から半導体装置が実装された基板を通って外部に熱を放出する放熱経路が重視されることとなる。
【００２１】
従って、本実施の形態の底面に放熱部７，８を有する半導体装置では、放熱部７，８を前記基板の金属配線等に熱的に接続することによって放熱面積が増大し、半導体装置に発生した熱を効率よく放出することが可能になる。
【００２２】
加えて、タブ３の配置されている半導体装置の中央部では、タブ３の露出部分に接続した前記金属配線等をリード４と接続した金属配線間を引き出さなければならなくなる或いはタブ３と接続するビアホールを設ける必要があるのに対して、本実施の形態の放熱部７，８の配置されているのは半導体装置の外周部であるため、放熱部７，８と接続した前記金属配線等の取り回しが容易である。
【００２３】
なお、タブ３の露出部分と前記金属配線等との接続が困難な場合には、前記金属配線等とタブ３とは接続せずに、前記金属配線等と放熱部７，８とを接続する構成としてよい。この場合には、タブ３上げ等によりタブ３の底面を封止体６に封入して封止体６から露出させない構成とすれば、タブ３と封止体６との界面が封止体６外に連絡しなくなることから、この界面からの水分の浸入を防止することができるので、耐湿性が向上する。
【００２４】
続いて、本実施の形態の半導体装置の製造方法について説明する。ここでは、放熱部７はタブ３或いはリード４と同様に処理が行なわれるものとする。本実施の形態の半導体装置は、図９に示すように、個々の半導体装置に用いられるタブ３、リード４及び放熱部７の組が縦横に連続して複数組形成されダムバー９或いはタイバー１０によって一体化されたリードフレームを用いている。
【００２５】
リードフレームとしては、例えばＦｅ−Ｎｉ系合金或いはＣｕ系合金等からなり、半導体チップ１が搭載されるタブ３の四辺に沿って複数のリード４の列が夫々配置されており、タブ３はリード４の間に設けられた放熱部７に接続されてフレームに支持されている。このように、放熱部７はリードフレームの加工によって、タブ３と一体に形成されるため、放熱部７を設けることによってコスト或いは工程を増加させることはない。
【００２６】
そして、先ず図１０に示すように、このリードフレームのタブ３に夫々半導体チップ１をレジン又は銀ペースト等の接合剤２によって固定し、図１１に示すように、半導体チップ１のパッドとリード４の内端とをボンディングワイヤ５によって接続し、半導体チップ１をリードフレームに実装する。
【００２７】
次に、図１２に示すように、半導体チップ１を実装したリードフレームを、金型１１及び金型１２に挟み込み、金型１１のキャビデイ内に半導体チップ１、タブ３、リード４、ボンディングワイヤ５を収容して、封止樹脂を注入して封止体６を形成する。この時、タブ３の下面は金型に密着させているため、封止樹脂が付着せずに封止体６の底面にタブ３、リード４及び放熱部７の底面が露出することとなる。この後、図１３に示すようにダムバー９或いはタイバー１０をパンチ１３或いはブレードによって切断し、個々の半導体装置に個片化する。
【００２８】
以上、本発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【００２９】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
（１）本発明によれば、半導体装置の底面外周部に放熱部を配置することができるという効果がある。
（２）本発明によれば、上記効果（１）により、放熱面積が増加し半導体装置の放熱特性を向上させることができるという効果がある。
（３）本発明によれば、上記効果（２）により、発熱による温度上昇に起因して、半導体装置に特性の変化が生じる、或いは熱暴走による作動停止或いは装置破壊等の発生を防止することができるという効果がある。
（４）本発明によれば、上記効果（１）により、半導体装置を実装する基板の配線の引き回しが容易になるという効果がある。
【図面の簡単な説明】
【図１】従来の半導体装置を示す底面図である。
【図２】従来の半導体装置を示す縦断面図である。
【図３】従来の半導体装置を示す底面図である。
【図４】従来の半導体装置を示す縦断面図である。
【図５】本発明の一実施の形態である半導体装置を示す底面図である。
【図６】図５中のａ−ａ線に沿った縦断面図である。
【図７】図５中のｂ−ｂ線に沿った縦断面図である。
【図８】本発明の一実施の形態である半導体装置の変形例を示す底面図である。
【図９】本発明の一実施の形態である半導体装置の製造に用いられるリードフレームを示す平面図である。
【図１０】本発明の一実施の形態である半導体装置を工程毎に示す縦断面図である。
【図１１】本発明の一実施の形態である半導体装置を工程毎に示す縦断面図である。
【図１２】本発明の一実施の形態である半導体装置を工程毎に示す縦断面図である。
【図１３】本発明の一実施の形態である半導体装置を工程毎に示す縦断面図である。
【符号の説明】
１…半導体チップ、２…接合剤、３…タブ、４…リード、５…ボンディングワイヤ、６…封止体、７，８…放熱部、９…ダムバー、１０…タイバー、１１，１２…金型、１３…パンチ。
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、特に、半導体装置の放熱特性の向上に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
半導体装置では、単結晶シリコン等のウェハに設けられた複数の素子形成領域に、半導体素子或いは配線パターンを一括して形成した後に、夫々の素子形成領域を個々の半導体チップとして分離された個々の半導体チップが、例えばベース基板或いはリードフレームに固定するダイボンディング及びワイヤボンディング等の実装工程及び樹脂封止等の封止工程を経て半導体装置として完成する。
【０００３】
同一の半導体チップであっても、その目的用途に応じて種々の実装形態が採用されており、半導体装置として、製造が比較的容易で低コストであることから、樹脂を用いた封止体によって半導体チップを覆い、封止体から延在するリードを外部端子とするＱＦＰ型等の半導体装置が広く用いられていたが、このリードが封止体側面から延在しているために、実装状態では、リードと配線基板との接続領域が半導体装置の周囲に必要となる。
【０００４】
このため、半導体装置周囲の前記接続領域の面積を縮小して電子装置を小型化するために、前記封止体の底面外周部にてリード底面を封止体から露出させて半導体装置の外部端子とする底面端子型の半導体装置が考えられた。底面端子型の半導体装置としては、ＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−ｌｅａｄ）型或いはＳＯＮ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｎｏｎ−ｌｅａｄ）型等の半導体装置が知られている。
【０００５】
【特許文献１】
特開平９−１６２３２７号公報
【特許文献２】
特開２００１−２６７４８４号公報
【０００６】
前記特許文献１，２にはこうした底面端子型の半導体装置について開示されている。
【０００７】
図１及び図２はＱＦＮ型半導体装置を示す底面図及び縦断面図である。ＱＦＮ型の半導体装置では、単結晶シリコン等の半導体基板に所定の素子を形成した半導体チップ１を、レジン又は銀ペースト等の接合剤２によってタブ３に固定し、タブ３の４周囲に列状に配置されているリード４の内端と半導体チップ１のパッドとをボンディングワイヤ５によって電気的に接続し、半導体チップ１、タブ３、リード４、ボンディングワイヤ５は、例えばエポキシ樹脂にフィラを混入させた封止樹脂を用いた封止体６によってリード４の底面を露出させた状態で封止してある。
【０００８】
【発明が解決しようとする課題】
半導体装置では、微細化が進むことによって集積度が向上し、より多くの回路を搭載することが可能となり、搭載された回路によって、半導体装置に発生する熱も増加し、半導体装置の高速化が発生する熱を更に増加させている。こうして増加した発熱によって半導体装置の温度が上昇すると、半導体装置に特性の変化が生じ、更に温度が上昇した場合には、熱暴走による作動停止或いは装置破壊等の事態が生じる。
【０００９】
このため、図３及び図４に底面図及び縦断面図を示すＱＦＮ型半導体装置では、リード４の底面に加えてタブ３の底面を封止体６から露出させて、タブ３の底面から半導体チップ１が発生した熱の放出を促進させることが考えられている。こうしたタブを露出させる半導体装置については、前記特許文献２にも記載されている。
【００１０】
しかし、半導体装置の高性能化に伴い発熱量が増加する傾向にあるにもかかわらず、半導体装置の小型化によって放熱特性の向上が難しくなるため、更なる対策が必要とされている。本発明の課題は、これらの問題点を解決し、半導体装置の放熱特性を向上させることが可能な技術を提供することにある。
本発明の前記ならびにその他の課題と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【００１１】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
タブの半導体チップと、このタブの周囲に列状に配置され封止体外に露出して外部端子となるリードとを電気的に接続した半導体装置において、隣接するリードの列と列との間に放熱部を配置し、この放熱部とタブとを熱的に接続する。
【００１２】
また、その製造方法において、タブに半導体チップを搭載する工程と、前記半導体チップのパッドとリードとをボンディングする工程と、前記タブと熱的に接続され隣接するリードの列と列との間に配置された放熱部の底面を露出させて封止体を形成する工程とを有する。
【００１３】
上述した本発明によれば、半導体装置の底面外周部に放熱部を配置することができるので、放熱面積が増加し半導体装置の放熱特性を向上させて、発熱による特性の変化・作動停止或いは装置破壊等の発生を防止することができる。加えて、半導体装置を実装する基板の配線の引き回しが容易になる。
【００１４】
以下、本発明の実施の形態を説明する。
なお、実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００１５】
【発明の実施の形態】
（実施の形態１）
図５は本発明の一実施の形態であるＱＦＮ型半導体装置を示す底面図であり、図６は図５中のａ−ａ線に沿った縦断面図であり、図７は図５中のｂ−ｂ線に沿った縦断面図である。
【００１６】
本実施の形態の半導体装置は機器のドライバに用いられる２０ピンのものであり、単結晶シリコン等の半導体基板に所定の素子を形成した半導体チップ１を、レジン又は銀ペースト等の接合剤２によってタブ３に固定し、半導体チップ１のパッドとリード４の内端とをボンディングワイヤ５によって電気的に接続してある。
【００１７】
リード４はタブ３の４周囲に列状に配置されているが、隣接するリード４の列と列との間は従来の半導体装置では利用されていなかった。このスペースがタブ３の四隅と隣接している点に着目し、本実施の形態ではこのスペースに放熱部７を配置し、この放熱部７とタブ３の四隅とを一体に形成して熱的に接続して、半導体チップからタブに伝わった熱の放熱特性を向上させてある。
【００１８】
半導体チップ１、タブ３、リード４、ボンディングワイヤ５、放熱部７は、例えばエポキシ樹脂にフィラを混入させた封止樹脂を用いた封止体６によって封止されるが、タブ３の底面及びリード４の底面に加えて放熱部７の底面を露出させた状態で封止する。
【００１９】
また、図８は本発明の一実施の形態の変形例となる半導体装置を示す底面図である。この例では前述したものよりも多ピン化されており、隣接するリード４の列と列との間のスペースに配置した放熱部７に加えて、列状に配置された夫々のリード４とリード４との間にも放熱部８を配置し、この放熱部８とタブ３の四辺とを一体に形成して熱的に接続し、リード４及びその近傍を除く半導体装置の底面全面から放熱が行なわれる構成として、半導体チップ１からタブ３に伝わった熱の放熱特性を更に向上させてある。
【００２０】
電子装置の小型化・薄型化によって、筐体内部が各種部品及び基板等によって大部分が占められているため空間が少なく、加えて内部に滞留する空気の移動が難しくなっている。このため、半導体装置の放熱としては半導体装置の上面から内部空間への放熱経路よりも、半導体装置の底面から半導体装置が実装された基板を通って外部に熱を放出する放熱経路が重視されることとなる。
【００２１】
従って、本実施の形態の底面に放熱部７，８を有する半導体装置では、放熱部７，８を前記基板の金属配線等に熱的に接続することによって放熱面積が増大し、半導体装置に発生した熱を効率よく放出することが可能になる。
【００２２】
加えて、タブ３の配置されている半導体装置の中央部では、タブ３の露出部分に接続した前記金属配線等をリード４と接続した金属配線間を引き出さなければならなくなる或いはタブ３と接続するビアホールを設ける必要があるのに対して、本実施の形態の放熱部７，８の配置されているのは半導体装置の外周部であるため、放熱部７，８と接続した前記金属配線等の取り回しが容易である。
【００２３】
なお、タブ３の露出部分と前記金属配線等との接続が困難な場合には、前記金属配線等とタブ３とは接続せずに、前記金属配線等と放熱部７，８とを接続する構成としてよい。この場合には、タブ３上げ等によりタブ３の底面を封止体６に封入して封止体６から露出させない構成とすれば、タブ３と封止体６との界面が封止体６外に連絡しなくなることから、この界面からの水分の浸入を防止することができるので、耐湿性が向上する。
【００２４】
続いて、本実施の形態の半導体装置の製造方法について説明する。ここでは、放熱部７はタブ３或いはリード４と同様に処理が行なわれるものとする。本実施の形態の半導体装置は、図９に示すように、個々の半導体装置に用いられるタブ３、リード４及び放熱部７の組が縦横に連続して複数組形成されダムバー９或いはタイバー１０によって一体化されたリードフレームを用いている。
【００２５】
リードフレームとしては、例えばＦｅ−Ｎｉ系合金或いはＣｕ系合金等からなり、半導体チップ１が搭載されるタブ３の四辺に沿って複数のリード４の列が夫々配置されており、タブ３はリード４の間に設けられた放熱部７に接続されてフレームに支持されている。このように、放熱部７はリードフレームの加工によって、タブ３と一体に形成されるため、放熱部７を設けることによってコスト或いは工程を増加させることはない。
【００２６】
そして、先ず図１０に示すように、このリードフレームのタブ３に夫々半導体チップ１をレジン又は銀ペースト等の接合剤２によって固定し、図１１に示すように、半導体チップ１のパッドとリード４の内端とをボンディングワイヤ５によって接続し、半導体チップ１をリードフレームに実装する。
【００２７】
次に、図１２に示すように、半導体チップ１を実装したリードフレームを、金型１１及び金型１２に挟み込み、金型１１のキャビデイ内に半導体チップ１、タブ３、リード４、ボンディングワイヤ５を収容して、封止樹脂を注入して封止体６を形成する。この時、タブ３の下面は金型に密着させているため、封止樹脂が付着せずに封止体６の底面にタブ３、リード４及び放熱部７の底面が露出することとなる。この後、図１３に示すようにダムバー９或いはタイバー１０をパンチ１３或いはブレードによって切断し、個々の半導体装置に個片化する。
【００２８】
以上、本発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【００２９】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
（１）本発明によれば、半導体装置の底面外周部に放熱部を配置することができるという効果がある。
（２）本発明によれば、上記効果（１）により、放熱面積が増加し半導体装置の放熱特性を向上させることができるという効果がある。
（３）本発明によれば、上記効果（２）により、発熱による温度上昇に起因して、半導体装置に特性の変化が生じる、或いは熱暴走による作動停止或いは装置破壊等の発生を防止することができるという効果がある。
（４）本発明によれば、上記効果（１）により、半導体装置を実装する基板の配線の引き回しが容易になるという効果がある。
【図面の簡単な説明】
【図１】従来の半導体装置を示す底面図である。
【図２】従来の半導体装置を示す縦断面図である。
【図３】従来の半導体装置を示す底面図である。
【図４】従来の半導体装置を示す縦断面図である。
【図５】本発明の一実施の形態である半導体装置を示す底面図である。
【図６】図５中のａ−ａ線に沿った縦断面図である。
【図７】図５中のｂ−ｂ線に沿った縦断面図である。
【図８】本発明の一実施の形態である半導体装置の変形例を示す底面図である。
【図９】本発明の一実施の形態である半導体装置の製造に用いられるリードフレームを示す平面図である。
【図１０】本発明の一実施の形態である半導体装置を工程毎に示す縦断面図である。
【図１１】本発明の一実施の形態である半導体装置を工程毎に示す縦断面図である。
【図１２】本発明の一実施の形態である半導体装置を工程毎に示す縦断面図である。
【図１３】本発明の一実施の形態である半導体装置を工程毎に示す縦断面図である。
【符号の説明】
１…半導体チップ、２…接合剤、３…タブ、４…リード、５…ボンディングワイヤ、６…封止体、７，８…放熱部、９…ダムバー、１０…タイバー、１１，１２…金型、１３…パンチ。
Claims (5)
- タブの半導体チップと、このタブの周囲に列状に配置され封止体外に露出して外部端子となるリードとを電気的に接続した半導体装置において、
隣接するリードの列と列との間に放熱部を配置し、この放熱部とタブとを熱的に接続したことを特徴とする半導体装置。 - 前記放熱部が半導体装置の底面に露出することを特徴とする請求項１に記載の半導体装置。
- 前記列状に配置された夫々のリードとリードとの間に放熱部を配置し、この放熱部とタブとを熱的に接続したことを特徴とする請求項１又は請求項２に記載の半導体装置。
- 前記半導体装置がＱＦＮ型の半導体装置であることを特徴とする請求項１乃至請求項３の何れか一項に記載の半導体装置。
- タブの半導体チップ搭載領域に搭載した半導体チップと、このタブの周囲に配置され封止体外に露出して外部端子となるリードとを電気的に接続する半導体装置の製造方法において、
タブに半導体チップを搭載する工程と、
前記半導体チップのパッドとリードとをボンディングする工程と、
前記タブと熱的に接続され隣接するリードの列と列との間に配置された放熱部の底面を露出させて封止体を形成する工程とを有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003012990A JP2004228260A (ja) | 2003-01-22 | 2003-01-22 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003012990A JP2004228260A (ja) | 2003-01-22 | 2003-01-22 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004228260A true JP2004228260A (ja) | 2004-08-12 |
Family
ID=32901436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003012990A Pending JP2004228260A (ja) | 2003-01-22 | 2003-01-22 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004228260A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112117196A (zh) * | 2019-06-21 | 2020-12-22 | 罗姆股份有限公司 | 半导体装置及半导体装置的安装构造 |
-
2003
- 2003-01-22 JP JP2003012990A patent/JP2004228260A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112117196A (zh) * | 2019-06-21 | 2020-12-22 | 罗姆股份有限公司 | 半导体装置及半导体装置的安装构造 |
| JP2021002587A (ja) * | 2019-06-21 | 2021-01-07 | ローム株式会社 | 半導体装置、および、半導体装置の実装構造 |
| JP7368055B2 (ja) | 2019-06-21 | 2023-10-24 | ローム株式会社 | 半導体装置、および、半導体装置の実装構造 |
| US11842951B2 (en) | 2019-06-21 | 2023-12-12 | Rohm Co., Ltd. | Semiconductor device for improving heat dissipation and mounting structure thereof |
| CN112117196B (zh) * | 2019-06-21 | 2024-03-12 | 罗姆股份有限公司 | 安装构造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6420779B1 (en) | Leadframe based chip scale package and method of producing the same | |
| JP3170182B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| US8836101B2 (en) | Multi-chip semiconductor packages and assembly thereof | |
| US7339259B2 (en) | Semiconductor device | |
| CN100541748C (zh) | 引线框架、半导体芯片封装、及该封装的制造方法 | |
| US7298026B2 (en) | Large die package and method for the fabrication thereof | |
| JP2001313363A (ja) | 樹脂封止型半導体装置 | |
| US8105881B2 (en) | Method of fabricating chip package structure | |
| JPH09312375A (ja) | リードフレーム、半導体装置及び半導体装置の製造方法 | |
| US20120306064A1 (en) | Chip package | |
| JP2005244035A (ja) | 半導体装置の実装方法、並びに半導体装置 | |
| JP2829925B2 (ja) | 半導体パッケージ及び電子回路盤 | |
| JP5169964B2 (ja) | モールドパッケージの実装構造および実装方法 | |
| US20080073763A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP2009071154A (ja) | 半導体装置 | |
| JP2004363365A (ja) | 半導体装置及びその製造方法 | |
| JP4243270B2 (ja) | 半導体装置の製造方法 | |
| JP2004247613A (ja) | 半導体装置およびその製造方法 | |
| JP4252563B2 (ja) | 半導体装置 | |
| JP2009246395A (ja) | 半導体装置の製造方法 | |
| JP4732138B2 (ja) | 半導体装置及びその製造方法 | |
| JP2004228260A (ja) | 半導体装置及びその製造方法 | |
| JP2006049694A (ja) | 二重ゲージ・リードフレーム | |
| JP2001267484A (ja) | 半導体装置およびその製造方法 | |
| US20020145186A1 (en) | Method of forming HSQFN type package |