JP6168589B2 - 半導体素子搭載用基板及びその製造方法 - Google Patents
半導体素子搭載用基板及びその製造方法 Download PDFInfo
- Publication number
- JP6168589B2 JP6168589B2 JP2013033087A JP2013033087A JP6168589B2 JP 6168589 B2 JP6168589 B2 JP 6168589B2 JP 2013033087 A JP2013033087 A JP 2013033087A JP 2013033087 A JP2013033087 A JP 2013033087A JP 6168589 B2 JP6168589 B2 JP 6168589B2
- Authority
- JP
- Japan
- Prior art keywords
- shape
- plating
- semiconductor element
- wire bonding
- element mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 113
- 239000000758 substrate Substances 0.000 title claims description 41
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 238000007747 plating Methods 0.000 claims description 125
- 238000005530 etching Methods 0.000 claims description 53
- 229910052751 metal Inorganic materials 0.000 claims description 40
- 239000002184 metal Substances 0.000 claims description 40
- 238000000034 method Methods 0.000 claims description 23
- 238000004806 packaging method and process Methods 0.000 claims 3
- 238000007789 sealing Methods 0.000 description 38
- 239000011347 resin Substances 0.000 description 36
- 229920005989 resin Polymers 0.000 description 36
- 239000000463 material Substances 0.000 description 16
- 230000000052 comparative effect Effects 0.000 description 9
- 239000004020 conductor Substances 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- 238000004090 dissolution Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 239000000956 alloy Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910000510 noble metal Inorganic materials 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
本発明は、表面側にハーフエッチング加工を施した半導体素子搭載用基板を用いて、表面側に半導体素子を実装し樹脂封止した後、裏面側をエッチング加工して半導体素子搭載用基板の不要な部分を除去するようにして半導体パッケージを製造するのに用いられる半導体素子搭載用基板及びその製造方法に関する。
半導体パッケージは、多ピン化、小型化、薄化の要求から、半田ボールを使用したＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）パッケージや半導体素子の下にアウターリードを配置したＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）等のさまざまなパッケージが出現している。
その中でも、比較的安価で上記要求に対応できる方法として、金属材料であるリードフレームを利用したＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−ｌｅａｄ）タイプのパッケージがある。
これは、金属材料を用いて、中央に形成されたパッドに半導体素子を搭載し、その周辺にエリアアレイ状に、表面側は半導体素子とワイヤで繋ぐワイヤボンディング部となり、その裏面側は外部接続部となる導体端子部を有する半導体パッケージである。この導体端子部の上下（表裏）面をワイヤボンディング部と外部接続端子部にそれぞれ使用することにより、多ピン化、小型化、薄化を実現している。
そして特許文献１には、金属材料としてリードフレーム用の銅材に貴金属のめっきを施す工程と、裏面に耐エッチングレジスト膜を成形した後、表面のめっき層をエッチングマスクとして用いてハーフエッチング加工する工程と、上記リードフレーム材に所望の半導体素子を搭載し、半導体素子と金属めっき層をワイヤボンディングする工程と、樹脂封止する工程と、リードフレーム材の裏面に形成した耐エッチングレジストを除去し、貴金属めっき層をエッチングマスクとして使用して裏面をエッチング加工して外部接続部を独立させる工程を有する半導体パッケージの製造方法が示されている。
特許文献１に記載されているように、ハーフエッチング加工によって柱状形状に形成された半導体素子搭載用基板のワイヤボンディング部や半導体素子搭載部は、封止樹脂により被覆された後、エッチング加工を行い最終的に半導体パッケージとして形成される。しかし、前記ハーフエッチングにより形成される柱状形状部分が封止樹脂により被覆されるため、ワイヤボンディング部の反対面が外部接続部となる導体端子が封止樹脂から抜け落ちたり一部が剥がれたりする問題を抱えている。
そして特に導体端子であるワイヤボンディング部は、封止樹脂と接触する面積が小さいことから、前述した抜け落ちの問題が発生しやすく、金属板をハーフエッチング加工する際に柱状形状の側面に凹部を形成することで封止樹脂との密着性を向上させるようにしている。
しかし、エッチングの特性からコーナー部（角部）は直線部に比べて溶解速度が速くなり、同じ時間エッチング加工した場合はコーナー部がより多く溶解される。そのため、コーナー部の側面は、ボンディング用めっき直下の銅まで溶解が進み凹部が形成され難く直線的な形状に近づくとともに一部ボンディング用めっきの欠けが生じ、端子形状不具合を引き起こす。逆に、コーナー部の凹部形成を優先してエッチング加工を行うと端子の直線部の側面のエッチング量が不足し凹部が形成され難いことから、端子コーナー部と直線部の両方の側面に凹部を同時に形成することは困難である。特に、ハーフエッチング深さの5倍以上の長さとなる直線部および多角形端子の長辺／短辺＞1.33の長辺部においては、柱状形状の側面に凹部が形成され難い。
したがって、平面形状が四角形状で１辺が０．５ｍｍ程度でコーナー半径０．１〜０．１５ｍｍ程度のワイヤボンディング部は、その直線部に比べてコーナー部がハーフエッチング加工での溶解速度が速くなるため、四角形状の一部が欠損する事態が生じ、柱状形状の加工側面に均一な凹部が形成されず上下方向に直線的な形状となってしまう。そのため、このことが封止樹脂との密着性が低下する原因となっていた。
また、導体端子が封止樹脂から抜け落ちることを防止するために側面に十分な深さの凹部が形成されるようにエッチングを行うと、場合によってはワイヤボンディング部のめっき直下の金属板である銅まで溶解され、めっきの一部がバリとなったり欠損したりする事態が生じることもあった。
一方、ワイヤボンディング部が円形形状の場合は全体が同一曲率となっているので多角形状の場合と異なり一箇所が集中して溶解されることはないが、側面に十分な深さの凹部が形成されるようにエッチングを行うと、多角形状の場合と同様にワイヤボンディング部のめっき直下の金属板である銅まで溶解されてしまいめっきの一部がバリとなったり、欠損したりする事態が生じることがあった。
また、半導体素子搭載部はワイヤボンディング部と比べればその平面形状は大きいが、パッド部は四角形でサイドの直線部分が長いため、金属板をハーフエッチング加工するとこの部分は側面に凹部が形成されないで垂直な平面となる。したがって、封止樹脂との接着面積はワイヤボンディング部と比べれば大きいが、垂直な平面であるため結果としてそれほど大きな密着力を得ることはできていない。
そこで本発明は、かかる事情に鑑みてなされたものであり、ワイヤボンディング部の一部が欠損する事態や、封止樹脂とワイヤボンディング部や半導体素子搭載部の密着性が低下することを防止した半導体素子搭載用基板を提供することを目的とする。
上記目的を達成するために、本発明の半導体素子搭載用基板は、表面側に半導体素子の実装とワイヤボンディングをして前記表面側を樹脂封止した後、裏面側からのエッチング加工によって半導体素子搭載用基板の不要な部分を除去するようにして半導体パッケージを製造するのに用いられる金属板製の半導体素子搭載用基板であって、前記金属板の前記表面側は上面の平面形状が円形形状としたワイヤボンディング部となる柱状形状が形成された状態であり、前記柱状形状の側面は凹部を有するとともに、前記柱状形状の上面には前記円形形状より小さなエリアに円形形状のワイヤボンディング用のめっきが形成され、また同じ面には上面の平面形状が略四角形形状で各辺には部分的に円弧となる形状を有して半導体素子搭載部となる略角柱状形状が形成された状態であり、前記略角柱状形状の側面は部分的に凹部を有するとともに、前記略角柱状形状のパッド部上面には前記略四角形形状より小さなエリアにめっきが形成され、前記金属板の前記裏面側には、半導体パッケージの外部接続端子となる部分に、前記ワイヤボンディング用のめっきと同じ構成で前記ワイヤボンディング用のめっきの直径と一辺の長さが略等しい四角形状のめっきが形成されていることを特徴とする。
また、本発明においては、前記ワイヤボンディング用のめっきの外周には、前記柱状形状の上面が露出していることが好ましい。
また、本発明においては、前記ワイヤボンディング用のめっきは円形形状であり、前記柱状形状の上面の円形形状の半径は、前記ワイヤボンディング部の半径より１０μｍ以上大きいことが好ましい。
あるいは、本発明の半導体素子搭載用基板は、表面側に半導体素子の実装とワイヤボンディングをして前記表面側を樹脂封止した後、裏面側からのエッチング加工によって半導体素子搭載用基板の不要な部分を除去するようにして半導体パッケージを製造するのに用いられる金属板製の半導体素子搭載用基板であって、前記金属板の前記表面側は上面の平面形状をコーナーの半径がハーフエッチング深さの２倍以上の大きさを有する四角形以上の多角形形状としたワイヤボンディング部となる柱状形状が形成された状態であり、前記柱状形状の側面は凹部を有するとともに、前記柱状形状の上面には前記多角形状より小さなエリアに円形形状のワイヤボンディング用のめっきが形成され、また同じ面には上面の平面形状が略四角形形状で各辺には部分的に円弧となる形状を有して半導体素子搭載部となる略角柱状形状が形成された状態であり、前記略角柱状形状の側面は部分的に凹部を有するとともに、前記略角柱状形状のパッド部上面には前記略四角形形状より小さなエリアにめっきが形成され、前記金属板の前記裏面側には、半導体パッケージの外部接続端子となる部分に、前記ワイヤボンディング用のめっきと同じ構成で前記ワイヤボンディング用のめっきの直径と一辺の長さが略等しい四角形状のめっきが形成されていることを特徴とする。
また、本発明においては、前記ワイヤボンディング用のめっきの外周には、前記柱状形状の上面が露出していることが好ましい。
また、本発明においては、前記ワイヤボンディング用のめっきは前記柱状形状の上面の多角形状に対して内接する円を想定すると、その円の半径は前記ワイヤボンディング用のめっきの半径より１０μｍ以上大きいことが好ましい。
一方、本発明の半導体素子搭載用基板の製造方法は、表面側に半導体素子の実装とワイヤボンディングをして前記表面側を樹脂封止した後、裏面側からのエッチング加工によって半導体素子搭載用基板の不要な部分を除去するようにして半導体パッケージを製造するのに用いられる金属板製の半導体素子搭載用基板の製造方法であって、前記金属板の前記表面側に円形形状のワイヤボンディング用のめっき及び四角形状の半導体素子搭載用のめっき並びに前記裏面側に前記ワイヤボンディング用のめっきの直径と一辺の長さが略等しい四角形状の外部接続端子用のめっきを形成する工程と、前記金属板の前記表面側に形成したワイヤボンディング用のめっき及び半導体素子搭載用のめっきより広い範囲を覆うレジストマスクを形成するとともに前記裏面側は全体を覆うレジストマスクを形成する工程と、前記表面側の前記レジストマスクから露出している前記金属板をハーフエッチング加工し、側面に凹部が形成されたワイヤボンディング用の柱状形状と、側面に部分的に凹部が形成された半導体素子搭載用の略角柱状形状のパッド部とを形成する工程を順次経ることを特徴とする。
また、本発明においては、前記レジストマスクは、ワイヤボンディング用のめっき部分では上面の平面形状が円形形状であり、半導体素子搭載用のめっき部分では上面の平面形状が略四角形形状で各辺は部分的に円弧となる形状を有していることが好ましい。
また、本発明においては、前記レジストマスクは、ワイヤボンディング用のめっき部分では上面の平面形状が四角形以上の多角形状であってコーナーの半径が前記ハーフエッチング加工によるエッチング深さの２倍以上の大きさであり、半導体素子搭載用のパッド部のめっき部分では上面の平面形状が略四角形形状で各辺は部分的に円弧となる形状を有していることが好ましい。
ハーフエッチング加工を行うワイヤボンディング部となる柱状形状の上面の平面形状を円形形状にすることで、柱状形状を形成するハーフエッチング加工の条件が同じ条件となり、全周囲が同じ凹部を有する側面となる柱状形状となり、封止樹脂との密着性が低下することを防止できる。また、ワイヤボンディング用のめっきより上面の円形形状を大きくすることによりワイヤボンディング用のめっきの一部がバリとなったり欠損したりする事態を防止できる。
その上、ハーフエッチング加工を行う半導体素子搭載部となる略角柱状形状の上面の平面形状は部分的に円弧を有する略四角形形状にすることで、略角柱状形状を形成するハーフエッチング加工時に円弧部分が凹部を有する側面となり側面が直線的な平面とならないため、封止樹脂との密着性が低下することを防止できる。また、略角柱状形状のパッド部上面となる略四角形形状よりめっきを小さくしたのでめっきの一部がバリとなったり欠損したりする事態を防止できる。
また、ワイヤボンディング部となる柱状形状の上面の平面形状を、コーナーの半径がハーフエッチング深さの２倍以上の大きさを有する四角形形状とすることで、コーナー部のハーフエッチング加工溶解速度を直線部に近づけられ、四角形形状の一部が欠損する事態を防止して、柱状形状の側面に凹部を有する半導体素子搭載用基板を得ることが可能となる。また、ワイヤボンディング用のめっきより上面の四角形形状を大きくすることによりワイヤボンディング用のめっきの一部がバリとなったり欠損したりする事態を防止できる。
更に、平面形状において、コーナー部が直角である四角形形状に対し、五角形以上の多角形形状にすることでコーナーを形成する角度が大きくなり角部と直線部とのハーフエッチング加工溶解速度差を小さくできるので、全周囲が同じ凹部を有した側面の柱状形状となり、柱状形状の側面に凹部を有する半導体素子搭載用基板を得ることが可能となる。
以下、本発明の半導体素子搭載用基板及びその製造方法の一例を図面を参照して説明する。
本発明の半導体素子搭載用基板は、厚さ０．１ｍｍ〜０．１５ｍｍの銅合金を金属板として使用する。
本発明の半導体素子搭載用基板は、厚さ０．１ｍｍ〜０．１５ｍｍの銅合金を金属板として使用する。
まず、金属板表面の異物や不純物を取り除く前処理を行い、両面にレジスト層を形成する。通常は市販されているドライフィルムレジストをラミネーターを用いて貼着する。
そして、表面側（半導体素子搭載面側）と裏面側（外部接続部側）に必要なめっきを形成するためのレジストマスクを形成する。このレジストマスクの形成は、一般的な方法であり、所定のパターンが形成された露光用マスクを用いてレジスト層を露光し、現像することで両面にレジストマスクを形成する。次に形成したレジストマスクの開口部から露出している金属板に、一般的なめっき前処理を行って必要なめっきを形成し、レジストマスクを剥離する。
次に、めっきが形成された金属板の両面に再びレジスト層を形成し、表面側は、必要な半導体素子搭載用基板のパターンであって形成しためっきより広い範囲を覆うレジストマスクを形成し、裏面側は全面を覆うレジストマスクを形成する。
この表面側のレジストマスクは、上記したように形成しためっきより広い範囲を覆うようにするが、具体的には、柱状形状を形成してワイヤボンディング部となる部分のレジストマスクは、上面の平面形状が、円形または楕円形、あるいはコーナーの半径がハーフエッチング深さの２倍以上の大きさを有する四角形以上の多角形状のワイヤボンディング部となるようにレジストマスクを形成する。
また、半導体素子搭載部となる略角柱状形状を形成してパッド部となる部分のレジストマスクは、上面の平面形状が部分的に円弧を有する略四角形形状のパッド部となるようにレジストマスクを形成する
このワイヤボンディング部となる部分のレジストマスクとパッド部となる部分のレジストマスクは、ハーフエッチング加工によって金属板を溶解処理した際に先に形成したワイヤボンディング部やパッド部のめっきより金属板の表面が広く残るように設定する。そうすることで、めっきの一部がバリとなったり欠損したりして後工程で不具合を生じることを防止することができる。
次に金属板をハーフエッチング加工するが、金属板の厚さの半分程度から７０％程度の深さまでハーフエッチングを行う。このハーフエッチングの程度は、後工程で行われる裏面側からのエッチングを考慮して任意に選択可能である。
表面側からハーフエッチング加工をすることにより、図１（１）に示すように金属板１０がエッチングされることによりワイヤボンディング部１となる箇所は、側面に凹部４を有する柱状形状５が形成され、柱状形状５の上面は上面の平面形状よりも小さなエリアにワイヤボンディング用のめっき１’が形成されたワイヤボンディング部１となり、下面は外部接続用のめっきが形成された外部接続部２となる。
また、半導体素子搭載部３となる箇所にも部分的に側面に凹部６を有する略角柱状形状７が形成され、略角柱状形状７の上面は上面の平面形状よりも小さなエリアに半導体素子搭載用のめっき３’が形成された略四角形形状のパッド部８となる。
このハーフエッチング加工により柱状形状５が形成され、また柱状形状５の側面には凹部４が形成され、封止樹脂との密着性を確保される。さらにこのハーフエッチング加工により略角柱状形状７も形成され、また略角柱状形状７の側面には円弧部分９に凹部６が形成され、封止樹脂との密着性が確保される。そして、レジストマスクを剥離することにより、本発明の半導体素子搭載用基板となる。
そして、図１（２）に示すように、半導体素子２０を搭載し、ワイヤ２１でワイヤボンディングを行い、封止樹脂３０で封止した後、裏面側からエッチング加工を行って導体端子１１となる柱状形状５とパッド部８となる略角柱状形状７を独立させて、個々の半導体パッケージに切断して半導体パッケージが得られる。
図１（３）は、上記工程により製作された本発明の半導体素子搭載用基板の平面図の一部を示したものであり、図示したようにワイヤボンディング部１はめっき１’部分よりも柱状形状５上面の平面部の方が一回り大きくなっている。また、略角柱状形状７の半導体素子搭載部３も、めっき３’部分よりもパッド部８上面となる部分の方が一回り大きくなっている。
なお、ワイヤボンディング部１の柱状形状５の上面の平面形状とめっき１’の形状は図１（３）に示す形状に限るものではなく、例えば図２に示すような形状であってもよい。（１）は平面形状とめっき双方とも楕円形状のもの、（２）は平面形状とめっき双方とも四角形状のもの、（３）は平面形状が五角形状でめっきが円形形状のもの、（４）は平面形状が六角形状でめっきが円形形状の例を示したものである。
また、半導体素子搭載部３の略角柱状形状５のパッド部８上面の略四角形形状は図１（３）に示す形状に限るものではなく、例えば図３に示すような形状であってもよい。（１）はサイドの直線部分に長さが半円未満の円弧を連続させて設けたもの、（２）はサイドの直線部分に長さが半円未満の円弧を間隔をあけて設けたもの、（３）はサイドの直線部分及びコーナー部分に長さが半円以上の円弧を連続させて設けたもの、（４）はサイドの直線部分及びコーナー部分に長さが半円以上の円弧を間隔をあけて設けたものである。
（実施例１）
金属板として、厚さ０．１２５ｍｍの銅系合金材（古河電気工業株式会社製ＥＦＴＥＣ６４−Ｔ）を用いて、両面にドライフィルムレジスト（旭化成イーマテリアルズ株式会社製ＡＱ−２５５８）をラミネートした。
金属板として、厚さ０．１２５ｍｍの銅系合金材（古河電気工業株式会社製ＥＦＴＥＣ６４−Ｔ）を用いて、両面にドライフィルムレジスト（旭化成イーマテリアルズ株式会社製ＡＱ−２５５８）をラミネートした。
そして、表面側のワイヤボンディング部に形成するめっきエリアを直径０．５ｍｍの円形、半導体素子搭載部に形成するめっきエリアは角部に半径０．２ｍｍとなる４ｍｍ□の四角形状、そして裏面側の外部接続部に形成するめっきエリアは、従来と同じ角部が半径０．１ｍｍとなる０．５ｍｍ□の四角形状、パッド部の部位にも角部が半径０．１ｍｍとなる４ｍｍ□の四角形状が開口されるレジストマスクを形成するようなパターンで両面に露光を行い、現像してめっきが必要な部分が開口されたレジストマスクを形成した。
次に、形成したレジストマスクの開口部から露出している金属板に、酸化膜等を除去するめっき前処理を行い、Ｎｉを１μｍ、Ｐｄを０．０７μｍ、Ａｕを０．００３μｍの厚さで順次めっきを施し、レジストマスクを剥離した。
次に、めっきが形成された金属板の両面に、前述と同じドライフィルムレジストをラミネートし、裏面側は全面を覆うレジストマスクとした。また、表面側は、形成しためっきより半径で５０μｍ大きく覆うようにレジストマスクを形成した。また、半導体素子搭載部については図３（１）に示すようにサイドの直線部分に半径０．７ｍｍの円弧が連続して形成されるようにレジストマスクを形成した。
次に、液温４０℃のエッチング液を用いて、スプレー圧０．１〜０．２ＭＰａで２分間エッチング加工を行い、表面側から約８０μｍの深さまでハーフエッチング加工を行い、ワイヤボンディング部となる柱状形状と半導体素子搭載部となる略角柱状形状を形成した。
得られたワイヤボンディング部となる柱状形状の側面に形成された凹部の深さは平均１８μｍであった（図５（１）参照）。また、半導体素子搭載部となる略角柱状形状の円弧部分の側面にも平均１２μｍの凹部が形成された。少なくとも１０μｍ以上の凹部が柱状形状と略角柱状形状の側面に形成されていることから、樹脂封止後の密着強度は十分に確保されていると判断した。また、めっきの一部がバリとなったり欠損したりした箇所はなかった。
その後、両面のレジストマスクを剥離することで本発明の半導体素子搭載用基板が得られた。
この半導体素子搭載用基板に、銀ペーストを用いて半導体素子を搭載し、直径２０μｍのボンディングワイヤで半導体素子のバンプとワイヤボンディング部を接続した。その後エポキシ系の封止樹脂を用いて樹脂封止した後、アルカリ性の銅エッチング液で裏面側に形成しためっき層をエッチングマスクとしてエッチング処理した。
その後、ダイシング工程にて個々のパッケージサイズに裁断し、得られた半導体パッケージのパッド剥がれ及び導体端子の抜け落ちを確認したところ不良の発生は無かった。
（実施例２）
実施例１と同様に、両面にめっきが形成され、両面にレジスト層を形成した材料を用いて、裏面側は全面を覆うレジストマスクとし、表面側には、ワイヤボンディング部として形成した直径０．５ｍｍの円形形状のめっきと同じ中心の直径が０．５３ｍｍの円が内接する四角形で０．２ｍｍのコーナー半径となるレジストマスクを形成した。同様に０．６ｍｍの円が内接する五角形と六角形で０．２ｍｍのコーナー半径となるレジストマスクを形成したものを準備した。半導体素子搭載部については実施例１と同じ形状のレジストマスクを形成した。
実施例１と同様に、両面にめっきが形成され、両面にレジスト層を形成した材料を用いて、裏面側は全面を覆うレジストマスクとし、表面側には、ワイヤボンディング部として形成した直径０．５ｍｍの円形形状のめっきと同じ中心の直径が０．５３ｍｍの円が内接する四角形で０．２ｍｍのコーナー半径となるレジストマスクを形成した。同様に０．６ｍｍの円が内接する五角形と六角形で０．２ｍｍのコーナー半径となるレジストマスクを形成したものを準備した。半導体素子搭載部については実施例１と同じ形状のレジストマスクを形成した。
これらを実施例１と同じく表面側から約８０μｍの深さまでハーフエッチング加工を行い、柱状形状と略角柱状形状を形成した。得られた柱状形状の側面に形成された凹部の深さは、全て平均１５〜１８μｍであった。少なくとも１０μｍ以上の凹部が柱状形状と略角柱状形状の側面に形成されていることから、樹脂封止後の密着強度は十分に確保されていると判断した。また、めっきの一部がバリとなったり欠損したりした箇所はなかった。
（実施例３）
実施例１と同様に、両面にめっきが形成され、両面にレジスト層を形成した材料を用いて、裏面側は全面を覆うレジストマスクとし、表面側には実施例１と同様に形成しためっきより半径で５０μｍ大きく覆うようにレジストマスクを形成した。なお、半導体素子搭載部については図３（２）に示すようにサイドの直線部分に半径０．７ｍｍの円弧が間隔をおいて形成されるようにレジストマスクを形成したものと、図３（３）に示すようにサイドの直線部分及びコーナー部分に半径０．３ｍｍの円弧が連続して形成されるようにレジストマスクを形成したものと、図３（４）に示すようにサイドの直線部分及びコーナー部分に半径０．３ｍｍの円弧が間隔をおいて形成されるようにレジストマスクを形成したものとを準備した。
実施例１と同様に、両面にめっきが形成され、両面にレジスト層を形成した材料を用いて、裏面側は全面を覆うレジストマスクとし、表面側には実施例１と同様に形成しためっきより半径で５０μｍ大きく覆うようにレジストマスクを形成した。なお、半導体素子搭載部については図３（２）に示すようにサイドの直線部分に半径０．７ｍｍの円弧が間隔をおいて形成されるようにレジストマスクを形成したものと、図３（３）に示すようにサイドの直線部分及びコーナー部分に半径０．３ｍｍの円弧が連続して形成されるようにレジストマスクを形成したものと、図３（４）に示すようにサイドの直線部分及びコーナー部分に半径０．３ｍｍの円弧が間隔をおいて形成されるようにレジストマスクを形成したものとを準備した。
これらを実施例１と同じく表面側から約８０μｍの深さまでハーフエッチング加工を行い、柱状形状と略角柱状形状を形成した。得られた略角柱状形状の側面の円弧部分に形成された凹部の深さは、全て平均１２〜１５μｍであった。少なくとも１０μｍ以上の凹部が柱状形状と略角柱状形状の側面に形成されていることから、樹脂封止後の密着強度は十分に確保されていると判断した。また、めっきの一部がバリとなったり欠損したりした箇所はなかった。
（実施例４）
両面に実施例１と同じめっきが形成され、両面にレジスト層を形成した材料を用いた。裏面側は全面を覆うレジストマスクとし、表面側は形成しためっきより半径で１０μｍ大きく覆うようにレジストマスクを形成した以外は実施例１と同様にした。
両面に実施例１と同じめっきが形成され、両面にレジスト層を形成した材料を用いた。裏面側は全面を覆うレジストマスクとし、表面側は形成しためっきより半径で１０μｍ大きく覆うようにレジストマスクを形成した以外は実施例１と同様にした。
これを実施例１と同じく表面側から約８０μｍの深さまでハーフエッチング加工を行い、柱状形状と略角柱状形状を形成した。得られた柱状形状の側面に形成された凹部の深さは、平均１５〜１８μｍであった。少なくとも１０μｍ以上の凹部が柱状形状と略角柱状形状の側面に形成されていることから、樹脂封止後の密着強度は十分に確保されていると判断した。また、実施例１と同様にめっきの一部がバリとなったり欠損したりした箇所はなかった。
（実施例５）
両面に実施例２と同じめっきが形成され、両面にレジスト層を形成した材料を用いた。裏面側は全面を覆うレジストマスクとし、表面側はワイヤボンディング部として形成した直径０．５ｍｍの円形形状のめっきと同じ中心の直径が０．５２ｍｍの円が内接する四角形で０．２ｍｍのコーナー半径となるレジストマスクを形成した以外は実施例２と同様にした。
両面に実施例２と同じめっきが形成され、両面にレジスト層を形成した材料を用いた。裏面側は全面を覆うレジストマスクとし、表面側はワイヤボンディング部として形成した直径０．５ｍｍの円形形状のめっきと同じ中心の直径が０．５２ｍｍの円が内接する四角形で０．２ｍｍのコーナー半径となるレジストマスクを形成した以外は実施例２と同様にした。
これを実施例２と同じく表面側から約８０μｍの深さまでハーフエッチング加工を行い、柱状形状と略角柱状形状を形成した。得られた柱状形状の側面に形成された凹部の深さは、平均１５〜１８μｍであった。少なくとも１０μｍ以上の凹部が柱状形状と略角柱状形状の側面に形成されていることから、樹脂封止後の密着強度は十分に確保されていると判断した。また、実施例２と同様にめっきの一部がバリとなったり欠損したりした箇所はなかった。
（実施例６）
両面に実施例２と同じめっきが形成され、両面にレジスト層を形成した材料を用いた。裏面側は全面を覆うレジストマスクとし、表面側はワイヤボンディング部として形成した直径０．５ｍｍの円形形状のめっきと同じ中心の直径が０．５３ｍｍの円が内接する四角形で０．１６ｍｍのコーナー半径となるレジストマスクを形成した以外は実施例２と同様にした。
両面に実施例２と同じめっきが形成され、両面にレジスト層を形成した材料を用いた。裏面側は全面を覆うレジストマスクとし、表面側はワイヤボンディング部として形成した直径０．５ｍｍの円形形状のめっきと同じ中心の直径が０．５３ｍｍの円が内接する四角形で０．１６ｍｍのコーナー半径となるレジストマスクを形成した以外は実施例２と同様にした。
これを実施例２と同じく表面側から約８０μｍの深さまでハーフエッチング加工を行い、柱状形状と略角柱状形状を形成した。得られた柱状形状の側面に形成された凹部の深さは、平均１５〜１８μｍであった。少なくとも１０μｍ以上の凹部が柱状形状と略角柱状形状の側面に形成されていることから、樹脂封止後の密着強度は十分に確保されていると判断した。また、実施例２と同様にめっきの一部がバリとなったり欠損したりした箇所はなかった。
（実施例７）
両面に実施例２と同じめっきが形成され、両面に実施例２と同じレジストマスクを形成した材料を用いた。
両面に実施例２と同じめっきが形成され、両面に実施例２と同じレジストマスクを形成した材料を用いた。
これを実施例２と同じ方法により表面側から約１００μｍの深さまでハーフエッチング加工を行い、柱状形状と略角柱状形状を形成した。得られた柱状形状の側面に形成された凹部の深さは、平均１７〜２０μｍであった。少なくとも１０μｍ以上の凹部が柱状形状と略角柱状形状の側面に形成されていることから、樹脂封止後の密着強度は十分に確保されていると判断した。また、実施例２と同様にめっきの一部がバリとなったり欠損したりした箇所はなかった。
（比較例１）
実施例１と同じ、厚さ０．１２５ｍｍの銅系合金材の両面にドライフィルムレジストをラミネートし、表面側にワイヤボンディング部に形成するめっきエリアを直径０．５ｍｍの円形、半導体素子搭載部に形成するめっきエリアは角部に半径０．１ｍｍとなる４ｍｍ□の四角形状、そして裏面側の外部接続部に形成するめっきエリアは、同じ角部が半径０．１ｍｍとなる０．５ｍｍ□の四角形状、パッド部の部位にも角部が半径０．１ｍｍとなる４ｍｍ□の四角形状が開口されるレジストマスクを形成した。
形成したレジストマスクの開口部から露出している金属板１に、めっき前処理を行い、Ｎｉ、Ｐｄ、Ａｕを順次めっきし、レジストマスクを剥離した。
実施例１と同じ、厚さ０．１２５ｍｍの銅系合金材の両面にドライフィルムレジストをラミネートし、表面側にワイヤボンディング部に形成するめっきエリアを直径０．５ｍｍの円形、半導体素子搭載部に形成するめっきエリアは角部に半径０．１ｍｍとなる４ｍｍ□の四角形状、そして裏面側の外部接続部に形成するめっきエリアは、同じ角部が半径０．１ｍｍとなる０．５ｍｍ□の四角形状、パッド部の部位にも角部が半径０．１ｍｍとなる４ｍｍ□の四角形状が開口されるレジストマスクを形成した。
形成したレジストマスクの開口部から露出している金属板１に、めっき前処理を行い、Ｎｉ、Ｐｄ、Ａｕを順次めっきし、レジストマスクを剥離した。
次に、めっきが形成された金属板の両面に、前述と同じドライフィルムレジストをラミネートし、裏面側は全面を覆うレジストマスクとした。また、表面側は、形成しためっきを丁度覆うようにレジストマスクを形成した。そして、実施例１と同じエッチング条件で、表面側から約８０μｍの深さまでハーフエッチング加工を行い、柱状形状と略角柱状形状を形成した。
得られたワイヤボンディング部となる柱状形状の側面に形成された凹部の深さは平均４μｍで、部分的には凹部が無く、角部および直線部には上面（表面側）のめっきに欠損部も確認され、樹脂封止後の端子密着強度を得るには不十分であると判断できた（図５（２）参照）。また、半導体素子搭載部となる略角柱状形状の側面は垂直であり、樹脂封止後の密着強度を得るには不十分であると判断できた。
（比較例２）
両面に実施例１と同じめっきが形成され、両面にレジスト層を形成した材料を用いた。裏面側は全面を覆うレジストマスクとし、表面側は形成しためっきより半径で７μｍ大きく覆うようにレジストマスクを形成した以外は実施例１と同様にした。
両面に実施例１と同じめっきが形成され、両面にレジスト層を形成した材料を用いた。裏面側は全面を覆うレジストマスクとし、表面側は形成しためっきより半径で７μｍ大きく覆うようにレジストマスクを形成した以外は実施例１と同様にした。
これを実施例１と同じく表面側から約８０μｍの深さまでハーフエッチング加工を行い、柱状形状と略角柱状形状を形成した。得られた柱状形状の側面に形成された凹部の深さは、平均１５〜１８μｍであった。しかし、めっきの一部が欠損していた。したがって、樹脂封止後の密着強度は十分に確保されないと判断した。
（比較例３）
両面に実施例２と同じめっきが形成され、両面にレジスト層を形成した材料を用いた。裏面側は全面を覆うレジストマスクとし、表面側はワイヤボンディング部として形成した直径０．５ｍｍの円形形状のめっきと同じ中心の直径が０．５１ｍｍの円が内接する四角形で０．２ｍｍのコーナー半径となるレジストマスクを形成した以外は実施例２と同様にした。
両面に実施例２と同じめっきが形成され、両面にレジスト層を形成した材料を用いた。裏面側は全面を覆うレジストマスクとし、表面側はワイヤボンディング部として形成した直径０．５ｍｍの円形形状のめっきと同じ中心の直径が０．５１ｍｍの円が内接する四角形で０．２ｍｍのコーナー半径となるレジストマスクを形成した以外は実施例２と同様にした。
これを実施例２と同じく表面側から約８０μｍの深さまでハーフエッチング加工を行い、柱状形状と略角柱状形状を形成した。得られた柱状形状の側面に形成された凹部の深さは、平均１２〜１８μｍであった。しかし、めっきの一部が欠損していた。したがって、樹脂封止後の密着強度は十分に確保されないと判断した。
（比較例４）
両面に実施例２と同じめっきが形成され、両面にレジスト層を形成した材料を用いた。裏面側は全面を覆うレジストマスクとし、表面側はワイヤボンディング部として形成した直径０．５ｍｍの円形形状のめっきに外接する一辺が０．５ｍｍでコーナー半径が０．２ｍｍの四角形のレジストマスクを形成した以外は実施例２と同様にした。
両面に実施例２と同じめっきが形成され、両面にレジスト層を形成した材料を用いた。裏面側は全面を覆うレジストマスクとし、表面側はワイヤボンディング部として形成した直径０．５ｍｍの円形形状のめっきに外接する一辺が０．５ｍｍでコーナー半径が０．２ｍｍの四角形のレジストマスクを形成した以外は実施例２と同様にした。
これを実施例２と同じく表面側から約８０μｍの深さまでハーフエッチング加工を行い、柱状形状と略角柱状形状を形成した。得られた柱状形状の側面に形成された凹部の深さは、平均５〜１２μｍであった。部分的には凹部の深さが浅く、また角部および直線部には上面（表面側）のめっきに欠損部も確認され、樹脂封止後の端子密着強度を得るには不十分であると判断できた
（比較例５）
両面に実施例２と同じめっきが形成され、両面にレジスト層を形成した材料を用いた。裏面側は全面を覆うレジストマスクとし、表面側はワイヤボンディング部として形成した直径０．５ｍｍの円形形状のめっきと同じ中心の直径が０．５３ｍｍの円が内接する四角形で０．１０ｍｍのコーナー半径となるレジストマスクを形成した以外は実施例２と同様にした。
両面に実施例２と同じめっきが形成され、両面にレジスト層を形成した材料を用いた。裏面側は全面を覆うレジストマスクとし、表面側はワイヤボンディング部として形成した直径０．５ｍｍの円形形状のめっきと同じ中心の直径が０．５３ｍｍの円が内接する四角形で０．１０ｍｍのコーナー半径となるレジストマスクを形成した以外は実施例２と同様にした。
これを実施例２と同じく表面側から約８０μｍの深さまでハーフエッチング加工を行い、柱状形状と略角柱状形状を形成した。得られた柱状形状はコーナー部が一部欠損してめっきにも欠損部が確認された。また側面に形成された凹部の深さは、平均４〜１２μｍであり、樹脂封止後の端子密着強度を得るには不十分であると判断できた。
（比較例６）
両面に実施例２と同じめっきが形成され、両面にレジスト層を形成した材料を用いた。裏面側は全面を覆うレジストマスクとし、表面側はワイヤボンディング部として形成した直径０．５ｍｍの円形形状のめっきと同じ中心の直径が０．５３ｍｍの円が内接する四角形でコーナーは直角であるレジストマスクを形成した以外は実施例２と同様にした。
両面に実施例２と同じめっきが形成され、両面にレジスト層を形成した材料を用いた。裏面側は全面を覆うレジストマスクとし、表面側はワイヤボンディング部として形成した直径０．５ｍｍの円形形状のめっきと同じ中心の直径が０．５３ｍｍの円が内接する四角形でコーナーは直角であるレジストマスクを形成した以外は実施例２と同様にした。
これを実施例２と同じく表面側から約８０μｍの深さまでハーフエッチング加工を行い、柱状形状と略角柱状形状を形成した。得られた柱状形状はコーナー部が一部欠損してめっきにも欠損部が確認された。また側面に形成された凹部の深さは、平均２〜１２μｍであり、樹脂封止後の端子密着強度を得るには不十分であると判断できた。
（比較例７）
両面に実施例２と同じめっきが形成され、両面に実施例２とレジスト層を形成した材料を用いた。
両面に実施例２と同じめっきが形成され、両面に実施例２とレジスト層を形成した材料を用いた。
これを実施例２と同じ方法で表面側から約１１０μｍの深さまでハーフエッチング加工を行い、柱状形状と略角柱状形状を形成した。得られた柱状形状の側面に形成された凹部の深さが平均１８〜２５μｍあり、めっきの一部が欠損していた。
（比較例８）
両面に実施例１と同じめっきが形成され、両面にレジスト層を形成した材料を用いた。裏面側は全面を覆うレジストマスクとし、表面側は半導体素子搭載部についてはサイドの直線部分には円弧を形成せずにサイドが直線状に形成されるようにレジストマスクを形成以外は実施例１と同様にした。
両面に実施例１と同じめっきが形成され、両面にレジスト層を形成した材料を用いた。裏面側は全面を覆うレジストマスクとし、表面側は半導体素子搭載部についてはサイドの直線部分には円弧を形成せずにサイドが直線状に形成されるようにレジストマスクを形成以外は実施例１と同様にした。
これを実施例１と同じエッチング条件で、表面側から約８０μｍの深さまでハーフエッチング加工を行い、柱状形状と略角柱状形状を形成した。得られた半導体素子搭載部となる略角柱状形状はめっきの一部がバリとなったり欠損したりした箇所はなかったが、側面が垂直で凹部がなく、樹脂封止後の密着強度を得るには不十分であると判断できた。
１ ワイヤボンディング部
１’ めっき
２ 外部接続部
３ 半導体素子搭載部
３’ めっき
４ 凹部
５ 柱状形状
６ 凹部
７ 略角柱状形状
８ パッド部
９ 円弧部分
１０ 金属板
１１ 導体端子
２０ 半導体素子
２１ ワイヤ
３０ 封止樹脂
１’ めっき
２ 外部接続部
３ 半導体素子搭載部
３’ めっき
４ 凹部
５ 柱状形状
６ 凹部
７ 略角柱状形状
８ パッド部
９ 円弧部分
１０ 金属板
１１ 導体端子
２０ 半導体素子
２１ ワイヤ
３０ 封止樹脂
Claims (9)
- 表面側に半導体素子の実装とワイヤボンディングをして前記表面側を樹脂封止した後、裏面側からのエッチング加工によって半導体素子搭載用基板の不要な部分を除去するようにして半導体パッケージを製造するのに用いられる金属板製の半導体素子搭載用基板であって、
前記金属板の前記表面側は上面の平面形状が円形形状としたワイヤボンディング部となる柱状形状が形成された状態であり、前記柱状形状の側面は凹部を有するとともに、前記柱状形状の上面には前記円形形状より小さなエリアに円形形状のワイヤボンディング用のめっきが形成され、
また同じ面には上面の平面形状が略四角形形状で各辺には部分的に円弧となる形状を有して半導体素子搭載部となる略角柱状形状が形成された状態であり、前記略角柱状形状の側面は部分的に凹部を有するとともに、前記略角柱状形状のパッド部上面には前記略四角形形状より小さなエリアにめっきが形成され、
前記金属板の前記裏面側には、半導体パッケージの外部接続端子となる部分に、前記ワイヤボンディング用のめっきと同じ構成で前記ワイヤボンディング用のめっきの直径と一辺の長さが略等しい四角形状のめっきが形成されていることを特徴とする半導体素子搭載用基板。 - 前記ワイヤボンディング用のめっきの外周には、前記柱状形状の上面が露出していることを特徴とする請求項１に記載の半導体素子搭載用基板。
- 前記柱状形状の上面の円形形状の半径は、前記ワイヤボンディング用のめっきの半径より１０μｍ以上大きいことを特徴とする請求項２に記載の半導体素子搭載用基板。
- 表面側に半導体素子の実装とワイヤボンディングをして前記表面側を樹脂封止した後、裏面側からのエッチング加工によって半導体素子搭載用基板の不要な部分を除去するようにして半導体パッケージを製造するのに用いられる金属板製の半導体素子搭載用基板であって、
前記金属板の前記表面側は上面の平面形状をコーナーの半径がハーフエッチング深さの２倍以上の大きさを有する四角形以上の多角形形状としたワイヤボンディング部となる柱状形状が形成された状態であり、前記柱状形状の側面は凹部を有するとともに、前記柱状形状の上面には前記多角形状より小さなエリアに円形形状のワイヤボンディング用のめっきが形成され、
また同じ面には上面の平面形状が略四角形形状で各辺には部分的に円弧となる形状を有して半導体素子搭載部となる略角柱状形状が形成された状態であり、前記略角柱状形状の側面は部分的に凹部を有するとともに、前記略角柱状形状のパッド部上面には前記略四角形形状より小さなエリアにめっきが形成され、
前記金属板の前記裏面側には、半導体パッケージの外部接続端子となる部分に、前記ワイヤボンディング用のめっきと同じ構成で前記ワイヤボンディング用のめっきの直径と一辺の長さが略等しい四角形状のめっきが形成されていることを特徴とする半導体素子搭載用基板。 - 前記ワイヤボンディング用のめっきの外周には、前記柱状形状の上面が露出していることを特徴とする請求項４に記載の半導体素子搭載用基板。
- 前記ワイヤボンディング用のめっきは前記柱状形状の上面の多角形状に対して内接する円を想定すると、その円の半径は前記ワイヤボンディング用のめっきの半径より１０μｍ以上大きいことを特徴とする請求項５に記載の半導体素子搭載用基板。
- 表面側に半導体素子の実装とワイヤボンディングをして前記表面側を樹脂封止した後、裏面側からのエッチング加工によって半導体素子搭載用基板の不要な部分を除去するようにして半導体パッケージを製造するのに用いられる金属板製の半導体素子搭載用基板の製造方法であって、
前記金属板の前記表面側に円形形状のワイヤボンディング用のめっき及び四角形状の半導体素子搭載用のめっき並びに前記裏面側に前記ワイヤボンディング用のめっきの直径と一辺の長さが略等しい四角形状の外部接続端子用のめっきを形成する工程と、
前記金属板の前記表面側に形成したワイヤボンディング用のめっき及び半導体素子搭載用のめっきより広い範囲を覆うレジストマスクを形成するとともに前記裏面側は全体を覆うレジストマスクを形成する工程と、
前記表面側の前記レジストマスクから露出している前記金属板をハーフエッチング加工し、側面に凹部が形成されたワイヤボンディング用の柱状形状と、側面に部分的に凹部が形成された半導体素子搭載用の略角柱状形状のパッド部とを形成する工程を
順次経ることを特徴とする半導体素子搭載用基板の製造方法。 - 前記レジストマスクは、ワイヤボンディング用のめっき部分では上面の平面形状が円形形状であり、半導体素子搭載用のめっき部分では上面の平面形状が略四角形形状で各辺は部分的に円弧となる形状を有していることを特徴とする請求項７に記載の半導体素子搭載用基板の製造方法。
- 前記レジストマスクは、ワイヤボンディング用のめっき部分では上面の平面形状が四角形以上の多角形状であってコーナーの半径が前記ハーフエッチング加工によるエッチング深さの２倍以上の大きさであり、半導体素子搭載部となるめっき部分では上面の平面形状が略四角形形状で各辺は部分的に円弧となる形状を有していることを特徴とする請求項７に記載の半導体素子搭載用基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013033087A JP6168589B2 (ja) | 2013-02-22 | 2013-02-22 | 半導体素子搭載用基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013033087A JP6168589B2 (ja) | 2013-02-22 | 2013-02-22 | 半導体素子搭載用基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014165242A JP2014165242A (ja) | 2014-09-08 |
| JP6168589B2 true JP6168589B2 (ja) | 2017-07-26 |
Family
ID=51615612
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013033087A Active JP6168589B2 (ja) | 2013-02-22 | 2013-02-22 | 半導体素子搭載用基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6168589B2 (ja) |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004007022A (ja) * | 2003-09-30 | 2004-01-08 | Sanyo Electric Co Ltd | 半導体装置 |
| JP2006310570A (ja) * | 2005-04-28 | 2006-11-09 | Aoi Electronics Co Ltd | 半導体装置 |
| JP4137981B2 (ja) * | 2007-03-15 | 2008-08-20 | 株式会社三井ハイテック | 半導体装置の製造方法 |
| JP2009302095A (ja) * | 2008-06-10 | 2009-12-24 | Seiko Epson Corp | 半導体装置及び半導体装置の製造方法 |
| JP5817590B2 (ja) * | 2011-02-28 | 2015-11-18 | Ｊｆｅスチール株式会社 | 空気予熱装置および排気再循環装置 |
| JP5868043B2 (ja) * | 2011-07-04 | 2016-02-24 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP5954871B2 (ja) * | 2012-09-04 | 2016-07-20 | Ｓｈマテリアル株式会社 | 半導体装置の製造方法並びにそれに用いられる半導体素子搭載用基板とその製造方法 |
-
2013
- 2013-02-22 JP JP2013033087A patent/JP6168589B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2014165242A (ja) | 2014-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI725051B (zh) | 引線架及其製造方法、半導體裝置 | |
| TWI587414B (zh) | 先進四方扁平無引腳封裝結構及其製造方法 | |
| JP2022087155A (ja) | 半導体装置 | |
| US9735106B2 (en) | Semiconductor lead frame, semiconductor package, and manufacturing method thereof | |
| TWI705543B (zh) | 引線架及其製造方法 | |
| JP6653139B2 (ja) | リードフレーム及びその製造方法 | |
| TW201801260A (zh) | 半導體封裝件及半導體封裝件之製造方法 | |
| US9679835B2 (en) | Method of manufacturing resin-encapsulated semiconductor device, and lead frame | |
| JP5930843B2 (ja) | リードフレーム及びその製造方法 | |
| US20170005030A1 (en) | Flat No-Leads Package With Improved Contact Pins | |
| JP4984253B2 (ja) | 半導体装置の製造方法および半導体装置用基板の製造方法 | |
| TW202036825A (zh) | 半導體元件搭載用零件、引線框和半導體元件搭載用基板 | |
| JP6608672B2 (ja) | 半導体装置及びその製造方法、リードフレーム及びその製造方法 | |
| JP2007287762A (ja) | 半導体集積回路素子とその製造方法および半導体装置 | |
| CN108074903B (zh) | 引线框架和电子元件装置 | |
| JP2007048978A (ja) | 半導体装置及びその製造方法 | |
| JP2019160882A (ja) | 半導体装置およびその製造方法 | |
| JP2017163106A (ja) | リードフレーム集合基板及び半導体装置集合体 | |
| JP6168589B2 (ja) | 半導体素子搭載用基板及びその製造方法 | |
| JP6326647B2 (ja) | 半導体素子搭載用リードフレーム及びその製造方法 | |
| CN113410201A (zh) | 半导体装置、引线架以及半导体装置的制造方法 | |
| TW202036806A (zh) | 半導體元件搭載用基板 | |
| JP6644978B2 (ja) | 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法 | |
| JP6299004B2 (ja) | 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法 | |
| JP2019134192A (ja) | リードフレーム及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150701 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160523 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160628 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160824 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170124 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170315 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170530 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170622 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6168589 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |