DE102020122121A1

DE102020122121A1 - Halbleitervorrichtung und Halbleiterelement

Info

Publication number: DE102020122121A1
Application number: DE102020122121.5A
Authority: DE
Inventors: Yosuke Nakata
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2019-09-04
Filing date: 2020-08-25
Publication date: 2021-03-04
Also published as: JP7149907B2; US20210066150A1; US11387158B2; JP2021040058A; CN112447610A

Abstract

Die Halbleitervorrichtung enthält ein Substrat, ein Halbleiterelement, das an das Substrat gebondet ist, und ein Versiegelungsharz, das zumindest einen Teil des Substrats und das Halbleiterelement versiegelt, worin das Halbleiterelement einen aktiven Bereich, durch den in einem EIN-Zustand des Halbleiterelements ein Hauptstrom fließt, einen Anschlussbereich, der den aktiven Bereich umgibt, einen Ankerfilm, der auf einem Isolierfilm des Anschlussbereichs vorgesehen ist, und einen Schutzfilm enthält, der zumindest den Anschlussbereich einschließlich des Ankerfilms bedeckt, und der Ankerfilm aus einem vom Isolierfilm verschiedenen Material besteht und eine Vielzahl einzeln vorgesehener Öffnungen aufweist.

Description

HINTERGRUND DER ERFINDUNG
Gebiet der Erfindung
Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung, insbesondere auf eine Halbleitervorrichtung, in der ein Halbleiterelement mit einem Harz versiegelt ist, worin eine Ablösung eines Schutzfilms zum Schützen des Halbleiterelements unterdrückt wird.
Beschreibung der Hintergrundtechnik
Die offengelegte japanische Patentanmeldung Nr. 2004-165406 offenbart eine Halbleitervorrichtung, in der ein Halbleiterelement mit einem härtbaren Harz wie etwa einem Epoxidharz versiegelt ist. Ferner offenbart die offengelegte japanische Patentanmeldung Nr. 2001 - 274177 eine Halbleitervorrichtung, in der Elektrodenbauteile an eine Vorderseite und eine Rückseite eines Halbleiterelements gebondet sind und zumindest ein Teil des Elektrodenbauteils und das Halbleiterelement mit einem Versiegelungsharz bedeckt sind. In den letzten Jahren wurden, um eine weitere Verlustreduzierung und einen Hochtemperaturbetrieb zu schaffen, aus Siliziumcarbid (SiC) bestehende SiC-Halbleiterelemente entwickelt und zur praktischen Nutzung gebracht. Solche SiC-Halbleiterelemente werden auch auf der oben beschriebenen Halbleitervorrichtung montiert. In WO 2013/137177 ist eine Halbleitervorrichtung offenbart, in der eine Isolierschicht, in welcher eine erste und eine zweite Isolierschicht laminiert sind, auf einer SiC-Schicht ausgebildet ist, die erste Isolierschicht mit einem Durchgangsloch versehen ist, das die Oberfläche der SiC-Schicht erreicht, eine zweite Isolierschicht im Durchgangsloch vergraben ist, um einen konvexen Teilbereich auszubilden, und der konvexe Teilbereich die Haftung der Isolierschicht verbessert.
ZUSAMMENFASSUNG
In einer herkömmlichen Halbleitervorrichtung bestand insofern ein Problem, als ein Halbleiterelement aufgrund einer durch einen Temperaturzyklus hervorgerufenen Beanspruchung bzw. Spannung von einem Versiegelungsharz Spannung aufnimmt, ein Schutzfilm auf einer Oberfläche des Halbleiterelements abgelöst wird und dessen Betriebssicherheit bzw. Zuverlässigkeit reduziert wird. In der Halbleitervorrichtung mit einer in der offengelegten japanischen Patentanmeldung 2001-274177 offenbarten Struktur wird die auf das Halbleiterelement angewandte Spannung weiter erhöht, so dass die Wahrscheinlichkeit, dass der Schutzfilm abgelöst wird, als hoch erachtet wird. Falls die Ablösung des Schutzfilms beispielsweise bis zu einem Bereich fortschreitet, der die Gate-Verdrahtung innerhalb des Anschlussbereichs bedeckt, kann die Gate-Verdrahtung unterbrochen werden, was letztendlich zu einem charakteristischen Defekt führen kann. Insbesondere in einer Halbleitervorrichtung, auf der ein SiC-Halbleiterelement montiert ist, ist der Elastizitätsmodul von SiC höher als derjenige von Si; daher nimmt die auf den Schutzfilm ausgeübte Spannung zu, und es ist wahrscheinlicher, dass die Ablösung fortschreitet. Selbst wenn die in WO 2013/137177 offenbarte Konfiguration, die die Haftung der Isolierschicht verbessert, übernommen wird, besteht, falls die Ablösung nicht vollständig unterdrückt werden kann, ebenfalls eine Wahrscheinlichkeit, dass der Anschlussbereich des SiC-Halbleiterelements mit einem intensiven elektrischen Feld freigelegt wird, aus dem abgelösten Bereich eine elektrische Entladung auftritt und die Durchbruchspannung reduziert wird.
Bereitgestellt wird eine Halbleitervorrichtung, in der verhindert wird, dass sich ein Schutzfilm auf einer Oberfläche eines Halbleiterelements ablöst, selbst wenn das Halbleiterelement aufgrund einer durch einen Temperaturzyklus hervorgerufenen Spannung von einem Versiegelungsharz eine Spannung aufnimmt.
Gemäß der vorliegenden Erfindung umfasst eine Halbleitervorrichtung ein Substrat, ein Halbleiterelement, das an das Substrat gebondet ist, und ein Versiegelungsharz, das zumindest einen Teil des Substrats und das Halbleiterelement versiegelt, worin das Halbleiterelement einen aktiven Bereich, durch den in einem EIN-Zustand des Halbleiterelements ein Hauptstrom fließt, einen Anschlussbereich, der den aktiven Bereich umgibt, einen Ankerfilm, der auf einem Isolierfilm des Anschlussbereichs vorgesehen ist, und einen Schutzfilm enthält, der zumindest den Anschlussbereich einschließlich des Ankerfilms bedeckt, und der Ankerfilm aus einem vom Isolierfilm verschiedenen Material besteht und eine Vielzahl einzeln vorgesehener Öffnungen aufweist.
Gemäß der Halbleitervorrichtung der vorliegenden Erfindung wird, indem der Ankerfilm auf dem Isolierfilm des Anschlussbereichs des Halbleiterelements vorgesehen wird, selbst wenn das Halbleiterelement aufgrund der durch einen Temperaturzyklus hervorgerufenen Spannung vom Versiegelungsharz die Spannung aufnimmt, der Schutzfilm an den Öffnungen des Ankerfilms eingehakt; daher wird die Spannung vom Versiegelungsharz auf dem Schutzfilm verteilt und als Zugspannung aufgenommen. Infolgedessen kann die Druckspannung bei der Ablösespitze verkleinert werden und wird eine Ablösung des Schutzfilms verhindert.
Diese und andere Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung der vorliegenden Erfindung ersichtlicher werden, wenn sie in Verbindung mit den beiliegenden Zeichnungen vorgenommen wird,
Figurenliste

1 ist eine Querschnittsansicht, die eine Konfiguration einer Halbleitervorrichtung einer Ausführungsform 1 gemäß der vorliegenden Erfindung veranschaulicht;
2 ist eine Draufsicht, die eine Konfiguration eines Halbleiterelements, das auf der Halbleitervorrichtung der Ausführungsform 1 gemäß der vorliegenden Erfindung montiert ist, veranschaulicht;
3 ist eine partielle Schnittansicht, die die Konfiguration des Halbleiterelements veranschaulicht, das auf der Halbleitervorrichtung der Ausführungsform 1 gemäß der vorliegenden Erfindung montiert ist;
4 ist eine partielle Draufsicht, die die Konfiguration des Halbleiterelements veranschaulicht, das auf der Halbleitervorrichtung der Ausführungsform 1 gemäß der vorliegenden Erfindung montiert ist;
5 ist eine partielle Draufsicht, die die Konfiguration des Halbleiterelements veranschaulicht, das auf der Halbleitervorrichtung der Ausführungsform 1 gemäß der vorliegenden Erfindung montiert ist;
6 ist eine partielle Draufsicht, die die Konfiguration des Halbleiterelements veranschaulicht, das auf der Halbleitervorrichtung der Ausführungsform 1 gemäß der vorliegenden Erfindung montiert ist;
7 ist ein Satz von Konturdiagrammen, die ein Simulationsergebnis einer Spannung veranschaulichen, die an einer Grenzfläche zwischen einem Schutzfilm und einem Halbleiterelement erzeugt wird, wenn durch einen Temperaturzyklus Spannung angewendet wird;
8 ist ein Satz von Konturdiagrammen, die ein Simulationsergebnis einer Spannung veranschaulichen, die an einer Grenzfläche zwischen einem Schutzfilm und einem Halbleiterelement erzeugt wird, wenn durch einen Temperaturzyklus Spannung angewendet wird; und
9 ist ein Satz von Konturdiagrammen, die ein Simulationsergebnis einer Spannung veranschaulichen, die an einer Grenzfläche zwischen einem Schutzfilm und einem Halbleiterelement erzeugt wird, wenn durch einen Temperaturzyklus eine Spannung angewendet wird.

BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
<Einführung>
In der folgenden Beschreibung ist ein „aktiver Bereich“ ein Bereich, wo in einem EIN-Zustand eines Halbleiterelements ein Hauptstrom fließt. Im Folgenden ist „außerhalb“ eine Richtung in Richtung der äußeren Peripherie des Halbleiterelements und ist „innerhalb“ eine „außerhalb“ entgegengesetzte Richtung. Obgleich in der folgenden Beschreibung in Bezug auf den Leitfähigkeitstyp von Störstellen ein n-Typ im Allgemeinen als „erster Leitfähigkeitstyp“ definiert ist und ein p-Typ, der ein einem n-Typ entgegengesetzter Leitfähigkeitstyp ist, im Allgemeinen als „zweiter Leitfähigkeitstyp“ definiert ist, kann ferner die umgekehrte, dazu entgegengesetzte Definition übernommen werden.
Die Zeichnungen sind schematisch veranschaulicht, und die Korrelation zwischen der Größe und der Position der Darstellung, die in jeder der verschiedenen Zeichnungen veranschaulicht ist, ist nicht notwendigerweise genau gezeichnet und kann wie jeweils anwendbar geändert werden. In der folgenden Beschreibung sind ähnliche Komponenten mit den gleichen Bezugsziffern bezeichnet und haben die gleichen Bezeichnungen und Funktionen. Dementsprechend können deren detaillierte Beschreibungen weggelassen werden. Ferner stehen in der Beschreibung die Begriffe „auf“ und „bedecken“ nicht dem Vorhandensein von Inklusionen zwischen den Komponenten entgegen. Beispielsweise können die Ausdrücke „auf A vorgesehenes B“ und „A bedeckt B“ sowohl angeben, dass eine andere Komponente C zwischen A und B vorgesehen ist, als auch, dass eine andere Komponente C nicht zwischen A und B vorgesehen ist. Auch wenn in der im Folgenden beschriebenen Beschreibung Begriffe verwendet werden, die spezifische Positionen und Richtungen angeben, wie etwa „auf‟ „niedrig“, „seitlich“, „unten“, „vorn“ oder „hinten“, werden diese Begriffe der Zweckmäßigkeit halber verwendet, um ein Verständnis der Inhalte der Ausführungsform zu erleichtern, und haben keinen Bezug zur Richtung in einer tatsächlichen Ausgestaltung.
Der Begriff „MOS“ wurde in der Vergangenheit für eine Metall-Oxid-Halbleiter-Übergangsstruktur verwendet und ist das Akronym von Metall-Oxid-Halbleiter (engl.: Metal-Oxide-Semiconductor). Insbesondere in einem Feldeffekttransistor mit einer MOS-Struktur (worauf im Folgenden einfach als „MOS-Transistor“ verwiesen wird) wurden jedoch unter dem Gesichtspunkt der jüngsten Integration und Verbesserung in einem Herstellungsprozess Materialien eines Gate-Isolierfilms und einer Gateelektrode verbessert.
Beispielsweise wurde in einem MOS-Transistor anstelle von Metall als Material für eine Gateelektrode unter dem Gesichtspunkt, eine Source und einen Drain selbstjustierend auszubilden, vorwiegend polykristallines Silizium verwendet. Obgleich unter dem Gesichtspunkt einer Verbesserung elektrischer Charakteristiken ein Material mit einer hohen Dielektrizitätskonstante als Material des Gate-Isolierfilms verwendet wird, ist das Material nicht notwendigerweise auf ein Oxid beschränkt.
Daher ist der Begriff „MOS“ nicht notwendigerweise auf die Metall-Oxid-Halbleiter-Laminierungsstruktur allein beschränkt und unterstellt die vorliegende Patentbeschreibung keine derartige Beschränkung. Das heißt, im Hinblick auf das allgemeine technische Fachwissen hat hier „MOS“ eine Bedeutung nicht nur als von seinem Wortursprung abgeleitete Abkürzung, sondern schließt in einem weiten Sinn auch eine Leiter-Isolator-Halbleiter-Laminierungsstruktur ein.
<Ausführungsform 1>
<Vorrichtungskonfiguration>
1 ist eine Querschnittsansicht, die eine Konfiguration einer Halbleitervorrichtung gemäß einer Ausführungsform 1 veranschaulicht, und 2 ist eine Draufsicht, die eine Konfiguration von Halbleiterelementen 11 veranschaulicht, die auf der Halbleitervorrichtung 1 montiert sind.
Wie in 1 veranschaulicht ist, enthält die Halbleitervorrichtung 1 eine Vielzahl von Halbleiterelementen 11, die über ein Bondingmaterial 31 wie etwa ein Lötmetallmaterial auf eine Hauptoberfläche (obere Oberfläche) eines leitfähigen Substrats 21 gebondet sind. In einem Halbleiterelement 11 ist der Leiterrahmen 22 über ein Bondingmaterial 32 wie etwa ein Lötmetall an die obere Oberfläche gebondet, die der mit dem Bondingmaterial 31 gebondeten unteren Oberfläche entgegengesetzt ist. Der Leiterrahmen 22 ist mit einer (nicht dargestellten) Sourceelektrode auf der oberen Oberfläche der Halbleiterelemente 11 elektrisch verbunden, und ein Ende des Leiterrahmens 22 ragt aus der Halbleitervorrichtung 1 hervor.
Ein Ende eines externen Anschlusses 23 ist mit einem Randteilbereich der oberen Oberfläche des leitfähigen Substrats 21 verbunden, und das andere Ende des externen Anschlusses 23 ragt aus der Halbleitervorrichtung 1 vor. Der externe Anschluss 23 ist mit einer (nicht dargestellten) Drainelektrode auf der unteren Oberfläche der Halbleiterelemente 11 elektrisch verbunden.
Ein Ende eines Drahts WR ist durch Draht-Bonding mit der oberen Oberfläche eines Halbleiterelements 11 verbunden, und das andere Ende des Drahts WR ist mittels Draht-Bonding mit einem Ende des Steuerungsanschlusses 24 verbunden. Das andere Ende des Steuerungsanschlusses 24 ragt aus der Halbleitervorrichtung 1 vor. Der Draht WR ist mit einem Gate-Pad 11d (2) des Halbleiterelements 11 verbunden, und ein Steuerungssignal wird über den Steuerungsanschluss 24 von außerhalb der Halbleitervorrichtung 1 eingespeist.
Zumindest ein Teilbereich von jedem des Leiterrahmens 22, des externen Anschlusses 23 und des Steuerungsanschlusses 24, der Draht WR, das leitfähige Substrat 21 und das Halbleiterelement 11 sind mit einem Versiegelungsharz 41 versiegelt, und das andere Ende von jedem des Leiterrahmens 22, des externen Anschlusses 23 und des Steuerungsanschlusses 24 ragt aus dem Versiegelungsharz 41 vor. Die untere Oberfläche des leitfähigen Substrats 21 ist nicht mit dem Versiegelungsharz 41 bedeckt und nach außen freigelegt. Man beachte, dass die in 1 veranschaulichte Konfiguration der Halbleitervorrichtung 1 ein Beispiel ist und die vorliegende Erfindung nicht auf diese Konfiguration beschränkt ist.
Wie in 2 veranschaulicht ist, hat das Halbleiterelement 11 eine viereckige äußere Form, und dessen zentraler Teilbereich ist ein aktiver Bereich AR. Der aktive Bereich AR in Draufsicht ist ein Viereck mit vier Ecken mit einer Krümmung, und der zentrale Teil einer Seite davon hat eine nach innen konkave viereckige Form, und ein Gate-Pad 11d ist so ausgebildet, dass das Gate-Pad 11 in einen konkaven Teilbereich innerhalb des aktiven Bereichs AR eindringt. Auf dem aktiven Bereich AR ist eine Sourceelektrode 11c mit im Wesentlichen der gleichen Form und Größe wie der aktive Bereich AR vorgesehen.
Ferner ist eine mit einer Seite des Gate-Pad 11d verbundene Gate-Verdrahtung 11b entlang der äußeren Peripherie des aktiven Bereichs AR vorgesehen; das heißt der aktive Bereich AR ist von der Gate-Verdrahtung 11b umgeben. Die Anordnung und die Formen des aktiven Bereichs AR, der Sourceelektrode 11c und des Gate-Pad 11d in Draufsicht sind nicht auf die obigen beschränkt.
Ein Ankerfilm 13 ist auf der weiter äußeren peripheren Seite der Gate-Verdrahtung 11b entlang der Gate-Verdrahtung 11b vorgesehen. Ein Bereich vom äußeren Rand der Gate-Verdrahtung 11b bis zum äußeren Rand des Halbleiterelements 11 einschließlich des Ankerfilms 13 ist als Anschlussbereich 11a definiert.
3 ist eine Querschnittsansicht eines Bereichs, der durch eine Linie A-A mit den Pfeilen in 2 angegeben ist, und 4 ist eine partielle Draufsicht eines 3 entsprechenden Bereichs.
Wie in 3 veranschaulicht ist, ist im Anschlussbereich 11a der Ankerfilm 13 auf einem Zwischenschicht-Isolierfilm 12 vorgesehen und ist ein Schutzfilm 14 ausgebildet, der den Zwischenschicht-Isolierfilm 12 und die Gate-Verdrahtung 11b bedeckt und zumindest einen Teilbereich der Sourceelektrode 11c bedeckt. Der Schutzfilm 14 besteht aus einem Material, das von demjenigen des Zwischenschicht-Isolierfilms 12 verschieden ist. Obgleich nicht veranschaulicht kann im Anschlussbereich ein Störstellenbereich zum Aufrechterhalten einer Durchbruchspannung vorgesehen sein.
Das Halbleiterelement 11 ist ein SiC-Halbleiterelement (Siliziumcarbid-Halbleiterelement), das aus Siliziumcarbid (SiC) besteht, und enthält eine Halbleiterschicht, die auf einem SiC-Wafer, der ein Halbleitersubstrat ist, epitaktisch aufgewachsen wurde, wobei, nachdem eine Vielzahl von Halbleiterelementstrukturen auf dem SiC-Wafer durch verschiedene Wafer-Prozesse ausgebildet ist, der Ankerfilm 13 im Anschlussbereich 11a jeder Halbleiterelementstruktur ausgebildet wird und der Anschlussbereich 11a mit dem Schutzfilm 14 bedeckt wird. Danach wird der SiC-Wafer auf eine Dicke von etwa 100 µm poliert und wird entlang einer Zerteilungslinie eine Vielzahl von Halbleiterelementstrukturen durch beispielsweise ein Zerteilungsverfahren oder dergleichen in individuelle Stücke geschnitten, so dass das Halbleiterelement 11 erhalten wird.
Obgleich eine Veranschaulichung und Beschreibung der Halbleiterelementstruktur des Halbleiterelements 11 weggelassen ist, wird in der Ausführungsform 1 unterstellt, dass es sich um einen MOS-Transistor handelt. Jedoch ist das Halbleiterelement 11 nicht auf einen MOS-Transistor beschränkt, und ein Bipolartransistor mit isoliertem Gate (IGBT), ein pn-Übergangsdiode, eine Schottky-Diode oder dergleichen kann übernommen werden.
Der Schutzfilm 14 besteht als Hauptmaterial aus beispielsweise Polyimid oder Polyamid. Der Schutzfilm 14 wird in einer gewünschten Struktur durch einen Fotolithografieprozess nach Aufbringen einer Precursor-Lösung für den Schutzfilm 14 auf den SiC-Wafer mittels eines Schleuderbeschichtungsverfahrens in einem Wafer-Prozess ausgebildet. Als diese Struktur werden beispielsweise Öffnungen über der Sourceelektrode 11c und dem Gate-Pad 11d des MOS-Transistors ausgebildet, und der übrige Bereich, das heißt der Bereich, der den Bereich, wo der Anschlussbereich 11a und die Gate-Verdrahtung 11b ausgebildet sind, umgibt, wird mit dem Schutzfilm 14 bedeckt.
Genauer gesagt kann, wenn ein Halbleiter-Wafer unter Verwendung eines scheibenförmigen Messerschleifsteins zerteilt wird, während eines Zerteilens eine Absplitterung oder dergleichen auftreten, falls die Zerteilungslinie mit dem Schutzfilm 14 bedeckt ist, und kann die Ausbeute verringert werden. Daher ist die äußere Endoberfläche des Schutzfilms 14 vorzugsweise so vorgesehen, dass sie an einer von der Zerteilungslinie nach innen zurückgezogenen Position gelegen ist, um zur Zeit der Zerteilung nicht mit dem Messerschleifstein in Kontakt zu kommen, und ist eine Struktur, die auch eine Öffnung oberhalb der Zerteilungslinie aufweist. Wie in 3 veranschaulicht ist, ist daher die äußere Endoberfläche des Schutzfilms 14 an einer von der Endoberfläche des Halbleiterelements 11 zurückgezogenen Position gelegen. Der Rückzugsabstand variiert je nach den Zerteilungsbedingungen wie etwa der Messer- bzw. Klingenbreite des Schleifmessers, die zum Beispiel 20 bis 100 µm beträgt.
Der Zwischenschicht-Isolierfilm 12 besteht beispielsweise aus Siliziumoxid als Hauptmaterial und kann mittels eines thermischen Oxidationsverfahrens oder eines Verfahrens zur Abscheidung eines Tetraethoxysilan-(TEOS-)Oxidfilms unter Verwendung von TEOS mit einer beliebigen Dicke gebildet werden.
Der Anschlussbereich 11a des Halbleiterelements 11 ist auch ein eine Durchbruchspannung haltender Bereich zum Aufrechterhalten einer Durchbruchspannung und wird ein hohes elektrisches Feld; daher werden die Dicke und die Ausbildungsfläche des Zwischenschicht-Isolierfilms 12, der den Anschlussbereich 11a bedeckt, so eingerichtet, dass zumindest der Anschlussbereich 11a nicht freigelegt ist. Die Dicke des Zwischenschicht-Isolierfilms 12 wird so eingestellt, dass durch ein hohes elektrisches Feld kein Leckstrom erzeugt wird und die Durchbruchspannung nicht reduziert wird.
Der Ankerfilm 13 besteht aus beispielsweise Siliziumnitrid als Hauptmaterial. Wie in 2 veranschaulicht ist, ist der Ankerfilm 13 entlang dem Anschlussbereich 11a in Draufsicht vorgesehen und hat eine Schleifenform. Außerdem ist, wie in 4 veranschaulicht ist, der ganze Ankerfilm 13 mit einer Vielzahl an Öffnungen 13a einzeln versehen.
Der Ankerfilm 13 ist in einer Schleifenform außerhalb der Gate-Verdrahtung 11b so ausgebildet, dass er die Gate-Verdrahtung 11b und den aktiven Bereich AR umgibt; daher wird verhindert, dass die Ablösung des Schutzfilms 14 fortschreitet und die Gate-Verdrahtung 11b und den aktiven Bereich AR erreicht.
Der Ankerfilm 13 wird gebildet, indem auf dem gesamten SiC-Wafer mittels eines chemischen Gasphasenabscheidungsverfahrens (CVD-Verfahrens) in einem Wafer-Prozess ein Siliziumnitrid-Film ausgebildet wird, wobei dann durch einen Fotolithografiefilm ein Resistfilm auf dem Siliziumnitrid-Film ausgebildet wird, der Resistfilm in einer Schleifenform entlang dem Anschlussbereich 11a zurückbleibt und zur gleichen Zeit der Resistfilm so strukturiert wird, dass eine Vielzahl von Öffnungen 13a einzeln ausgebildet wird. Danach wird eine gewünschte Struktur erhalten, indem der Siliziumnitrid-Film unter Verwendung des strukturierten Resistfilms als Ätzmaske geätzt wird.
Der Zwischenschicht-Isolierfilm 12 besteht hieraus Siliziumoxid, und der Ankerfilm 13 besteht aus Siliziumnitrid; daher kann eine Ätzselektivität erhalten werden. Dementsprechend kann eine Entfernung des Zwischenschicht-Isolierfilms 12 während des Strukturierungsprozesses des Ankerfilms 13 unterdrückt werden.
Die Form der Öffnung 13a des Ankerfilms 13 in Draufsicht, die in 4 veranschaulicht ist, ist eine Kreisform, und das minimale Intervall zwischen den Öffnungen 13a ist auf 5 µm oder mehr und 20 µm oder weniger eingestellt.
Indem man die Form der Öffnung 13a in Draufsicht als Kreisform ausbildet, ist es möglich, die Zugspannung, die erzeugt wird, wenn der abgelöste Schutzfilm 14 an den Öffnungen 13a eingehakt wird, gleichmäßig aufzunehmen.
Ferner ist die Form der Öffnung 13a in Draufsicht nicht auf eine Kreisform beschränkt und kann beispielsweise eine Form wie in 5 veranschaulicht nahe einem Halbkreis (Halbkreisform) sein, oder die Form kann wie in 6 veranschaulicht eine Form nahe einer Sichel (Sichelform) sein. Die Seite einer Innenseite (auf der Seite, wo der aktive Bereich AR und die Gate-Verdrahtung 11b ausgebildet sind) kann eine Kreisbogenform sein, und das minimale Intervall zwischen den Öffnungen 13a kann 5 µm oder mehr und 20 µm oder weniger betragen.
Die Anzahl der Öffnungen 13a pro Einheitsfläche kann erhöht werden, indem man ihnen eine Halbkreis- oder Sichelform gibt, und der Ankereffekt des Schutzfilms 14 kann durch Vorsehen der Öffnungen 13a gesteigert werden. Der Ankereffekt ist ein Effekt, um einen Widerstand gegen die horizontale Spannung mit der Elastizität des Schutzfilms 14 aufgrund der Unebenheit der Oberfläche, der an den Öffnungen 13a eingehakt wird, zu erhalten.
<Herstellungsverfahren>
Um das Halbleiterelement 11 mit solch einer Konfiguration auf der Halbleitervorrichtung 1 wie in 1 veranschaulicht zu montieren, wird, wenn das Halbleiterelement 11 ein MOS-Transistor ist, die Drainelektrode, die als die untere Oberfläche dient, an das leitfähige Substrat 21 gebondet, indem ein Bondingmaterial 31 wie etwa ein Lötmetallmaterial, das aus Zinn als Hauptmaterial besteht, und ein Sintermaterial, das aus Silber und Kupfer als Hauptmaterial besteht, verwendet wird.
Das leitfähige Substrat 21 ist ein Substrat, in welchem ein (nicht dargestelltes) Isoliersubstrat auf einer (nicht dargestellten) Wärmespreizeinrichtung montiert ist, die aus einem Material mit guter Wärmeleitfähigkeit wie Kupfer geschaffen ist, und eine Schaltungsstruktur auf der oberen Oberfläche des Isoliersubstrats ausgebildet ist. Die Drainelektrode des Halbleiterelements 11 ist mit dem Bondingmaterial 31 mit der Schaltungsstruktur thermisch und elektrisch verbunden.
Die als die obere Oberfläche des Halbleiterelements 11 dienende Sourceelektrode 11c wird an den aus Kupfer als Hauptmaterial geschaffenen Leiterrahmen 22 gebondet, indem ein Bondingmaterial 32 wie etwa ein Lötmetallmaterial, das aus Zinn als Hauptmaterial besteht, und ein Sintermaterial, das aus Silber und Kupfer als Hauptmaterial besteht, verwendet wird. Die Sourceelektrode 11c kann so konfiguriert werden, dass ein Draht, der aus Aluminium oder Kupfer als Hauptmaterial geschaffen ist und einen Durchmesser von Hunderten von Mikrometern aufweist, mittels Draht-Bonding oder dergleichen mechanisch gebondet wird und das andere Ende des Drahtes mit einem externen Anschluss verbunden wird.
Nachdem die Montage des Halbleiterelements 11 auf der Leiterplatte 21 abgeschlossen ist, wird zum Beispiel ein halbfertiges Produkt montiert, in welchem das leitfähige Substrat 21 und das Halbleiterelement 11, an das der Leiterrahmen 22 gebondet ist, auf einer Form montiert sind, und, nachdem das Formharz in die Form unter Druck eingespritzt wurde, wird das Versiegelungsharz 41 mittels einer Spritzguss-Versiegelungstechnik einhergehend mit einem Erhitzen geformt, wodurch die Halbleitervorrichtung 1 fertiggestellt wird.
Eine Verwendung eines Epoxidharzes für das Versiegelungsharz 41 verbessert die Zuverlässigkeit wie etwa die Feuchtigkeitsbeständigkeit und Widerstandsfähigkeit gegen Temperaturzyklen verglichen mit dem Fall, in dem für das Versiegelungsmaterial ein Gel verwendet wird.
Wenn ein thermohärtendes Harz als das Versiegelungsharz 41 verwendet wird, nimmt das Halbleiterelement 11 die Spannung vom Versiegelungsharz 41 auf, und Spannung wird auf dem Halbleiterelement 11 erzeugt, wenn die Halbleitervorrichtung 1 die Spannung aufgrund eines Temperaturzyklus aufnimmt, und es ist wahrscheinlich, dass der Schutzfilm 14 auf der Oberfläche des Halbleiterelements 11 abgelöst wird.
Daher werden die Ergebnisse einer Spannungssimulation der Spannung, die an der Grenzfläche zwischen dem Schutzfilm 14 und dem Halbleiterelement 11 erzeugt wird, wenn die Halbleitervorrichtung 1 aufgrund des Temperaturzyklus einer Spannung ausgesetzt wird, unter Bezugnahme auf die Sätze von Spannungskonturdiagrammen beschrieben, die in 7 bis 9 veranschaulicht sind.
7 ist ein Satz von Spannungskonturdiagrammen, die ein Ergebnis einer Spannungssimulation des Halbleiterelements 111 ohne Ankerfilm 13 auf der äußeren peripheren Seite der Gate-Verdrahtung 11b veranschaulichen.
In 7 beginnt die Ablösung des Schutzfilms 14 vom Ende des Halbleiterelements 111 aus als deren Ausgangspunkt, und die Änderung in der Position der Ablösespitze 14E, wenn die Ablösung nach innen (auf der Seite der Sourceelektrode 11c) fortschreitet, ist von oben der Reihe nach veranschaulicht.
Im obersten Spannungskonturdiagramm von 7 treten Zugspannungsspitzen an den Enden des Halbleiterelements 111 und des Schutzfilms 14 auf, und eine Spitze einer Druckspannung tritt an der Ablösespitze 14E auf. Man beachte, dass in 7 bis 9 die Spannung umso höher ist, je dunkler die Farbe ist.
Wie im zweiten Spannungskonturdiagramm von oben veranschaulicht ist, bewegt sich, wenn die Spannung weiter zunimmt, die Ablösespitze 14E nach innen, und der Ablösebereich 140 dehnt sich aus. Das Gleiche gilt auch in den dritten, vierten und fünften Spannungskonturdiagrammen von oben: man kann verstehen, dass sich die Ablösespitze 14E nach innen bewegt und sich der Ablösebereich 140 ausdehnt.
Außerdem kann man, wie in 7 veranschaulicht ist, verstehen, dass der Bereich der Spitze der Zugspannung am Ausgangspunkt der Ablösung der Enden des Halbleiterelements 111 und des Schutzfilms 14 mit dem Fortgang der Ablösung zunimmt.
Im Halbleiterelement 111 ändert sich, wenn die Ablösung auf dem Anschlussbereich 11a nach innen fortschreitet, der Spitzenwert der Druckspannung an der Ablösespitze 14E nicht und wird bei einem hohen Wert gehalten. Das heißt, dies zeigt an, dass, wenn die Ablösung des Schutzfilms 14 einmal aufgetreten ist, der Fortgang der Ablösung des Schutzfilms 14 nicht unterdrückt werden kann. Wenn die Ablösung des Schutzfilms 14 weiter nach innen fortschreitet und zum Beispiel die Gate-Verdrahtung 11b erreicht, treten ein Kurzschluss zwischen der Gateelektrode und der Sourceelektrode und eine Abnahme der Zündspannung zwischen der Gateelektrode und der Drainelektrode auf, und die Zuverlässigkeit bzw. Betriebssicherheit der Halbleitervorrichtung nimmt ab.
8 ist ein Satz von Spannungskonturdiagrammen, die ein Ergebnis einer Spannungssimulation des Halbleiterelements 11 mit dem Ankerfilm 13 auf der äußeren peripheren Seite der Gate-Verdrahtung 11b veranschaulichen, und gibt das Ergebnis einer Spannungssimulation in dem Fall an, in dem das Intervall zwischen den Öffnungen 13a des Ankerfilms 13 10 µm beträgt.
Auch in 8 beginnt, wie auch in 7, die Ablösung des Schutzfilms 14 vom Ende des Halbleiterelements 11 aus als deren Ausgangspunkt, und die Änderung der Position der Ablösespitze 14E, wenn die Ablösung nach innen (auf der Seite der Sourceelektrode 11c) fortschreitet, ist von oben der Reihe nach veranschaulicht.
Im obersten Spannungskonturdiagramm von 8 treten Spitzen einer Zugspannung an den Enden des Halbleiterelements 11 und des Schutzfilms 14 auf, und eine Spitze einer Druckspannung tritt an der Ablösespitze 14E auf.
Wie im zweiten Spannungskonturdiagramm von oben veranschaulicht ist, bewegt sich, wenn die Spannung weiter zunimmt, die Ablösespitze 14E nach innen, und der Ablösebereich 140 dehnt sich aus. Dies gilt gleichermaßen in den dritten, vierten und fünften Spannungskonturdiagrammen von oben; obgleich es insofern, als sich die Ablösespitze 14E nach innen bewegt und sich der Ablösebereich 140 ausdehnt, wenn die Ablösung nach innen auf dem Anschlussbereich 11a fortschreitet, das Gleiche wie beim Halbleiterelement 111 ist, kann man verstehen, dass der Schutzfilm 14 auf dem Ankerfilm 13 im Ablösebereich 140 außerhalb der Ablösespitze 14E eingehakt wird und die Zugspannung im Ablösebereich 140 verteilt wird.
Das heißt, in den Spannungskonturdiagrammen der zweiten und darunterliegenden von oben gibt es eine Vielzahl an Spitzenpunkten der Zugspannung im Ablösebereich 140, und in diesen Teilbereichen ist der Schutzfilm 14 an den Öffnungen 13a des Ankerfilms 13 eingehakt; daher wird die Spannung vom Versiegelungsharz 41 auf dem Schutzfilm 14 verteilt und als Zugspannung aufgenommen. Infolgedessen kann die Spitze der Druckspannung an der Ablösespitze 14E kleiner als diejenige des Halbleiterelements 111 eingerichtet werden. Dies versteht man auch aus der Tatsache, dass verglichen mit 7, selbst wenn die Ablösung fortschreitet, der Bereich der Spitze der Zugspannung am Ausgangspunkt der Ablösung an den Enden des Halbleiterelements 11 und des Schutzfilms 14 nicht groß wird.
Falls die Spitze der Druckspannung an der Ablösespitze 14E abnimmt, kann der Fortgang der Ablösung unterdrückt werden, und, falls der Fortgang einer Ablösung unterdrückt werden kann, wird die Geschwindigkeit, mit der eine Ablösung weiter nach innen fortschreitet, reduziert und kann die längere Lebensdauer der Halbleitervorrichtung 1 kann realisiert werden.
Selbst wenn die Ablösung des Schutzfilms 14 von der ganz außen gelegenen Peripherie des Halbleiterelements 11 aus auftritt und teilweise über den Anschlussbereich 11a fortschreitet, wird auch der Zustand, in welchem die Siliziumcarbidschicht im Anschlussbereich 11a mit dem Zwischenschicht-Isolierfilm 12 bedeckt ist, aufrechterhalten, da die Öffnungen 13a des Ankerfilms 13 den Zwischenschicht-Isolierfilm 12 nicht durchdringen und nur im Ankerfilm 13 vorhanden sind. Daher tritt kein Phänomen einer Verschlechterung wie etwa ein Auftreten einer Entladung im Anschlussbereich 11a auf und kann eine Abnahme der Durchbruchspannung des Halbleiterelements 11 unterdrückt werden.
9 ist ein Satz von Spannungskonturdiagrammen, die ein Ergebnis einer Spannungssimulation des Halbleiterelements 11 mit dem Ankerfilm 13 auf der äußeren peripheren Seite der Gate-Verdrahtung 11b veranschaulichen, und gibt das Ergebnis einer Spannungssimulation in dem Fall an, in dem das Intervall zwischen den Öffnungen 13a des Ankerfilms 13 50 µm beträgt.
Auch in 9 beginnt, wie auch in 8, die Ablösung des Schutzfilms 14 vom Ende des Halbleiterelements 11 aus als deren Ausgangspunkt, und die Änderung der Position der Ablösespitze 14E, wenn die Ablösung nach innen (auf der Seite der Sourceelektrode 11c) fortschreitet, ist von oben der Reihe nach veranschaulicht.
Im obersten Spannungskonturdiagramm von 9 ist in dem Sinne, dass Zugspannungsspitzen an den Enden des Halbleiterelements 11 und des Schutzfilms 14 auftreten und eine Druckspannungsspitze an der Ablösespitze 14E auftritt, es das Gleiche wie in 8. Wie man aus den Spannungskonturdiagrammen der zweiten und darunterliegenden von oben ersehen kann, wird jedoch die Druckspannung der Ablösespitze 14E nicht verteilt und auf dem Ankerfilm 13 aufgenommen, da weniger einhakende Teilbereiche des Schutzfilms 14 auf den Öffnungen 13a im Ablösebereich 140 außerhalb der Ablösespitze 14E vorhanden sind. Dies ist vermutlich der Fall, da die Erstreckung des Schutzfilms 14 an sich verhindert, dass die an der Ablösespitze 14E erzeugte Druckspannung mit dem Einhaken an den Öffnungen 13a des Ankerfilms 13 ausreichend gehalten wird.
Dementsprechend ist eine Auslegung der Intervalle zwischen den Öffnungen 13a des Ankerfilms 13 gemäß dem Elastizitätsmodul und der Streckgrenze des Schutzfilms 14 erforderlich. Wenn der Schutzfilm 14 aus Polyimid gebildet ist, beträgt das Intervall zwischen den Öffnungen 13a unter Berücksichtigung einer Änderung der Strukturabmessungen wie etwa einer Schrumpfung nach einem Backen des Polyimids vorzugsweise 5 µm oder mehr und 20 µm oder weniger. Dadurch können sowohl der Effekt einer Spannungsreduzierung als auch eine Strukturgenauigkeit erzielt werden.
Beispielsweise ist der Zwischenschicht-Isolierfilm 12 aus Siliziumoxid gebildet, ist der Ankerfilm 13 aus Siliziumnitrid gebildet und ist der Schutzfilm 14 aus Polyimid gebildet, so dass der Zwischenschicht-Isolierfilm 12 und der Ankerfilm 13 als Materialien härter als der Schutzfilm 14 ausgebildet sind. Dies stellt sicher, dass, wenn die Ablösung des Schutzfilms 14 auftritt, die Spannung durch die Verformung des Schutzfilms 14 verteilt wird und dementsprechend die Ablösung des Ankerfilms 13 und die Rissbildung des Zwischenschicht-Isolierfilms 12 verhindert werden können. Ferner wird eine Ausbildung durch einen herkömmlichen Wafer-Prozess mit den obigen Materialien, die für jeden der Filme verwendet werden, ohne Weiteres durchgeführt; daher kann eine Zunahme der Herstellungskosten unterdrückt werden.
Indem man die Form der Seite einer Innenseite (auf der Seite, wo der aktive Bereich AR und die Gate-Verdrahtung 11b ausgebildet sind) der Öffnung 13a des Ankerfilms 13 kreisförmig macht, kann die Zugspannung, die erzeugt wird, wenn der abgelöste Schutzfilm 14 darauf eingehakt wird, verteilt werden und wird die Ablösung des Schutzfilms 13 verhindert.
Darüber hinaus kann, indem man die Öffnungen 13a einzeln anordnet, die Druckspannung in einer Ebene innerhalb der Ebene des Anschlussbereichs 11a verteilt werden, wenn die Ablösung des Schutzfilms 14 stattfindet, und kann verhindert werden, dass eine lokale Ablösung fortschreitet.
In der Halbleitervorrichtung 1 der Ausführungsform 1, die oben beschrieben wurde, kann, obgleich das Halbleiterelement 11 ein SiC-Halbleiterelement ist, ein aus Silizium bestehendes Si-Halbleiterelement übernommen werden.
SiC hat eine etwa 10-mal höhere dielektrische Durchschlagsfestigkeit als diejenige von Si, und die Dicke der Halbleiterschicht kann auf etwa 1/10 derjenigen von Si reduziert werden; daher kann die SiC-Halbleitervorrichtung eine niedrige Einschaltspannung erreichen und kann sogar bei hohen Temperaturen arbeiten. Dementsprechend kann die SiC-Halbleitervorrichtung kleiner und effizienter als die Si-Halbleitervorrichtung gemacht werden.
Ferner ist das Halbleiterelement 11 nicht darauf beschränkt, auf der Halbleitervorrichtung 1 mit der in 1 veranschaulichten Konfiguration montiert zu werden, sondern kann auf einer Halbleitervorrichtung montiert werden, in der das Halbleiterelement mit Harz versiegelt ist. Somit kann der gleiche Effekt wie der oben beschriebene Effekt erhalten werden.
Es ist besonders zu erwähnen, dass die Ausführungsform der vorliegenden Erfindung geeignet modifiziert oder weggelassen werden kann, ohne vom Umfang der Erfindung abzuweichen.
Obgleich die Erfindung im Detail dargestellt und beschrieben wurde, ist die vorhergehende Beschreibung in allen Aspekten veranschaulichend und nicht einschränkend. Es versteht sich daher, dass zahlreiche Modifikationen und Variationen konzipiert werden können, ohne vom Umfang der Erfindung abzuweichen.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

JP 2004165406 [0002]
JP 2001 [0002]
JP 274177 [0002]
WO 2013/137177 [0002, 0003]

Claims

Halbleitervorrichtung, aufweisend: ein Substrat (21); ein Halbleiterelement (11), das an das Substrat gebondet ist; und ein Versiegelungsharz (41), das zumindest einen Teil des Substrats und das Halbleiterelement versiegelt, wobei das Halbleiterelement einen aktiven Bereich (AR), durch den in einem EIN-Zustand des Halbleiterelements ein Hauptstrom fließt, einen Anschlussbereich (11a), der den aktiven Bereich umgibt, einen Ankerfilm (13), der auf einem Isolierfilm (12) des Anschlussbereichs vorgesehen ist, und einen Schutzfilm (14) umfasst, der zumindest den Anschlussbereich einschließlich des Ankerfilms bedeckt, und der Ankerfilm aus einem vom Isolierfilm verschiedenen Material besteht und eine Vielzahl einzeln vorgesehener Öffnungen (13a) aufweist.
Halbleitervorrichtung nach Anspruch 1, wobei der Ankerfilm in Draufsicht entlang dem Anschlussbereich vorgesehen ist und eine Schleifenform hat.
Halbleitervorrichtung nach Anspruch 1, wobei die Vielzahl an Öffnungen eine Form aufweist, in der zumindest eine Seite auf der Seite des aktiven Bereichs in Draufsicht eine Bogenform ist.
Halbleitervorrichtung nach Anspruch 3, wobei die Vielzahl an Öffnungen in Draufsicht eine Kreisform aufweist.
Halbleitervorrichtung nach Anspruch 3, wobei die Vielzahl an Öffnungen in Draufsicht eine Halbkreisform aufweist.
Halbleitervorrichtung nach Anspruch 3, wobei die Vielzahl an Öffnungen in Draufsicht eine Sichelform aufweist.
Halbleitervorrichtung nach Anspruch 1, wobei ein minimales Intervall zwischen den Öffnungen 5 µm oder mehr und 20 µm oder weniger beträgt.
Halbleitervorrichtung nach Anspruch 1, wobei das Halbleiterelement ein Siliziumcarbid-Halbleiterelement ist.
Halbleitervorrichtung nach Anspruch 1, wobei der Schutzfilm ein Film ist, der aus Polyimid oder Polyamid als Hauptmaterial besteht.
Halbleitervorrichtung nach Anspruch 1, wobei der Ankerfilm ein Film ist, der aus Siliziumnitrid als Hauptmaterial besteht.
Halbleiterelement, aufweisend: einen aktiven Bereich (AR), durch den in einem EIN-Zustand ein Hauptstrom fließt; einen Anschlussbereich (11a), der den aktiven Bereich umgibt; einen Ankerfilm (13), der auf einem Isolierfilm (12) des Anschlussbereichs vorgesehen ist; und einen Schutzfilm (14), der zumindest den Anschlussbereich einschließlich des Ankerfilms bedeckt, wobei der Ankerfilm aus einem vom Isolierfilm verschiedenen Material besteht und eine Vielzahl über den ganzen Film einzeln vorgesehener Öffnungen (13a) aufweist,