JP2004207618A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2004207618A JP2004207618A JP2002377354A JP2002377354A JP2004207618A JP 2004207618 A JP2004207618 A JP 2004207618A JP 2002377354 A JP2002377354 A JP 2002377354A JP 2002377354 A JP2002377354 A JP 2002377354A JP 2004207618 A JP2004207618 A JP 2004207618A
- Authority
- JP
- Japan
- Prior art keywords
- diodes
- semiconductor device
- schottky barrier
- diode
- sic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12032—Schottky diode
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】ダイオードを並列に接続した半導体装置において、オーバースペックとなる高価なダイオードを使用せずに、各ダイオードを流れる電流の不均衡に起因して特定のダイオードが過剰に発熱することを防止可能な半導体装置を提供すること。
【解決手段】ＳｉＣ基板を用いたショットキバリアダイオード１１ａ〜１１ｄを等間隔に実装する。さらに、これらのダイオードを１つの接続子１２、補助接続子１３を介してリード１５に接続する。ＳｉＣのＶＦ特性は、温度に対して正となるので、ショットキバリアダイオード１１ａ〜１１ｄのいずれかに電流が集中した場合でも、このＶＦ特性から電流が均衡するような変化が生じる。また、ＳｉＣ基板を用いた場合、ジャンクション温度が高いので、温度上昇による半導体装置の破壊が起きにくい利点もある。
【選択図】 図１
【解決手段】ＳｉＣ基板を用いたショットキバリアダイオード１１ａ〜１１ｄを等間隔に実装する。さらに、これらのダイオードを１つの接続子１２、補助接続子１３を介してリード１５に接続する。ＳｉＣのＶＦ特性は、温度に対して正となるので、ショットキバリアダイオード１１ａ〜１１ｄのいずれかに電流が集中した場合でも、このＶＦ特性から電流が均衡するような変化が生じる。また、ＳｉＣ基板を用いた場合、ジャンクション温度が高いので、温度上昇による半導体装置の破壊が起きにくい利点もある。
【選択図】 図１
Description
【０００１】
【発明の属する分野】
本発明は、半導体装置に係り、特に並列接続された複数個のショットキバリアダイオードまたはＰＮ接合ダイオードを備えている半導体装置に関するものである。
【０００２】
【従来の技術】
ダイオードを並列に接続した半導体装置については、例えば特許文献１に記載されたもののように、以前から様々な構造が提案されている。図７は、従来技術に係る半導体装置の例を示す側面図である。図７の符号において、１００は半導体装置、１０１ａ〜１０１ｃはダイオード、１０６はリードフレーム、１０７，１０８はリード、１０９は弾性体、１１０は金属板を示している。
【０００３】
半導体装置１００は、複数個のダイオード１０１ａ〜１０１ｃが設けられており、これらをリードフレーム１０６および金属板によって並列に接続したものであり、簡単な構造でダイオードを並列に接続できるようにしている。
【０００４】
ところで、シリコン（以下、Ｓｉとする）からなるダイオードを並列接続した半導体装置において、ダイオード同士のわずかな特性の差などに起因して、それぞれのダイオードを流れる電流に多少の不均衡が生じることがある。Ｓｉは、ＶＦに対して負の温度特性を持っているので、Ｓｉから形成されたダイオードは、電流に起因する発熱によってＶＦが小さくなり、ＶＦが小さくなることによってさらに大きな電流が流れるという性質を持っている。
【０００５】
したがって、他のダイオードより大きな電流が流れているダイオードは、他のダイオードよりも温度上昇が大きくなるので、そのダイオードのＶＦが小さくなる。ＶＦがさらに小さくなると、上述のように、そのダイオードにはさらに大きな電流が流れるので、電流の不均衡が拡大して、ＶＦの小さいダイオードの過剰な発熱を招くことになり、場合によっては熱暴走に至ることも考えられる。
【０００６】
この問題は、Ｓｉの特性によって引き起こされるものであり、半導体装置の構造改善によって防止することは困難である。そこで、このような半導体装置においては、本来必要となる定格電流よりも相当程度高い定格電流を持つダイオードを実装することによって、このような問題の発生を回避している。しかし、この対策を採用すると、高価なダイオードを使用せざるを得ないので、半導体装置の製造コストを上昇させることになる。
【０００７】
【特許文献１】
特開昭４９−３０２８号公報（第１頁、図１）
【０００８】
【発明が解決しようとする課題】
本発明は、ダイオードを並列に接続した半導体装置において、オーバースペックとなる高価なダイオードを使用せずに、各ダイオードを流れる電流の不均衡に起因して特定のダイオードが過剰に発熱することを防止可能な半導体装置を提供することを目的とするものである。
【０００９】
【課題を解決するための手段】
上記の課題を解決するための手段として、本発明は、ＳｉＣからなる半導体基板の一方の面に金属体をショットキ接合した複数個のショットキバリアダイオードを備え、かつ、これらのショットキバリアダイオードの一方の電極を同一の接続子によって並列に接続したことを特徴とするものとした。
【００１０】
以上の手段によれば、ＳｉＣは、一般的なダイオードの使用温度環境において、Ｓｉとは逆にＶＦに対して正の温度特性を持っているので、他のダイオードより大きな電流が流れているダイオードは相対的にＶＦが大きくなる。（また，ＳｉＣはＴｊ（ジャンクション温度）が５００℃でも，素子破壊がおこらない。）したがって、そのダイオードの電流は減少し、各ダイオードを流れる電流の不均衡が解消される方向に変化する。
【００１１】
また、半導体装置において、ＳｉＣからなる第１導電型の半導体基板の一方の面に第２導電型の導電領域を形成した複数個のダイオードを備え、かつ、これらのダイオードの一方の電極を同一の接続子によって並列に接続したことを特徴とするものとした。
【００１２】
したがって、この手段においても、ＳｉＣがＳｉとは逆の温度特性を持っていることから、各ダイオードを流れる電流の不均衡が解消される方向に変化する。
【００１３】
【発明の実施の形態】
以下に、本発明の実施の形態に係る半導体装置の一例を図面に基づいて詳細に説明する。図１は、本発明の第１の実施の形態に係る半導体装置を示す説明図である。図１の符号において、１０は半導体装置、１１ａ，１１ｂ，１１ｃ，１１ｄはショットキバリアダイオード、１２は接続子、１３は補助接続子、１４はプレート、１５，１６はリード、１７は開口部，１８ａ，１８ｂはハンダ、２０はリードフレームである。また、図６は、ＳｉＣで形成されたショットキバリアダイオードのＶＦ特性の説明図であり、（ａ）はショットキバリアダイオードの所定温度下における順方向における電圧と電流との関係を示すグラフであり、（ｂ）は所定の順方向電流値におけるショットキバリアダイオードの温度と順方向電圧を示すグラフである。
【００１４】
半導体装置１０は、例えば電源装置において整流用に使用されるものであり、ＳｉＣ基板を用いたショットキバリアダイオード１１ａ〜１１ｄを等間隔に実装している。なお、実装するダイオードの個数は、複数個であり、かつ、リードフレーム２０に接続可能な個数であれば何個であっても良い。
【００１５】
ショットキバリアダイオード１１ａ〜１１ｄは、ＳｉＣ基板にＴｉをショットキ接合し，その上にはんだ接続用にＮｉを積層したものであり、すべて同一の面積及び特性を有する。なお、ショットキ接合する金属は、Ｔｉが最も好ましいが、それが設置されるシステムの要求に応じて他の金属を使用しても良い。このショットキー金属の上は、はんだ接続用としてＮｉを使用したがこの金属としてはＡｕやＡｌあるいはＭｏｎｅｌ等のＮｉの合金を積層してもよい。また、はんだ接続用のＮｉの上にＡｇやＡｕを積層してＮｉの酸化を防ぐこともある。また、ショットキバリアダイオード１１ａ〜１１ｄに代えてＰＮ接合ダイオードを用いることも可能である。この場合、ＳｉＣ基板に注入した不純物を１７００℃以上の高温下で活性化させ、ＳｉＣ基板と反対の導電型の導電領域を形成する。拡散させる不純物は、ＳｉＣ基板と反対の導電型であれば、どのようなものでもよい。また、ＳｉＣ基板の導電型は、ショットキバリアダイオード、ＰＮ接合ダイオードのいずれにおいてもＰ型またはＮ型が利用可能であり、必要に応じて選択すれば良い。
【００１６】
また、ショットキバリアダイオード１１ａ〜１１ｄは、ＳｉＣ基板を用いて形成されているので、図６（ａ）に示すように、ＶＦ特性に対して正の温度特性を有している。すなわち、ショットキバリアダイオード１１ａ〜１１ｄの温度が高くなるほど、順方向電圧に対する順方向電流値は低くなる特性を持っている。これは、見方を変えれば、図６（ｂ）に示すように、順方向電流値を一定とした場合、ショットキバリアダイオード１１ａ〜１１ｄの温度が高いほど順方向電圧が高くなることを意味する。これは、ＳｉＣ基板で形成したＰＮ接合ダイオードにおいても同様である。
【００１７】
ここで、例えば半導体装置１０に一定の順方向電圧を印加するしたときに、ショットキバリアダイオード１１ａに順方向電流が集中したと仮定する。ショットキバリアダイオード１１ａは、電流の集中によってショットキバリアダイオード１１ｂ〜１１ｄよりも相対的に高温になって行く。そうすると、図６（ａ）からわかるように、ショットキバリアダイオード１１ａの温度上昇とともに、順方向電圧は相対的にショットキバリアダイオード１１ｂ〜１１ｄよりも高くなる。そうすると、上記のＶＦ特性大きくなるので、順方向電流は逆に低下する。したがって、結果的にショットキバリアダイオード１１ａ〜１１ｄの電流は、常に均衡するように変化する。なお、ＳｉＣ基板を用いて形成されたショットキバリアダイオードでも、順方向電圧がおよそ１．１Ｖ以下のときは、ＶＦ特性に対して負の温度特性を持っている。しかし、整流用に使用される半導体装置においては、ダイオードの電流密度が大きい、すなわち同チップ面積において大電流を取れるか否かが大きな課題となるのであって、電圧が極めて低いときにのみ現れるこのような特性は全く問題とならない。
【００１８】
ところで、一般的に欠陥率に対する良品率は、Y＝ｅｘｐ（−Ｄ・Ａ）の式で表すことが知られている。（Ｙ：良品率，Ｄ：欠陥密度，Ａ：チップ面積、出典：リアライズ社「シリコンウェーハ表面のクリーン化技術」）ところで，ＳｉＣ基板には，マイクロパイプという欠陥が、1平方センチメートルあたり１０個程度存在することが確認されており、仮に良品率を９０％必要とすると上式より、動作不良を回避できるチップ面積は１．１平方ミリメートル程度となる。したがって、ショットキバリアダイオード１１ａ〜１１ｄは、チップ面積を１平方ミリメートルよりも小さくすることが望ましい。しかし、実装するダイオードの面積が小さくなると、逆に接続子によって接続する際に接続不良となる可能性が高まるので、双方の問題を勘案すると、チップ面積を１平方ミリメートルまたはこれに近い面積にすることが最も望ましい。
【００１９】
もっとも現在あるマイクロパイプの欠陥密度は技術革新によって今後減少されるが，この場合も上式によって最適なチップ面積を求めることができる。この場合，チップ面積は１平方ミリメートルよりも大きくなるが，それを並列することによって，さらに大電流での動作可能な半導体装置を作製できるようになる。
ＳｉＣには，マイクロパイプ欠陥だけではなく，他に積層欠陥や点欠陥が多数存在しており，実際には最適なチップ面積はそれらの欠陥も考慮して選ぶことになる。
【００２０】
接続子１２は、ショットキバリアダイオード１１ａ〜１１ｄの一方の電極に接続されるものであり、さらに補助接続子１３を介してリード１５に電気的に接続されている。なお、実装されるダイオードは、必ず複数個となるので、半導体装置１０の製造工程を簡略化するために、同一の接続子がすべてのダイオードの一方の電極に接続されるようにすることがきわめて望ましい。
【００２１】
リードフレーム２０は、プレート１４及びリード１６からなる。プレート１４には、ショットキバリアダイオード１１ａ〜１１ｄの他方の電極に接続されるとともに、ダイオード１１ａ〜１１ｄに通電した際には放熱体の役割も果たす。リード１６は、別体のリード１５とともに、半導体装置１０の外部接続端子となる。さらに、リード１５及びリード１６の先端側を除いて図５に示した樹脂によって封止される。
【００２２】
以上説明した構成を有する半導体装置１０に順方向電圧を印加すると、ダイオード１１ａ〜１１ｄのいずれかに電流が集中した場合でも、ＳｉＣのＶＦ特性から電流が均衡するような変化が生じるので、Ｓｉからなるダイオードのように、電流集中になる過熱から熱暴走状態になることがない。したがって、従来技術に係る半導体装置のように、定格電流よりも相当程度高い定格電流を持つダイオードを用いる必要がない。さらに、ジャンクション温度が高いので、温度上昇による半導体装置の破壊が起きにくいという利点もある。
【００２３】
さらに、本発明の第１の実施の形態に係る半導体装置の製造工程について簡単に説明する。図４及び図５は、本発明の第１の実施の形態に係る半導体装置の製造工程の説明図（１）及び（２）である。これらの図において、１９は樹脂、３０はハンダペースト、３１はフラックス、３２はハンダペレットを示し、他の符号は図１の符号と同じものを示す。
【００２４】
まず、最初に図４（ａ）に示すように、リードフレーム２０及びリード１５を準備する。次に、図４（ｂ）に示すように、印刷によってリードフレーム２０のダイオード接続部位にＰｂ−Ｓｎ５％のハンダペースト３０を付着させる。さらに、図４（ｃ）に示すように、ハンダペースト３０に１．３ｍｍ□のショットキバリアダイオード１１ａ〜１１ｄを載せ、さらに図４（ｄ）に示すように、ショットキバリアダイオード１１ａ〜１１ｄの表面にフラックス３１を塗布する。そして、図５（ｅ）に示すように、フラックス３１を塗布したショットキバリアダイオード１１ａ〜１１ｄ上にハンダペレット３２を載せ、続けて図５（ｆ）に示すように、接続子１２及び補助接続子１３を載せる。そして、図５（ｇ）に示すように、リフロー（３５０℃、１５分）によってショットキバリアダイオード１１ａ〜１１ｄ、接続子１２及び補助接続子１３、プレート１４及びリード１５を相互に接続し、その後ソルファイン洗浄する。次に、図５（ｈ）に示すように、樹脂１９をモールドする。
【００２５】
さらに、本発明の別の実施の形態に係る半導体装置を図面に基づいて詳細に説明する。図２は、本発明の第２の実施の形態に係る半導体装置を示す説明図である。図２の符号は、図１の符号と同じものを示す。また、図３は、本発明の第３の実施の形態に係る半導体装置を示す説明図である。図３において、１１ａ〜１１ｈはショットキバリアダイオードを示し、２０は帯状接続子を示す。その他の符号は、図１の符号と同じものを示す。
【００２６】
本発明の第２の実施の形態においては、接続子及び補助接続子とリードを一体化して構造の簡便化を図っている。また、本発明の第３の実施の形態においては、多数のダイオードを電気的に確実に接続できるように、面積の大きい帯状接続子２０を用いている。もちろんこれらの実施の形態においても、ショットキバリアダイオードを用いることが可能である。また、接続子の形状は、以上の実施の形態に係るものに限られず、枠状、棒状、円環状など他の形状にしてもよい。
【００２７】
【発明の効果】
以上のように、本発明は、半導体装置において、ＳｉＣからなる半導体基板の一方の面に金属体をショットキ接合した複数個のショットキバリアダイオードを備え、かつ、これらのショットキバリアダイオードの一方の電極を同一の接続子によって並列に接続したので、複数個のダイオードを流れる電流に不均衡が生じた場合においても、ＳｉＣの温度特性により、ショットキバリアダイオードを流れる電流が自律的に均衡して、特定のダイオードの過剰な発熱を防止することが容易になる。ひいては、大電流を流すのに適した半導体装置を提供することが容易になる。
【００２８】
また、半導体装置において、ＳｉＣからなる第１導電型の半導体基板の一方の面に第２導電型の導電領域を形成した複数個のダイオードを備え、かつ、これらのダイオードの一方の電極を同一の接続子によって並列に接続したので、ショットキバリアダイオードを用いた半導体装置の場合であっても、上記と同様の効果を得ることが可能である。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体装置を示す説明図である。
【図２】本発明の第２の実施の形態に係る半導体装置を示す説明図である。
【図３】本発明の第３の実施の形態に係る半導体装置を示す説明図である。
【図４】本発明の第１の実施の形態に係る半導体装置の製造工程の説明図（１）である。
【図５】本発明の第１の実施の形態に係る半導体装置の製造工程の説明図（２）である。
【図６】ＳｉＣで形成されたショットキバリアダイオードのＶＦ特性の説明図であり、（ａ）はショットキバリアダイオードの所定温度下における順方向における電圧と電流との関係を示すグラフであり、（ｂ）は所定の順方向電流値におけるショットキバリアダイオードの温度と順方向電圧を示すグラフである。
【図７】従来技術に係る半導体装置の例を示す側面図である。
【符号の簡単な説明】
１０ 半導体装置
１１ａ ショットキバリアダイオード
１１ｂ ショットキバリアダイオード
１１ｃ ショットキバリアダイオード
１１ｄ ショットキバリアダイオード
１１ｅ ショットキバリアダイオード
１１ｆ ショットキバリアダイオード
１１ｇ ショットキバリアダイオード
１１ｈ ショットキバリアダイオード
１２ 接続子
１３ 補助接続子
１４ プレート
１５ リード
１６ リード
１７ 開口部
１８ａ ハンダ
１８ｂ ハンダ
１９ 樹脂
２０ リードフレーム
２０ 帯状接続子
３０ ハンダペースト
３１ フラックス
３２ ハンダペレット
１００ 半導体装置
１０１ａ ダイオード
１０１ｂ ダイオード
１０１ｃ ダイオード
１０６ リードフレーム
１０７ リード
１０８ リード
１０９ 弾性体
１１０ 金属板
【発明の属する分野】
本発明は、半導体装置に係り、特に並列接続された複数個のショットキバリアダイオードまたはＰＮ接合ダイオードを備えている半導体装置に関するものである。
【０００２】
【従来の技術】
ダイオードを並列に接続した半導体装置については、例えば特許文献１に記載されたもののように、以前から様々な構造が提案されている。図７は、従来技術に係る半導体装置の例を示す側面図である。図７の符号において、１００は半導体装置、１０１ａ〜１０１ｃはダイオード、１０６はリードフレーム、１０７，１０８はリード、１０９は弾性体、１１０は金属板を示している。
【０００３】
半導体装置１００は、複数個のダイオード１０１ａ〜１０１ｃが設けられており、これらをリードフレーム１０６および金属板によって並列に接続したものであり、簡単な構造でダイオードを並列に接続できるようにしている。
【０００４】
ところで、シリコン（以下、Ｓｉとする）からなるダイオードを並列接続した半導体装置において、ダイオード同士のわずかな特性の差などに起因して、それぞれのダイオードを流れる電流に多少の不均衡が生じることがある。Ｓｉは、ＶＦに対して負の温度特性を持っているので、Ｓｉから形成されたダイオードは、電流に起因する発熱によってＶＦが小さくなり、ＶＦが小さくなることによってさらに大きな電流が流れるという性質を持っている。
【０００５】
したがって、他のダイオードより大きな電流が流れているダイオードは、他のダイオードよりも温度上昇が大きくなるので、そのダイオードのＶＦが小さくなる。ＶＦがさらに小さくなると、上述のように、そのダイオードにはさらに大きな電流が流れるので、電流の不均衡が拡大して、ＶＦの小さいダイオードの過剰な発熱を招くことになり、場合によっては熱暴走に至ることも考えられる。
【０００６】
この問題は、Ｓｉの特性によって引き起こされるものであり、半導体装置の構造改善によって防止することは困難である。そこで、このような半導体装置においては、本来必要となる定格電流よりも相当程度高い定格電流を持つダイオードを実装することによって、このような問題の発生を回避している。しかし、この対策を採用すると、高価なダイオードを使用せざるを得ないので、半導体装置の製造コストを上昇させることになる。
【０００７】
【特許文献１】
特開昭４９−３０２８号公報（第１頁、図１）
【０００８】
【発明が解決しようとする課題】
本発明は、ダイオードを並列に接続した半導体装置において、オーバースペックとなる高価なダイオードを使用せずに、各ダイオードを流れる電流の不均衡に起因して特定のダイオードが過剰に発熱することを防止可能な半導体装置を提供することを目的とするものである。
【０００９】
【課題を解決するための手段】
上記の課題を解決するための手段として、本発明は、ＳｉＣからなる半導体基板の一方の面に金属体をショットキ接合した複数個のショットキバリアダイオードを備え、かつ、これらのショットキバリアダイオードの一方の電極を同一の接続子によって並列に接続したことを特徴とするものとした。
【００１０】
以上の手段によれば、ＳｉＣは、一般的なダイオードの使用温度環境において、Ｓｉとは逆にＶＦに対して正の温度特性を持っているので、他のダイオードより大きな電流が流れているダイオードは相対的にＶＦが大きくなる。（また，ＳｉＣはＴｊ（ジャンクション温度）が５００℃でも，素子破壊がおこらない。）したがって、そのダイオードの電流は減少し、各ダイオードを流れる電流の不均衡が解消される方向に変化する。
【００１１】
また、半導体装置において、ＳｉＣからなる第１導電型の半導体基板の一方の面に第２導電型の導電領域を形成した複数個のダイオードを備え、かつ、これらのダイオードの一方の電極を同一の接続子によって並列に接続したことを特徴とするものとした。
【００１２】
したがって、この手段においても、ＳｉＣがＳｉとは逆の温度特性を持っていることから、各ダイオードを流れる電流の不均衡が解消される方向に変化する。
【００１３】
【発明の実施の形態】
以下に、本発明の実施の形態に係る半導体装置の一例を図面に基づいて詳細に説明する。図１は、本発明の第１の実施の形態に係る半導体装置を示す説明図である。図１の符号において、１０は半導体装置、１１ａ，１１ｂ，１１ｃ，１１ｄはショットキバリアダイオード、１２は接続子、１３は補助接続子、１４はプレート、１５，１６はリード、１７は開口部，１８ａ，１８ｂはハンダ、２０はリードフレームである。また、図６は、ＳｉＣで形成されたショットキバリアダイオードのＶＦ特性の説明図であり、（ａ）はショットキバリアダイオードの所定温度下における順方向における電圧と電流との関係を示すグラフであり、（ｂ）は所定の順方向電流値におけるショットキバリアダイオードの温度と順方向電圧を示すグラフである。
【００１４】
半導体装置１０は、例えば電源装置において整流用に使用されるものであり、ＳｉＣ基板を用いたショットキバリアダイオード１１ａ〜１１ｄを等間隔に実装している。なお、実装するダイオードの個数は、複数個であり、かつ、リードフレーム２０に接続可能な個数であれば何個であっても良い。
【００１５】
ショットキバリアダイオード１１ａ〜１１ｄは、ＳｉＣ基板にＴｉをショットキ接合し，その上にはんだ接続用にＮｉを積層したものであり、すべて同一の面積及び特性を有する。なお、ショットキ接合する金属は、Ｔｉが最も好ましいが、それが設置されるシステムの要求に応じて他の金属を使用しても良い。このショットキー金属の上は、はんだ接続用としてＮｉを使用したがこの金属としてはＡｕやＡｌあるいはＭｏｎｅｌ等のＮｉの合金を積層してもよい。また、はんだ接続用のＮｉの上にＡｇやＡｕを積層してＮｉの酸化を防ぐこともある。また、ショットキバリアダイオード１１ａ〜１１ｄに代えてＰＮ接合ダイオードを用いることも可能である。この場合、ＳｉＣ基板に注入した不純物を１７００℃以上の高温下で活性化させ、ＳｉＣ基板と反対の導電型の導電領域を形成する。拡散させる不純物は、ＳｉＣ基板と反対の導電型であれば、どのようなものでもよい。また、ＳｉＣ基板の導電型は、ショットキバリアダイオード、ＰＮ接合ダイオードのいずれにおいてもＰ型またはＮ型が利用可能であり、必要に応じて選択すれば良い。
【００１６】
また、ショットキバリアダイオード１１ａ〜１１ｄは、ＳｉＣ基板を用いて形成されているので、図６（ａ）に示すように、ＶＦ特性に対して正の温度特性を有している。すなわち、ショットキバリアダイオード１１ａ〜１１ｄの温度が高くなるほど、順方向電圧に対する順方向電流値は低くなる特性を持っている。これは、見方を変えれば、図６（ｂ）に示すように、順方向電流値を一定とした場合、ショットキバリアダイオード１１ａ〜１１ｄの温度が高いほど順方向電圧が高くなることを意味する。これは、ＳｉＣ基板で形成したＰＮ接合ダイオードにおいても同様である。
【００１７】
ここで、例えば半導体装置１０に一定の順方向電圧を印加するしたときに、ショットキバリアダイオード１１ａに順方向電流が集中したと仮定する。ショットキバリアダイオード１１ａは、電流の集中によってショットキバリアダイオード１１ｂ〜１１ｄよりも相対的に高温になって行く。そうすると、図６（ａ）からわかるように、ショットキバリアダイオード１１ａの温度上昇とともに、順方向電圧は相対的にショットキバリアダイオード１１ｂ〜１１ｄよりも高くなる。そうすると、上記のＶＦ特性大きくなるので、順方向電流は逆に低下する。したがって、結果的にショットキバリアダイオード１１ａ〜１１ｄの電流は、常に均衡するように変化する。なお、ＳｉＣ基板を用いて形成されたショットキバリアダイオードでも、順方向電圧がおよそ１．１Ｖ以下のときは、ＶＦ特性に対して負の温度特性を持っている。しかし、整流用に使用される半導体装置においては、ダイオードの電流密度が大きい、すなわち同チップ面積において大電流を取れるか否かが大きな課題となるのであって、電圧が極めて低いときにのみ現れるこのような特性は全く問題とならない。
【００１８】
ところで、一般的に欠陥率に対する良品率は、Y＝ｅｘｐ（−Ｄ・Ａ）の式で表すことが知られている。（Ｙ：良品率，Ｄ：欠陥密度，Ａ：チップ面積、出典：リアライズ社「シリコンウェーハ表面のクリーン化技術」）ところで，ＳｉＣ基板には，マイクロパイプという欠陥が、1平方センチメートルあたり１０個程度存在することが確認されており、仮に良品率を９０％必要とすると上式より、動作不良を回避できるチップ面積は１．１平方ミリメートル程度となる。したがって、ショットキバリアダイオード１１ａ〜１１ｄは、チップ面積を１平方ミリメートルよりも小さくすることが望ましい。しかし、実装するダイオードの面積が小さくなると、逆に接続子によって接続する際に接続不良となる可能性が高まるので、双方の問題を勘案すると、チップ面積を１平方ミリメートルまたはこれに近い面積にすることが最も望ましい。
【００１９】
もっとも現在あるマイクロパイプの欠陥密度は技術革新によって今後減少されるが，この場合も上式によって最適なチップ面積を求めることができる。この場合，チップ面積は１平方ミリメートルよりも大きくなるが，それを並列することによって，さらに大電流での動作可能な半導体装置を作製できるようになる。
ＳｉＣには，マイクロパイプ欠陥だけではなく，他に積層欠陥や点欠陥が多数存在しており，実際には最適なチップ面積はそれらの欠陥も考慮して選ぶことになる。
【００２０】
接続子１２は、ショットキバリアダイオード１１ａ〜１１ｄの一方の電極に接続されるものであり、さらに補助接続子１３を介してリード１５に電気的に接続されている。なお、実装されるダイオードは、必ず複数個となるので、半導体装置１０の製造工程を簡略化するために、同一の接続子がすべてのダイオードの一方の電極に接続されるようにすることがきわめて望ましい。
【００２１】
リードフレーム２０は、プレート１４及びリード１６からなる。プレート１４には、ショットキバリアダイオード１１ａ〜１１ｄの他方の電極に接続されるとともに、ダイオード１１ａ〜１１ｄに通電した際には放熱体の役割も果たす。リード１６は、別体のリード１５とともに、半導体装置１０の外部接続端子となる。さらに、リード１５及びリード１６の先端側を除いて図５に示した樹脂によって封止される。
【００２２】
以上説明した構成を有する半導体装置１０に順方向電圧を印加すると、ダイオード１１ａ〜１１ｄのいずれかに電流が集中した場合でも、ＳｉＣのＶＦ特性から電流が均衡するような変化が生じるので、Ｓｉからなるダイオードのように、電流集中になる過熱から熱暴走状態になることがない。したがって、従来技術に係る半導体装置のように、定格電流よりも相当程度高い定格電流を持つダイオードを用いる必要がない。さらに、ジャンクション温度が高いので、温度上昇による半導体装置の破壊が起きにくいという利点もある。
【００２３】
さらに、本発明の第１の実施の形態に係る半導体装置の製造工程について簡単に説明する。図４及び図５は、本発明の第１の実施の形態に係る半導体装置の製造工程の説明図（１）及び（２）である。これらの図において、１９は樹脂、３０はハンダペースト、３１はフラックス、３２はハンダペレットを示し、他の符号は図１の符号と同じものを示す。
【００２４】
まず、最初に図４（ａ）に示すように、リードフレーム２０及びリード１５を準備する。次に、図４（ｂ）に示すように、印刷によってリードフレーム２０のダイオード接続部位にＰｂ−Ｓｎ５％のハンダペースト３０を付着させる。さらに、図４（ｃ）に示すように、ハンダペースト３０に１．３ｍｍ□のショットキバリアダイオード１１ａ〜１１ｄを載せ、さらに図４（ｄ）に示すように、ショットキバリアダイオード１１ａ〜１１ｄの表面にフラックス３１を塗布する。そして、図５（ｅ）に示すように、フラックス３１を塗布したショットキバリアダイオード１１ａ〜１１ｄ上にハンダペレット３２を載せ、続けて図５（ｆ）に示すように、接続子１２及び補助接続子１３を載せる。そして、図５（ｇ）に示すように、リフロー（３５０℃、１５分）によってショットキバリアダイオード１１ａ〜１１ｄ、接続子１２及び補助接続子１３、プレート１４及びリード１５を相互に接続し、その後ソルファイン洗浄する。次に、図５（ｈ）に示すように、樹脂１９をモールドする。
【００２５】
さらに、本発明の別の実施の形態に係る半導体装置を図面に基づいて詳細に説明する。図２は、本発明の第２の実施の形態に係る半導体装置を示す説明図である。図２の符号は、図１の符号と同じものを示す。また、図３は、本発明の第３の実施の形態に係る半導体装置を示す説明図である。図３において、１１ａ〜１１ｈはショットキバリアダイオードを示し、２０は帯状接続子を示す。その他の符号は、図１の符号と同じものを示す。
【００２６】
本発明の第２の実施の形態においては、接続子及び補助接続子とリードを一体化して構造の簡便化を図っている。また、本発明の第３の実施の形態においては、多数のダイオードを電気的に確実に接続できるように、面積の大きい帯状接続子２０を用いている。もちろんこれらの実施の形態においても、ショットキバリアダイオードを用いることが可能である。また、接続子の形状は、以上の実施の形態に係るものに限られず、枠状、棒状、円環状など他の形状にしてもよい。
【００２７】
【発明の効果】
以上のように、本発明は、半導体装置において、ＳｉＣからなる半導体基板の一方の面に金属体をショットキ接合した複数個のショットキバリアダイオードを備え、かつ、これらのショットキバリアダイオードの一方の電極を同一の接続子によって並列に接続したので、複数個のダイオードを流れる電流に不均衡が生じた場合においても、ＳｉＣの温度特性により、ショットキバリアダイオードを流れる電流が自律的に均衡して、特定のダイオードの過剰な発熱を防止することが容易になる。ひいては、大電流を流すのに適した半導体装置を提供することが容易になる。
【００２８】
また、半導体装置において、ＳｉＣからなる第１導電型の半導体基板の一方の面に第２導電型の導電領域を形成した複数個のダイオードを備え、かつ、これらのダイオードの一方の電極を同一の接続子によって並列に接続したので、ショットキバリアダイオードを用いた半導体装置の場合であっても、上記と同様の効果を得ることが可能である。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体装置を示す説明図である。
【図２】本発明の第２の実施の形態に係る半導体装置を示す説明図である。
【図３】本発明の第３の実施の形態に係る半導体装置を示す説明図である。
【図４】本発明の第１の実施の形態に係る半導体装置の製造工程の説明図（１）である。
【図５】本発明の第１の実施の形態に係る半導体装置の製造工程の説明図（２）である。
【図６】ＳｉＣで形成されたショットキバリアダイオードのＶＦ特性の説明図であり、（ａ）はショットキバリアダイオードの所定温度下における順方向における電圧と電流との関係を示すグラフであり、（ｂ）は所定の順方向電流値におけるショットキバリアダイオードの温度と順方向電圧を示すグラフである。
【図７】従来技術に係る半導体装置の例を示す側面図である。
【符号の簡単な説明】
１０ 半導体装置
１１ａ ショットキバリアダイオード
１１ｂ ショットキバリアダイオード
１１ｃ ショットキバリアダイオード
１１ｄ ショットキバリアダイオード
１１ｅ ショットキバリアダイオード
１１ｆ ショットキバリアダイオード
１１ｇ ショットキバリアダイオード
１１ｈ ショットキバリアダイオード
１２ 接続子
１３ 補助接続子
１４ プレート
１５ リード
１６ リード
１７ 開口部
１８ａ ハンダ
１８ｂ ハンダ
１９ 樹脂
２０ リードフレーム
２０ 帯状接続子
３０ ハンダペースト
３１ フラックス
３２ ハンダペレット
１００ 半導体装置
１０１ａ ダイオード
１０１ｂ ダイオード
１０１ｃ ダイオード
１０６ リードフレーム
１０７ リード
１０８ リード
１０９ 弾性体
１１０ 金属板
Claims (2)
- ＳｉＣからなる半導体基板の一方の面に金属体をショットキ接合した複数個のショットキバリアダイオードを備え、かつ、これらのショットキバリアダイオードの一方の電極を同一の接続子によって並列に接続したことを特徴とする半導体装置。
- ＳｉＣからなる第１導電型の半導体基板の一方の面に第２導電型の導電領域を形成した複数個のダイオードを備え、かつ、これらのダイオードの一方の電極を同一の接続子によって並列に接続したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002377354A JP2004207618A (ja) | 2002-12-26 | 2002-12-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002377354A JP2004207618A (ja) | 2002-12-26 | 2002-12-26 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004207618A true JP2004207618A (ja) | 2004-07-22 |
Family
ID=32814549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002377354A Pending JP2004207618A (ja) | 2002-12-26 | 2002-12-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004207618A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013140654A1 (ja) * | 2012-03-19 | 2013-09-26 | 三菱電機株式会社 | 半導体モジュール |
| EP2077579A4 (en) * | 2007-08-13 | 2014-10-08 | Onamba Co Ltd | DIODE MOUNTED ON TWIN CHIPS |
| EP3736853A1 (de) * | 2019-05-10 | 2020-11-11 | Robert Bosch GmbH | Kontaktanordnung und leistungsmodul |
-
2002
- 2002-12-26 JP JP2002377354A patent/JP2004207618A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2077579A4 (en) * | 2007-08-13 | 2014-10-08 | Onamba Co Ltd | DIODE MOUNTED ON TWIN CHIPS |
| WO2013140654A1 (ja) * | 2012-03-19 | 2013-09-26 | 三菱電機株式会社 | 半導体モジュール |
| EP3736853A1 (de) * | 2019-05-10 | 2020-11-11 | Robert Bosch GmbH | Kontaktanordnung und leistungsmodul |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7105860B2 (en) | Flip chip light-emitting diode package | |
| US20070007614A1 (en) | Schottky diode with improved surge capability | |
| EP1902466A2 (en) | Schottky diode with improved surge capability | |
| US20200286864A1 (en) | Power semiconductor module and power conversion device | |
| US20160141284A1 (en) | Semiconductor device | |
| TW200832708A (en) | Structure and method for self protection of power device | |
| US20180174951A1 (en) | Semiconductor device and method with clip arrangement in ic package | |
| TWI241024B (en) | Chip-scale schottky device | |
| JP6289635B2 (ja) | 半導体装置 | |
| US10707858B2 (en) | Power module with improved reliability | |
| US20170162482A1 (en) | Semiconductor device | |
| JP2003522417A (ja) | ショットキーダイオード用の防御構造 | |
| JP2004207618A (ja) | 半導体装置 | |
| EP2315255A1 (en) | Surge protection device | |
| CN110767788A (zh) | 一种高结温led芯片及其制作方法 | |
| TWI743291B (zh) | 閘流體熱開關元件及其裝配方法 | |
| CN111133577B (zh) | 2合1型斩波器模块 | |
| JP2004147472A (ja) | 太陽光発電用直流交流変換装置 | |
| JP5363361B2 (ja) | 半導体装置及びその製造方法 | |
| JP2015005583A (ja) | 半導体装置及びその製造方法 | |
| JP2020027878A (ja) | 半導体装置 | |
| WO2022158597A1 (ja) | 半導体装置 | |
| WO2022158596A1 (ja) | 半導体装置 | |
| JP7192334B2 (ja) | 半導体装置 | |
| JPS6010653A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050628 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051031 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061127 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070328 |