JP2003522417A - ショットキーダイオード用の防御構造 - Google Patents
ショットキーダイオード用の防御構造Info
- Publication number
- JP2003522417A JP2003522417A JP2001557088A JP2001557088A JP2003522417A JP 2003522417 A JP2003522417 A JP 2003522417A JP 2001557088 A JP2001557088 A JP 2001557088A JP 2001557088 A JP2001557088 A JP 2001557088A JP 2003522417 A JP2003522417 A JP 2003522417A
- Authority
- JP
- Japan
- Prior art keywords
- diode
- schottky diode
- diodes
- pin
- schottky
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 239000002245 particle Substances 0.000 claims description 2
- 230000001681 protective effect Effects 0.000 claims description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 17
- 229910010271 silicon carbide Inorganic materials 0.000 description 15
- 238000010586 diagram Methods 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 5
- 230000007704 transition Effects 0.000 description 5
- 230000008901 benefit Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- RZVAJINKPMORJF-UHFFFAOYSA-N Acetaminophen Chemical compound CC(=O)NC1=CC=C(O)C=C1 RZVAJINKPMORJF-UHFFFAOYSA-N 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
本発明は、ショットキーダイオード（１０）用の防御装置に関するものである。この装置には、少なくとも２つのＳｉ−ＰＩＮダイオードからなる直列接続（９）が、この装置と並列に備えられている。
Description
本発明は、一時的にオーバーフローしたインパルス（kurzzeitigenr Ueberstr
omimpuls）からショットキーダイオードを保護するための構造に関するものであ
る。
omimpuls）からショットキーダイオードを保護するための構造に関するものであ
る。
【０００１】
速い順に逆方向および順方向に交互に稼動する多数のダイオードを使用する場
合には、ダイオードを交換できない場合に蓄積電荷によってスイッチング消耗を
引き起こすため、ダイオードにできる限りわずかな電荷しか蓄積しないようにし
ている。この点に関して、周知のように、ショットキーダイオードは、半導体ボ
ディーにおいて電荷を供給しすぎることがないので、ＰＮ接合を備えるダイオー
ド（すなわちＰＮダイオードおよびＰＩＮダイオード）よりも優れている。この
ため、速い順から逆方向および順方向に交互に稼動するようにダイオードを用い
る場合に、ショットキーダイオードを用いることが有利である。
合には、ダイオードを交換できない場合に蓄積電荷によってスイッチング消耗を
引き起こすため、ダイオードにできる限りわずかな電荷しか蓄積しないようにし
ている。この点に関して、周知のように、ショットキーダイオードは、半導体ボ
ディーにおいて電荷を供給しすぎることがないので、ＰＮ接合を備えるダイオー
ド（すなわちＰＮダイオードおよびＰＩＮダイオード）よりも優れている。この
ため、速い順から逆方向および順方向に交互に稼動するようにダイオードを用い
る場合に、ショットキーダイオードを用いることが有利である。
【０００２】
しかし、通常の半導体物質はバンド構造であるために、シリコンおよびその上
に塗布されたショットキー接触部は、遮断電流を交換できる場合には最大約２０
０Ｖの遮断電圧を有するショットキーダイオードを備えている必要がある（beau
fschlagen）。そして、シリコンからなるショットキーダイオードと比較して、例
えば、炭化珪素（ＳｉＣ）のようなバンドギャップの大きな半導体物質からなる
ショットキーダイオードの利点は、遮断電圧が著しく高いという点にある。例え
ば、ＳｉＣの場合には、遮断電流値は１７００Ｖ以上に達する。
に塗布されたショットキー接触部は、遮断電流を交換できる場合には最大約２０
０Ｖの遮断電圧を有するショットキーダイオードを備えている必要がある（beau
fschlagen）。そして、シリコンからなるショットキーダイオードと比較して、例
えば、炭化珪素（ＳｉＣ）のようなバンドギャップの大きな半導体物質からなる
ショットキーダイオードの利点は、遮断電圧が著しく高いという点にある。例え
ば、ＳｉＣの場合には、遮断電流値は１７００Ｖ以上に達する。
【０００３】
ショットキーダイオードの場合、ダイオード許容電圧（Dioden-Durchlassspan
nung）Ｖｆは、ショットキーダイオードの温度がＴであり、一定電流Ｉのときに
降下する。（なお、例えばＳｉＣを用いた場合、その抵抗値ＲはＴ2.5にほぼ比
例している。）これにより、ショットキーダイオードの損失率（Verlustleistun
g）は上昇し、さらなる温度上昇をまねく結果となる。一定時間以上与えられた
臨界電流が超過した場合には、ダイオード許容電圧Ｖｆは非直線的に急激に高ま
る。
nung）Ｖｆは、ショットキーダイオードの温度がＴであり、一定電流Ｉのときに
降下する。（なお、例えばＳｉＣを用いた場合、その抵抗値ＲはＴ2.5にほぼ比
例している。）これにより、ショットキーダイオードの損失率（Verlustleistun
g）は上昇し、さらなる温度上昇をまねく結果となる。一定時間以上与えられた
臨界電流が超過した場合には、ダイオード許容電圧Ｖｆは非直線的に急激に高ま
る。
【０００４】
これに関しては、図５に示している。図５は、温度が２５℃、１００℃、１０
０℃の場合の異なる３つのダイオードに対して、ダイオード許容電流Ｉｆに基づ
いたダイオード許容電圧Ｖｆを供給するものである。なお、ダイオードとして、
４Ａ（直流）に設定されたＳｉＣショットキーダイオードを用い、これらのダイ
オードに、それぞれ１０ｍｓの間、凹型のオーバーフローしたインパルスを入力
して、ダイオード許容電圧Ｖｆの波高値を測定した。また、ダイオードがダメー
ジを受け始める電流値を、黒点で示している。
０℃の場合の異なる３つのダイオードに対して、ダイオード許容電流Ｉｆに基づ
いたダイオード許容電圧Ｖｆを供給するものである。なお、ダイオードとして、
４Ａ（直流）に設定されたＳｉＣショットキーダイオードを用い、これらのダイ
オードに、それぞれ１０ｍｓの間、凹型のオーバーフローしたインパルスを入力
して、ダイオード許容電圧Ｖｆの波高値を測定した。また、ダイオードがダメー
ジを受け始める電流値を、黒点で示している。
【０００５】
また別の電子回路の場合、周知のように、一時的にオーバーフローした非周期
的なピークが生じる。例えば、そのような電子回路がＯＮ状態の場合に、補助コ
ンデンサ（Stuetzenkondensator）を充電するときがそうである。このような最
高値に必要な構成素子を、この非周期的な負荷に耐えるように設計しなければな
らない。しかしながら、通常、この負荷が巨大であるということが、構成素子の
他の力学特性を悪化させ、コストアップを招く結果となる。
的なピークが生じる。例えば、そのような電子回路がＯＮ状態の場合に、補助コ
ンデンサ（Stuetzenkondensator）を充電するときがそうである。このような最
高値に必要な構成素子を、この非周期的な負荷に耐えるように設計しなければな
らない。しかしながら、通常、この負荷が巨大であるということが、構成素子の
他の力学特性を悪化させ、コストアップを招く結果となる。
【０００６】
例として、図１に関して以下に詳述するスイッチング回路網のＰＦＣ段階（PF
C-Stufe）（ＰＦＣ＝力率補正power factor correction）が保護されていないこ
とについて述べる。そのようなＰＦＣ段階では、まず初めに、回路網への供給を
ＯＮ状態にした後、ＭＯＳＦＥＴスイッチを遮断する。なお、この状態において
、補助コンデンサが充電される。例えば、３００Ｗに設定されたスイッチング回
路網の場合、補助コンデンサの容量は約２２０μＦに達する。次に、このＰＦＣ
段階のダイオードに流れる電流は、最大７０Ａに達し、I2ｔ負荷は、値４Ａ2ｓ
以上となる可能性がある。このことは、図６から確認できる。（図６では、３０
０Ｗの回路網の入力電圧と、この回路網のＳｉ−ＰＩＮダイオードのダイオード
電流とを、ＯＮ状態にした後の時間ｔに基づいて示している。） Ｓｉ−ＰＩＮダイオードまたは電流供給網を入力電流の最高値から保護するた
めに、現在、様々な措置が検討されている。
C-Stufe）（ＰＦＣ＝力率補正power factor correction）が保護されていないこ
とについて述べる。そのようなＰＦＣ段階では、まず初めに、回路網への供給を
ＯＮ状態にした後、ＭＯＳＦＥＴスイッチを遮断する。なお、この状態において
、補助コンデンサが充電される。例えば、３００Ｗに設定されたスイッチング回
路網の場合、補助コンデンサの容量は約２２０μＦに達する。次に、このＰＦＣ
段階のダイオードに流れる電流は、最大７０Ａに達し、I2ｔ負荷は、値４Ａ2ｓ
以上となる可能性がある。このことは、図６から確認できる。（図６では、３０
０Ｗの回路網の入力電圧と、この回路網のＳｉ−ＰＩＮダイオードのダイオード
電流とを、ＯＮ状態にした後の時間ｔに基づいて示している。） Ｓｉ−ＰＩＮダイオードまたは電流供給網を入力電流の最高値から保護するた
めに、現在、様々な措置が検討されている。
【０００７】
第１に、ダイオードを巨大化させることが考えられる。これにより、ダイオー
ドは、予測される電流の最高値を耐え抜くことができる。しかし、このような巨
大化によって蓄積電荷量が上昇し、このことが必然的に、稼動状態での回路消耗
を高め、部材のコスト高を引き起こすことになる。
ドは、予測される電流の最高値を耐え抜くことができる。しかし、このような巨
大化によって蓄積電荷量が上昇し、このことが必然的に、稼動状態での回路消耗
を高め、部材のコスト高を引き起こすことになる。
【０００８】
続いて、ダイオードを有するサーミスター抵抗器（ＮＴＣ）を、直列接続でき
る。２５０Ｗ以上の高い出力を有する回路網では、入力電流が最高値に達するこ
とを回避するために、例えば、約１０Ｗの負の温度係数をもつ抵抗値（Kalt-Wid
erstandswerten）を有するサーミスター抵抗器を使用できる。これによって、回
路網の障害と防御自動装置（Sicherungsautomaten）の作動とを回避するのであ
る。しかし、そのようなサーミスター抵抗器を使用する場合、稼動状態において
、３００Ｗの回路網に対して、約０．５Ｗの余剰抵抗（Restwiderstand）が生じ
る。このことは、サーミスター抵抗器に、約１Ｗの変動しないまた別の消費電力
をもたらす結果となる。
る。２５０Ｗ以上の高い出力を有する回路網では、入力電流が最高値に達するこ
とを回避するために、例えば、約１０Ｗの負の温度係数をもつ抵抗値（Kalt-Wid
erstandswerten）を有するサーミスター抵抗器を使用できる。これによって、回
路網の障害と防御自動装置（Sicherungsautomaten）の作動とを回避するのであ
る。しかし、そのようなサーミスター抵抗器を使用する場合、稼動状態において
、３００Ｗの回路網に対して、約０．５Ｗの余剰抵抗（Restwiderstand）が生じ
る。このことは、サーミスター抵抗器に、約１Ｗの変動しないまた別の消費電力
をもたらす結果となる。
【０００９】
また、より高品質な回路網では、いわゆる「ブートストラップ」抵抗器をも使
用できる。これは、サーミスター抵抗器と似た、ダイオードに対して直列接続さ
れている。このブートストラップ抵抗器に対して並列に配置された半導体スイッ
チは、とりわけＩＧＢＴ（絶縁ゲートを備えたバイポーラトランジスタ）または
サイリスターのように、ＯＮ状態にした後にブートストラップ抵抗器をショート
させる（kurzschliessen）。このような方法は比較的費用がかかるが、通常の稼
動状態ではさらなる消費電力をほとんど発生させない。
用できる。これは、サーミスター抵抗器と似た、ダイオードに対して直列接続さ
れている。このブートストラップ抵抗器に対して並列に配置された半導体スイッ
チは、とりわけＩＧＢＴ（絶縁ゲートを備えたバイポーラトランジスタ）または
サイリスターのように、ＯＮ状態にした後にブートストラップ抵抗器をショート
させる（kurzschliessen）。このような方法は比較的費用がかかるが、通常の稼
動状態ではさらなる消費電力をほとんど発生させない。
【００１０】
すでに冒頭で詳述したように、ショットキーダイオードの利点は、遮断遅延電
荷が極端に少ないという点にある。これに関して、「広域バンドギャップ」ショ
ットキーダイオードは、バンドギャップの大きい半導体物質からなり、漏れ電流
がわずかな場合は遮断電圧をさらに高めることができる。これにより、例えば、
スイッチング回路網がＰＦＣ段階においてＳｉＣショットキーダイオードを用い
ることによって、そのようなスイッチング回路網では速い順に逆方向および順方
向への交互の稼動を実現できるということが、すでに長い間検討されてきたので
ある。その結果、通常のＰＩＮダイオードと比べて、力学上、損失を最低限に抑
制できるようになった。
荷が極端に少ないという点にある。これに関して、「広域バンドギャップ」ショ
ットキーダイオードは、バンドギャップの大きい半導体物質からなり、漏れ電流
がわずかな場合は遮断電圧をさらに高めることができる。これにより、例えば、
スイッチング回路網がＰＦＣ段階においてＳｉＣショットキーダイオードを用い
ることによって、そのようなスイッチング回路網では速い順に逆方向および順方
向への交互の稼動を実現できるということが、すでに長い間検討されてきたので
ある。その結果、通常のＰＩＮダイオードと比べて、力学上、損失を最低限に抑
制できるようになった。
【００１１】
しかし、すでに冒頭で詳述したように、このようなショットキーダイオードは
、入力電流の最高値が高いことに対して極めて敏感に反応するので、いかなる場
合にも、そのような入力電流の最高値からこのダイオードを保護する必要がある
。
、入力電流の最高値が高いことに対して極めて敏感に反応するので、いかなる場
合にも、そのような入力電流の最高値からこのダイオードを保護する必要がある
。
【００１２】
しかし、上で検討してきたＰＩＮダイオードの保護措置は、その使用に関して
、以下のように特に問題を投げかけるものであった。
、以下のように特に問題を投げかけるものであった。
【００１３】
すなわち、ダイオードにおける面積の極度の肥大化は、蓄積電荷が増大すると
減少に転じ、このショットキーダイオードの基本物質のコストのゆえに臨界状態
に（kritisch）促進する。とりわけ、このことは、例えば、ＳｉＣのような接合
半導体（Verbindungshalbleitern）に当てはまることである。
減少に転じ、このショットキーダイオードの基本物質のコストのゆえに臨界状態
に（kritisch）促進する。とりわけ、このことは、例えば、ＳｉＣのような接合
半導体（Verbindungshalbleitern）に当てはまることである。
【００１４】
サーミスター抵抗器を使用する場合、例えば、３００Ｗの回路網用の４Ａの永
久電流を有するＳｉＣショットキーダイオードを保護するために、２０Ｗの負の
温度係数をもつ抵抗値を有するサーミスター抵抗器が必須である。これによって
、試みてきたように、ＳｉＣダイオードを効果的に保護できる。しかし、そのよ
うなサーミスター抵抗器は、通常の稼動状態において消費電力を高めるのは明ら
かである。さらには、出力のわずかな回路網でも、常に、サーミスター抵抗器を
設置したほうがよい。サーミスター抵抗器を使用する場合にはさらに、再びＯＮ
状態にしたときに、サーミスターが冷えるまでのおよそ１０ｓの遅延を確保する
必要がある。
久電流を有するＳｉＣショットキーダイオードを保護するために、２０Ｗの負の
温度係数をもつ抵抗値を有するサーミスター抵抗器が必須である。これによって
、試みてきたように、ＳｉＣダイオードを効果的に保護できる。しかし、そのよ
うなサーミスター抵抗器は、通常の稼動状態において消費電力を高めるのは明ら
かである。さらには、出力のわずかな回路網でも、常に、サーミスター抵抗器を
設置したほうがよい。サーミスター抵抗器を使用する場合にはさらに、再びＯＮ
状態にしたときに、サーミスターが冷えるまでのおよそ１０ｓの遅延を確保する
必要がある。
【００１５】
また、ブートストラップ抵抗器の使用は、理論的には何の問題もなく可能であ
る。しかし、実際には大抵の場合、コストの問題のゆえに実現しない。
る。しかし、実際には大抵の場合、コストの問題のゆえに実現しない。
【００１６】
最後に、特に、バンドギャップの大きな半導体物質の場合には、例えば、Ｐ+
にドープされた保護域（Schutzring）によってショットキーダイオードを取り巻
くことがさらに考えられる。しかし、この措置は、ショットキーダイオードのチ
ップの所要面積が、確実に２０％ほど上昇することにつながる。そのような半導
体物質およびさらなるプロセス工程が必要となることから、ウェハーのコストが
高くつくため、この解決策の使用は制限されるのである。
にドープされた保護域（Schutzring）によってショットキーダイオードを取り巻
くことがさらに考えられる。しかし、この措置は、ショットキーダイオードのチ
ップの所要面積が、確実に２０％ほど上昇することにつながる。そのような半導
体物質およびさらなるプロセス工程が必要となることから、ウェハーのコストが
高くつくため、この解決策の使用は制限されるのである。
【００１７】
したがって、本発明の目的は、費用を抑えつつ、一時的にオーバーフローした
インパルスから確実に保護できるショットキーダイオードを保護するための構造
を提供することである。
インパルスから確実に保護できるショットキーダイオードを保護するための構造
を提供することである。
【００１８】
冒頭で述べたような構造の場合、少なくとも２つのＳｉ−ＰＩＮダイオードま
たはＳｉ−ＰＮダイオードからなる直列接続をショットキーダイオードと並列に
備えることによって、この目的は本発明によって達成される。
たはＳｉ−ＰＮダイオードからなる直列接続をショットキーダイオードと並列に
備えることによって、この目的は本発明によって達成される。
【００１９】
上記ショットキーダイオードは接合半導体からなり、バンドギャップが大きい
ことが好ましい。また、これには例えばＧａＮをも使用できるが、適した半導体
物質はＳｉＣである。
ことが好ましい。また、これには例えばＧａＮをも使用できるが、適した半導体
物質はＳｉＣである。
【００２０】
本発明による構造の場合、直列に位置する２つのＳｉ−ＰＩＮ（またはＳｉ−
ＰＮ）ダイオードを並列接続することによって、ショットキーダイオードを十分
に保護できる。このことは、とりわけ、入力電流時の稼動に適している。また、
Ｓｉ-ＰＩＮダイオードまたはＳｉ−ＰＮダイオードを２つ以上使用することも
できる。ＰＩＮ（またはＰＮ）ダイオードは、遅くとも、ショットキーダイオー
ドがダイオード許容電圧Ｖｆの著しい上昇を示す（図５参照）電流領域で、電流
の主な部分（Hauptanteil）を受け取る。通常の稼動状態では、例えば、ＳｉＣ
ショットキーダイオードには、約１．４Ｖの電圧Ｖｆが降下する。次に、ＰＩＮ
（またはＰＮ）ダイオードは活発ではなくなり（Ｓｉ−ＰＮダイオードの閾値電
圧は、およそ０．７３Ｖに達し、その結果、この電圧は直列接続された２つのダ
イオードの場合、約１．４６Ｖの値となる）、それによってあまり影響のない、
余分でわずかな蓄積電荷が生じるだけである。
ＰＮ）ダイオードを並列接続することによって、ショットキーダイオードを十分
に保護できる。このことは、とりわけ、入力電流時の稼動に適している。また、
Ｓｉ-ＰＩＮダイオードまたはＳｉ−ＰＮダイオードを２つ以上使用することも
できる。ＰＩＮ（またはＰＮ）ダイオードは、遅くとも、ショットキーダイオー
ドがダイオード許容電圧Ｖｆの著しい上昇を示す（図５参照）電流領域で、電流
の主な部分（Hauptanteil）を受け取る。通常の稼動状態では、例えば、ＳｉＣ
ショットキーダイオードには、約１．４Ｖの電圧Ｖｆが降下する。次に、ＰＩＮ
（またはＰＮ）ダイオードは活発ではなくなり（Ｓｉ−ＰＮダイオードの閾値電
圧は、およそ０．７３Ｖに達し、その結果、この電圧は直列接続された２つのダ
イオードの場合、約１．４６Ｖの値となる）、それによってあまり影響のない、
余分でわずかな蓄積電荷が生じるだけである。
【００２１】
次に、本発明を添付図面に基づいて詳述する。図１は、ＰＦＣ段階を有するス
イッチング回路網の基本構造を示す図である。図２ａおよび図２ｂは、ダイオー
ドに１つまたは２つのＳｉＣ−ＰＩＮダイオードを並列接続できるＰＦＣ段階の
操作において、異なるダイオードを配置する場合の、逆電流の最高値の推移を示
す図である。図３は、従来のＳｉ−ＰＩＮダイオードの構造を示す図である。図
４ａおよび４ｂは、Ｓｉダブルダイオード（Si-Doppeldiode）（図４ａ）、およ
び、ドーピング領域がショットキー接触に用いられているダブルダイオード（図
４ｂ）の構造を示す図である。図５は、ダイオード許容電流Ｉｆに基づくダイオ
ード許容電圧Ｖｆの推移を示す図である。図６は、Ｓｉ−ＰＩＮダイオードの使
用中に、３００Ｗの回路網をＯＮ状態にした場合の電流および電圧の推移を示す
図である。なお、図５および図６については、すでに冒頭において詳述している
。
イッチング回路網の基本構造を示す図である。図２ａおよび図２ｂは、ダイオー
ドに１つまたは２つのＳｉＣ−ＰＩＮダイオードを並列接続できるＰＦＣ段階の
操作において、異なるダイオードを配置する場合の、逆電流の最高値の推移を示
す図である。図３は、従来のＳｉ−ＰＩＮダイオードの構造を示す図である。図
４ａおよび４ｂは、Ｓｉダブルダイオード（Si-Doppeldiode）（図４ａ）、およ
び、ドーピング領域がショットキー接触に用いられているダブルダイオード（図
４ｂ）の構造を示す図である。図５は、ダイオード許容電流Ｉｆに基づくダイオ
ード許容電圧Ｖｆの推移を示す図である。図６は、Ｓｉ−ＰＩＮダイオードの使
用中に、３００Ｗの回路網をＯＮ状態にした場合の電流および電圧の推移を示す
図である。なお、図５および図６については、すでに冒頭において詳述している
。
【００２２】
図１は、ＰＦＣ段階を有するスイッチング回路網の基本構造を示している。入
力部１には、ブリッジ回路、チョークコイル２およびダイオードデバイス３を接
続する。ダイオードデバイス３は、一方ではスイッチングトランジスタ４と、他
方では補助コンデンサ５と連結している。制御装置６は、スイッチングトランジ
スタ４と他のスイッチングトランジスタ７とのゲート電極と連結している。また
、上記制御装置は、補助コンデンサ５の充電状態を制御・測定し、スイッチング
回路網を制御する。
力部１には、ブリッジ回路、チョークコイル２およびダイオードデバイス３を接
続する。ダイオードデバイス３は、一方ではスイッチングトランジスタ４と、他
方では補助コンデンサ５と連結している。制御装置６は、スイッチングトランジ
スタ４と他のスイッチングトランジスタ７とのゲート電極と連結している。また
、上記制御装置は、補助コンデンサ５の充電状態を制御・測定し、スイッチング
回路網を制御する。
【００２３】
加えて、チョークコイル２の前には、さらにサーミスター抵抗器８が接続され
ている。
ている。
【００２４】
本発明によって、ダイオードデバイス３用に、２つの ２ Ｓｉ−ＰＩＮ（ま
たはＰＮ）ダイオード９からなる直列接続とショットキーダイオード１０との並
列接続を用いる。なお、ショットキーダイオード１０には、例えば、ＳｉＣショ
ットキーダイオードを使用できる。
たはＰＮ）ダイオード９からなる直列接続とショットキーダイオード１０との並
列接続を用いる。なお、ショットキーダイオード１０には、例えば、ＳｉＣショ
ットキーダイオードを使用できる。
【００２５】
ＰＦＣ段階の基本的な機能については、例えば、M.Herfurth「力率制御装置Ｔ
ＤＡ４８６２の使用（Power Factor Controller TDA 4862 Applications）」(Si
emens AT2 9402 E)に記述されている。
ＤＡ４８６２の使用（Power Factor Controller TDA 4862 Applications）」(Si
emens AT2 9402 E)に記述されている。
【００２６】
すでに冒頭で述べたように、直列に配置された２つのＳｉ−ＰＩＮダイオード
９とショットキーダイオード１０とが並列接続であることによって、ショットキ
ーダイオード１０が入力電流から受ける負担は軽減される。ショットキーダイオ
ードが許容電圧Ｖｆの著しい上昇を示す電流領域においては、遅くとも、ＰＩＮ
ダイオード９が、電流の主な部分を受け取っているのである。通常の操作では、
例えば、ＳｉＣショットキーダイオードの電圧Ｖｆは、ほんの１．４Ｖほどに降
下する。Ｓｉ−ＰＩＮダイオード９は、２×０．７３Ｖ＝１．４６Ｖの閾値電圧
の場合には活発ではなく、上記ダイオード９によって、あまり影響のない、余分
でわずかな遮断遅延電荷が発生するだけである。
９とショットキーダイオード１０とが並列接続であることによって、ショットキ
ーダイオード１０が入力電流から受ける負担は軽減される。ショットキーダイオ
ードが許容電圧Ｖｆの著しい上昇を示す電流領域においては、遅くとも、ＰＩＮ
ダイオード９が、電流の主な部分を受け取っているのである。通常の操作では、
例えば、ＳｉＣショットキーダイオードの電圧Ｖｆは、ほんの１．４Ｖほどに降
下する。Ｓｉ−ＰＩＮダイオード９は、２×０．７３Ｖ＝１．４６Ｖの閾値電圧
の場合には活発ではなく、上記ダイオード９によって、あまり影響のない、余分
でわずかな遮断遅延電荷が発生するだけである。
【００２７】
図２ａおよび図２ｂは、３００Ｗに設定された図１のスイッチング回路網が有
するスイッチング曲線を示している。図２ａは、０．２２μｓ〜０．３８μｓの
時間経過を、図２ｂは、０．１５μｓ〜０．５５μｓの時間経過をスイッチング
工程にしたがって具体的に示しており、図２ａの右上には比較のために図２ｂを
挙げている。
するスイッチング曲線を示している。図２ａは、０．２２μｓ〜０．３８μｓの
時間経過を、図２ｂは、０．１５μｓ〜０．５５μｓの時間経過をスイッチング
工程にしたがって具体的に示しており、図２ａの右上には比較のために図２ｂを
挙げている。
【００２８】
ダイオード１０がＳｉＣショットキーダイオードであり、それにＳｉ−ＰＩＮ
ダイオードのみが並列に接続されている場合（参照：線−で示されている曲線の
推移）、このダイオード９はＯＮ状態になり、逆電流の最高値に達する。それに
対して、ＳｉＣショットキーダイオードおよび直列に接続された２つのＳｉ−Ｐ
ＩＮ（またはＰＮ）ダイオードが並列に位置する場合（参照：点線---で示され
ている曲線の推移）、ＯＮ状態にはならず、蓄積電荷量はそのような簡易なダイ
オードへのスイッチ装着（Diodenbeschaltung）と比較できる程度のものである
（参照：線…で示されている曲線の推移）。
ダイオードのみが並列に接続されている場合（参照：線−で示されている曲線の
推移）、このダイオード９はＯＮ状態になり、逆電流の最高値に達する。それに
対して、ＳｉＣショットキーダイオードおよび直列に接続された２つのＳｉ−Ｐ
ＩＮ（またはＰＮ）ダイオードが並列に位置する場合（参照：点線---で示され
ている曲線の推移）、ＯＮ状態にはならず、蓄積電荷量はそのような簡易なダイ
オードへのスイッチ装着（Diodenbeschaltung）と比較できる程度のものである
（参照：線…で示されている曲線の推移）。
【００２９】
図３は、ｎ-型伝導性のシリコン半導体ボディー１１を備えた６００Ｖ用の従
来のＰＮ高電圧ダイオードを示している。なお、このシリコン半導体ボディー１
１では、ｐ型伝導帯１２が、例えば、拡散によって形成される。半導体ボディー
１１および伝導帯１２の第１表面１３には、縁酸化物層（Rand-Oxidschicht）１
４、ポリアミド層１５および、例えば、ルミニウムからなる金属接触層１６が位
置している。その一方で、表面１３と向かいあう半導体ボディー１１の表面１７
には、他の金属接触層１８が備えられている。なお、ダイオードを、ＰＮ接合地
点において記号Ｄ１によって示す。
来のＰＮ高電圧ダイオードを示している。なお、このシリコン半導体ボディー１
１では、ｐ型伝導帯１２が、例えば、拡散によって形成される。半導体ボディー
１１および伝導帯１２の第１表面１３には、縁酸化物層（Rand-Oxidschicht）１
４、ポリアミド層１５および、例えば、ルミニウムからなる金属接触層１６が位
置している。その一方で、表面１３と向かいあう半導体ボディー１１の表面１７
には、他の金属接触層１８が備えられている。なお、ダイオードを、ＰＮ接合地
点において記号Ｄ１によって示す。
【００３０】
遮断状態時に電圧がかかる（aufnehmen）従来の高電圧ダイオードに、本発明
によって、別のＮドープされた層１９を塗布する（図４ａ参照）。この層１９の
ドーピング量は、界面突破電荷（Flaechendurchbruchsladung）よりも少なく、
（１．３〜１．８）１０12ｃｍ-2以下である。
によって、別のＮドープされた層１９を塗布する（図４ａ参照）。この層１９の
ドーピング量は、界面突破電荷（Flaechendurchbruchsladung）よりも少なく、
（１．３〜１．８）１０12ｃｍ-2以下である。
【００３１】
ダイオードＤ１が順方向に位置する場合、層１９と伝導帯１２との間のダイオ
ードＤ２を、逆方向に挿入する。続いて、ｐ+型伝導層２０を層１９に配置する
。
ードＤ２を、逆方向に挿入する。続いて、ｐ+型伝導層２０を層１９に配置する
。
【００３２】
加えて、層１９・２０および伝導帯１２を、それぞれ拡散および／またはイオ
ン注入によって生成できる。
ン注入によって生成できる。
【００３３】
層２０に関して、これと層１９との間には、ダイオードＤ３が備えられている
。ダイオードＤ２を逆方向に配置する場合、ダイオードＤ３をダイオードＤ１と
同じく順方向に挿入する。
。ダイオードＤ２を逆方向に配置する場合、ダイオードＤ３をダイオードＤ１と
同じく順方向に挿入する。
【００３４】
層２０の替わりに、ダイオードＤ３を形成するショットキー接触部２１を塗布
することもできる（図４ｂ参照）。また、この層および領域２０を使用しないで
もよい。
することもできる（図４ｂ参照）。また、この層および領域２０を使用しないで
もよい。
【００３５】
図４ａに示した構造では、ｐ型・ｎ型伝導層１９・２０およびｐ型伝導帯１２
に空乏層が生じる。ｎ型伝導層１９を、荷電粒子を用いて空にすると、伝導帯１
２と層１９との間に位置するＰＮ接合の空乏層は、層２０の方向に突き出る。そ
してさらに、前方向（Vorwaertsrichtung）への有効電圧を、ドーピングとＮ型
伝導層１９の幅とによって、特定の範囲に設定できる。
に空乏層が生じる。ｎ型伝導層１９を、荷電粒子を用いて空にすると、伝導帯１
２と層１９との間に位置するＰＮ接合の空乏層は、層２０の方向に突き出る。そ
してさらに、前方向（Vorwaertsrichtung）への有効電圧を、ドーピングとＮ型
伝導層１９の幅とによって、特定の範囲に設定できる。
【００３６】
ショットキーダイオード１０とＳｉ−ＰＩＮ（またはＰＮ）ダイオード９とは
、個々のチップとして、またはＳｉダブルダイオードとして、ハウジングに格納
される（図４ａ・図４ｂ参照）。このことが、構造の組み立てを著しく緩和して
いる。
、個々のチップとして、またはＳｉダブルダイオードとして、ハウジングに格納
される（図４ａ・図４ｂ参照）。このことが、構造の組み立てを著しく緩和して
いる。
【００３７】
また、接合半導体を用いた場合には、Ｓｉダブルダイオードにかかる費用を、
面積縮小によって簡単に補える。このようなショットキーダイオードの面積縮小
は、オーバーフローを完全に回避することによって可能となる。
面積縮小によって簡単に補える。このようなショットキーダイオードの面積縮小
は、オーバーフローを完全に回避することによって可能となる。
【００３８】
上述の実施形態では、両ダイオードＤ１とＤ３とを直列に接続している。さら
に他のダイオードをここで直列に接続することもできるので、ショットキーダイ
オードに対して並列に、複数のＳｉ−ＰＩＮダイオードまたはＳｉ−ＰＮダイオ
ードが、互いに直列に配置されている。このＳｉ−ＰＩＮダイオードまたはＳｉ
−ＰＮダイオードを、半導体ボディーに簡単に組み込むことができる（図４ａ・
図４ｂ参照）。
に他のダイオードをここで直列に接続することもできるので、ショットキーダイ
オードに対して並列に、複数のＳｉ−ＰＩＮダイオードまたはＳｉ−ＰＮダイオ
ードが、互いに直列に配置されている。このＳｉ−ＰＩＮダイオードまたはＳｉ
−ＰＮダイオードを、半導体ボディーに簡単に組み込むことができる（図４ａ・
図４ｂ参照）。
【図１】
図１は、ＰＦＣ段階を有するスイッチング回路網の基本構造を示す図である。
【図２】
図２ａおよび図２ｂは、ダイオードに１つまたは２つのＳｉＣ−ＰＩＮダイオ
ードを並列接続できるＰＦＣ段階の操作において、異なるダイオードを配置する
場合の、逆電流の最高値の推移を示す図である。
ードを並列接続できるＰＦＣ段階の操作において、異なるダイオードを配置する
場合の、逆電流の最高値の推移を示す図である。
【図３】
図３は、従来のＳｉ−ＰＩＮダイオードの構造を示す図である。
【図４】
図４ａおよび図４ｂは、Ｓｉダブルダイオード（図４ａ）、および、ドーピン
グ領域がショットキー接触に用いられているダブルダイオード（図４ｂ）の構造
を示す図である。
グ領域がショットキー接触に用いられているダブルダイオード（図４ｂ）の構造
を示す図である。
【図５】
図５は、ダイオード許容電流Ｉｆに基づくダイオード許容電圧Ｖｆの推移を示
す図である。
す図である。
【図６】
図６は、Ｓｉ−ＰＩＮダイオードの使用中に、３００Ｗの回路網をＯＮ状態に
した場合の電流および電圧の推移を示す図である。
した場合の電流および電圧の推移を示す図である。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１４年２月２６日（２００２．２．２６）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００２
【補正方法】変更
【補正の内容】
【０００２】
しかし、通常の半導体物質はバンド構造であるために、シリコンおよびその上
に塗布されたショットキー接触部は、遮断電流を交換できる場合には最大約２０
０Ｖの遮断電圧を有するショットキーダイオードを備えている必要がある（beau
fschlagen）。そして、シリコンからなるショットキーダイオードと比較して、
例えば、炭化珪素（ＳｉＣ）のようなバンドギャップの大きな半導体物質からな
るショットキーダイオードの利点は、遮断電圧が著しく高いという点にある。例
えば、ＳｉＣの場合には、遮断電流値は１７００Ｖ以上に達する。ＳｉＣダイオ ードの製造方法については、例えば、アメリカ特許広報５，７８９，３１１に記 述がある。
に塗布されたショットキー接触部は、遮断電流を交換できる場合には最大約２０
０Ｖの遮断電圧を有するショットキーダイオードを備えている必要がある（beau
fschlagen）。そして、シリコンからなるショットキーダイオードと比較して、
例えば、炭化珪素（ＳｉＣ）のようなバンドギャップの大きな半導体物質からな
るショットキーダイオードの利点は、遮断電圧が著しく高いという点にある。例
えば、ＳｉＣの場合には、遮断電流値は１７００Ｖ以上に達する。ＳｉＣダイオ ードの製造方法については、例えば、アメリカ特許広報５，７８９，３１１に記 述がある。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
本目的は、請求項１の特徴による構造によって達成される。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 グリーブル，エーリッヒ
ドイツ連邦共和国 84405 ドルフェン
バーンヴェック 25
Ｆターム(参考） 4M104 AA01 CC03 FF32 GG03
5F038 BH04 BH05 DF01 EZ13 EZ20
Claims (10)
- 【請求項１】 一時的にオーバーフローしたインパルスからショットキーダイオードを保護す
るための構造において、 ショットキーダイオード（１０）に並列に、少なくとも２つのＳｉ−ＰＩＮダ
イオードまたはＳｉ−ＰＮダイオードからなる直列接続を備えていることを特徴
とするショットキーダイオード用の防御構造。 - 【請求項２】 上記ショットキーダイオード（１０）を、接合半導体から形成することを特徴
とする請求項１に記載の構造。 - 【請求項３】 上記ショットキーダイオード（１０）を、バンドギャップの大きな半導体物質
から形成することを特徴とする請求項１または２に記載の構造。 - 【請求項４】 上記ショットキーダイオード（１０）を、ＳｉＣまたはＧａＮから形成するこ
とを特徴とする請求項１〜３の何れか１項に記載の構造。 - 【請求項５】 上記少なくとも２つのＳｉ−ＰＩＮダイオードまたはＳｉ−ＰＮダイオード（
９）を、シリコンボディーに組み込むことを特徴とする請求項１〜４の何れか１
項に記載の構造。 - 【請求項６】 上記少なくとも２つのＳｉ−ＰＩＮダイオードまたはＳｉ−ＰＮダイオード（
９）に関して、もう１つのショットキーダイオード（Ｄ３´）を、上記ＰＩＮダ
イオードまたはＰＮダイオード（９）と直列に、シリコンボディーに組み込むこ
とを特徴とする請求項１〜５の何れか１項に記載の構造。 - 【請求項７】 上記ショットキーダイオード（１０）と、少なくとも２つのＳｉ−ＰＩＮダイ
オードまたはＳｉ−ＰＮダイオード（９）とが、ハウジングにまとめて備えられ
ていることを特徴とする請求項１〜６の何れか１項に記載の構造。 - 【請求項８】 上記ショットキーダイオード（１０）と、少なくとも２つのＳｉ−ＰＩＮダイ
オードまたはＳｉ−ＰＮダイオード（９）とが、回路網のＰＦＣ段階に備えられ
ていることを特徴とする請求項１〜７の何れか１項に記載の構造。 - 【請求項９】 上記ＰＩＮダイオードまたはＰＮダイオードに対して直列に位置するショット
キーダイオード（Ｄ３´）も、まとめてハウジングまたはＰＦＣ段階に備えられ
ていることを特徴とする請求項７または８に記載の構造。 - 【請求項１０】 ２つのＳｉ−ＰＩＮダイオードまたはＳｉ−ＰＮダイオードからなる直列接続
のＮドープされた層が、（１．３〜１．８）×１０12ｃｍ2の荷電粒子より少な
い界面突破電荷を有することを特徴とする請求項１〜９の何れか１項に記載の構
造。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10004983A DE10004983C1 (de) | 2000-02-04 | 2000-02-04 | Schutzanordnung für Schottky-Diode |
| DE10004983.4 | 2000-02-04 | ||
| PCT/EP2001/000497 WO2001057925A1 (de) | 2000-02-04 | 2001-01-17 | Schutzanordnung für schottky-diode |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003522417A true JP2003522417A (ja) | 2003-07-22 |
| JP2003522417A5 JP2003522417A5 (ja) | 2006-12-14 |
| JP3953816B2 JP3953816B2 (ja) | 2007-08-08 |
Family
ID=7629858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001557088A Expired - Fee Related JP3953816B2 (ja) | 2000-02-04 | 2001-01-17 | ショットキーダイオード用の防御構造 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6714397B2 (ja) |
| EP (1) | EP1252656B1 (ja) |
| JP (1) | JP3953816B2 (ja) |
| DE (2) | DE10004983C1 (ja) |
| TW (1) | TW516241B (ja) |
| WO (1) | WO2001057925A1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006253503A (ja) * | 2005-03-11 | 2006-09-21 | Anritsu Corp | マイクロ波モノリシック集積回路 |
| JP2009535853A (ja) * | 2006-05-02 | 2009-10-01 | セミサウス ラボラトリーズ インコーポレイテッド | サージ電流保護を伴う半導体デバイスとその製造方法 |
| JP2009545179A (ja) * | 2006-07-26 | 2009-12-17 | フェアチャイルド・セミコンダクター・コーポレーション | ワイドバンドギャップデバイスのためのアバランシェ保護 |
| JP2012156548A (ja) * | 2012-04-18 | 2012-08-16 | Hitachi Ltd | フリーホイールダイオードを有する回路装置 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7012793B2 (en) * | 2002-12-06 | 2006-03-14 | Delta Electronics, Inc. | Power converter with polarity reversal and inrush current protection circuit |
| US7034345B2 (en) * | 2003-03-27 | 2006-04-25 | The Boeing Company | High-power, integrated AC switch module with distributed array of hybrid devices |
| US7333521B1 (en) * | 2003-12-04 | 2008-02-19 | National Semiconductor Corporation | Method of sensing VCSEL light output power by monitoring electrical characteristics of the VCSEL |
| US7630422B1 (en) | 2005-01-14 | 2009-12-08 | National Semiconductor Corporation | Driver for vertical-cavity surface-emitting laser and method |
| CN101371416A (zh) * | 2005-07-27 | 2009-02-18 | 普洛泰克设备有限公司 | 低电容瞬变电压抑制器 |
| FR2914784B1 (fr) * | 2007-04-05 | 2009-08-14 | St Microelectronics Sa | Composant dipolaire unidirectionnel a protection en surintensite. |
| JP2010238835A (ja) * | 2009-03-31 | 2010-10-21 | Fuji Electric Systems Co Ltd | 複合半導体整流素子とそれを用いた電力変換装置 |
| EP2908415A1 (en) * | 2014-02-13 | 2015-08-19 | Nxp B.V. | Diode circuit and power factor correction boost converter using the same |
| CN107276405B (zh) * | 2017-05-27 | 2019-06-04 | 南京理工大学 | 微细电火花脉冲电源及基于该电源的分段控制方法 |
| US20230008159A1 (en) * | 2021-07-08 | 2023-01-12 | Macom Technology Solutions Holdings, Inc. | Tr switch with high rx power protection |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2165116B (en) * | 1984-09-29 | 1987-11-25 | Standard Telephones Cables Plc | Optical receiver |
| DE3934577A1 (de) * | 1989-10-17 | 1991-04-18 | Philips Patentverwaltung | Stromversorgungseinrichtung mit einschaltstrombegrenzungsschaltung |
| FR2689317B1 (fr) * | 1992-03-26 | 1994-06-17 | Sgs Thomson Microelectronics | Circuit integre constituant un reseau de diodes de protection. |
| EP0646964B1 (en) * | 1993-09-30 | 1999-12-15 | Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno | Integrated structure active clamp for the protection of power devices against overvoltages, and manufacturing process thereof |
| JPH0897441A (ja) * | 1994-09-26 | 1996-04-12 | Fuji Electric Co Ltd | 炭化けい素ショットキーダイオードの製造方法 |
| US5536958A (en) * | 1995-05-02 | 1996-07-16 | Motorola, Inc. | Semiconductor device having high voltage protection capability |
| US5652700A (en) * | 1995-10-16 | 1997-07-29 | Computer Products, Inc. | Low cost AC-to-DC converter having input current with reduced harmonics |
| US5986832A (en) * | 1996-06-13 | 1999-11-16 | Vtc Inc. | Write driver with Schottky diodes to improve switching rate and reliability |
| US5801519A (en) * | 1996-06-21 | 1998-09-01 | The Board Of Trustees Of The University Of Illinois | Self-excited power minimizer/maximizer for switching power converters and switching motor drive applications |
| DE19740542C1 (de) | 1997-09-15 | 1998-12-17 | Siemens Nixdorf Inf Syst | Dämpfungseinrichtung für Leistungsdioden |
-
2000
- 2000-02-04 DE DE10004983A patent/DE10004983C1/de not_active Expired - Fee Related
-
2001
- 2001-01-17 EP EP01909642A patent/EP1252656B1/de not_active Expired - Lifetime
- 2001-01-17 WO PCT/EP2001/000497 patent/WO2001057925A1/de active Application Filing
- 2001-01-17 DE DE50114882T patent/DE50114882D1/de not_active Expired - Lifetime
- 2001-01-17 JP JP2001557088A patent/JP3953816B2/ja not_active Expired - Fee Related
- 2001-02-02 TW TW090102176A patent/TW516241B/zh not_active IP Right Cessation
-
2002
- 2002-08-05 US US10/213,419 patent/US6714397B2/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006253503A (ja) * | 2005-03-11 | 2006-09-21 | Anritsu Corp | マイクロ波モノリシック集積回路 |
| JP2009535853A (ja) * | 2006-05-02 | 2009-10-01 | セミサウス ラボラトリーズ インコーポレイテッド | サージ電流保護を伴う半導体デバイスとその製造方法 |
| JP2009545179A (ja) * | 2006-07-26 | 2009-12-17 | フェアチャイルド・セミコンダクター・コーポレーション | ワイドバンドギャップデバイスのためのアバランシェ保護 |
| JP2012156548A (ja) * | 2012-04-18 | 2012-08-16 | Hitachi Ltd | フリーホイールダイオードを有する回路装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW516241B (en) | 2003-01-01 |
| EP1252656A1 (de) | 2002-10-30 |
| JP3953816B2 (ja) | 2007-08-08 |
| WO2001057925A1 (de) | 2001-08-09 |
| DE50114882D1 (de) | 2009-06-18 |
| EP1252656B1 (de) | 2009-05-06 |
| US20030035259A1 (en) | 2003-02-20 |
| US6714397B2 (en) | 2004-03-30 |
| DE10004983C1 (de) | 2001-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7009256B2 (en) | Semiconductor over-voltage protection structure for integrated circuit and for diode | |
| JP2003522417A (ja) | ショットキーダイオード用の防御構造 | |
| US8835976B2 (en) | Method and system for ultra miniaturized packages for transient voltage suppressors | |
| US8872223B2 (en) | Programmable SCR for ESD protection | |
| US4963970A (en) | Vertical MOSFET device having protector | |
| EP1902466A2 (en) | Schottky diode with improved surge capability | |
| JP3983285B2 (ja) | 供給電圧により負荷を動作させる回路 | |
| US3590339A (en) | Gate controlled switch transistor drive integrated circuit (thytran) | |
| KR20240078639A (ko) | SiC 기반 보호 디바이스를 위한 구조 및 방법 | |
| CN107293533B (zh) | 瞬态电压抑制器及其制造方法 | |
| US4972247A (en) | High energy event protection for semiconductor devices | |
| EP3987661B1 (en) | Device design for short circuit protection of transistors | |
| JPH0774357A (ja) | 電流制限回路 | |
| US9035351B2 (en) | Semiconductor device | |
| CN205609525U (zh) | 电子设备与集成电路 | |
| CN110610935B (zh) | 电力电子装置 | |
| CN107301996B (zh) | 瞬态电压抑制器及其制造方法 | |
| EP0520701B1 (en) | An integrated solution to high voltage load dump conditions | |
| KR100945626B1 (ko) | 과도 전압 억제 회로 | |
| JP2001210651A (ja) | 半導体装置 | |
| CN219040484U (zh) | 瞬态电压抑制器件 | |
| CN219040487U (zh) | 非对称双向瞬态电压抑制器件 | |
| JP2015012259A (ja) | 半導体装置 | |
| CN212323005U (zh) | 一种保护装置产品 | |
| CN107301997B (zh) | 瞬态电压抑制器及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060714 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060725 |
|
| A524 | Written submission of copy of amendment under article 19 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20061025 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20061025 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070327 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070425 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |