TW516241B - Protection-arrangement for Schottky-diode - Google Patents

Description

516241 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（） 本發明涉及一種蕭特基二極體用之保護配置，其可防 止短暫之過（Q v e r)電流脈衝。 在二極體之很多應用中（其中各二極體以快速之順序 在截止方向與導通方向中切換而操作者）’在各二極體 中須力求一種儘可能少之儲存電荷，因爲在二極體切換 時此種儲存電荷會造成一種切換損耗。就此點而言，蕭 特基二極體較具有PN-接面之二極體（即，PN-二極體及 PIN二極體）優越很多’适是因爲蕭彳寸基一'極體已知在 半導體本體中不具有大量電荷。由於此一原因，在各種 應用中（其中各二極體以快速之順序在截止方向與導通 方向中切換而操作者）較佳是使用蕭特基二極體。 但現在由於一般半導體材料矽之能帶結構以及施加在 矽上之蕭特基接觸區使蕭特基二極體在截止電流正常之 情況下只能施加大約200V之最大截止電壓。相對於由 矽構成之蕭特基二極體而言，由半導體材料構成之蕭特 基二極體具有較大之能帶間隙（如碳化矽（SiC)中所示 者）且所具有之優點是：大很多之截止電壓。因此在 SiC時此種載止電壓値可大於1 700V。 在蕭特基二極體中，二極體前向偏壓V f在電流I是 定値時隨著蕭特基二極體之溫度T而增大，在SiC中其 電阻R大約與T2·5成比例。蕭特基二極體中之損耗功率 因此會增大，這樣會發出更多熱量。在一固定之期間超 過所施加之臨界（cnUcal)電流時，二極體之前向偏壓Vf 會以非線性方式大幅上升。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------------------^---------^ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 516241 A7 B7 五、發明說明（2 ) 此種關係顯示在第5圖中，其中顯示三種不同二極體 之二極體前向偏壓Vf對二極體前向電流If之關係’其 中一種是在溫度25 °C時且另二種是在1 〇〇 °C時之情況。 可使用一些設計成4A (直流電流）之SiC蕭特基二極體 作爲二極體，其上施加正弦形式之過電流脈衝大約1〇 毫秒（ms)之久且測量此二極體前向偏壓Vf之峰値。使二 極體發生崩潰時之電流値是以黑點表示。 在各種不同之電子電路中會產生習知之短暫之非週期 性之過（ove〇電流尖峰，特別是以下之情況時會如此， 即，在此種電子電路接通而使各支承（back up)電容器充 電時。此種過電流尖峰所需求之元件必須設計成可用於 非週期性之負載中。此種元件通常是很大的，但這樣會 使各元件之其它動態特性劣化而使這些元件之成本較 高。 以下之例子將提及一種切換式電源供應器之與第1圖 有關之另一未受保護之PFC(power factor correction)級 (stage)。在此種PFC級中在主電源電壓接入之後此 M0SFET-開關首先截止（off)，在此種狀態中此支承電容 器被充電。在設計成300W之切換式電源供應器中此支 承電容器之電容値可達到220uF。流經此PFC級之二極 體中之電流然後到達70A之最大値，則I2t-負載値可大 於4A2S之大小，如第6圖所示，其中顯示300W之主電 源組件之輸入電壓及其Si-PIN-二極體之二極體電流在 接通之後對該時間t之關係。 ^ -4- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 516241 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（3 ) 目前通常考慮不同之措施，以便保護Si-pin-二極體 或電流源使不會受到接通時之尖峰電流。 首先可考慮使二極體有一種很大之尺寸，使其在每一 情況都可忍受所預期之電流尖鋒。但由於此種大尺寸會 使所儲存之電荷增加’這樣會使操作時之切換損耗增大 且使組件成本增大。 此外，一種熱導體電阻（ntc)可與二極體串聯。例 如，可使用冷電阻値大約是1 〇w之熱導體電阻，以便在 功率大於2WW之電源組件中使切換時之電流尖峰値減 少，因此可防止電源干擾且不會觸發各自動斷路器。但 在使用此種熱導體電阻時，在操作狀態中對300W之電 源組件會產生一種大約0.5W之殘留電阻，這會在熱導 體電阻上另外造成大約1 W之靜態功率損耗。

在功率値較大之電源組件中亦可使用所謂Boot-Strap 電阻，其類似於熱導體電阻而串聯至二極體。一種與這 些Boot-Strap電阻並聯之半導體開關（特別是IGBT (B i ρ ο 1 a r t r a n s t 〇 r w 11 h 1 s ο 1 a t e d g a t e))或閘流體（T h y r i s t 〇 r) 在接通之後使Boot-Strap電阻短路。此種措施較貴，但 在正常操作時實際上不會另外產生功率上之損耗。 如上所述，蕭特基二極體之優點是很低之反向延遲電 荷，其中各寬能帶間隙-蕭特基二極體（其是以大能帶 間隙之半導體材料爲主）在小的漏電流時另外可達到較 大之截止電壓。由於此一原因，使用SiC蕭特基二極體 於切換式電源供應器之PFC級中長久以來即被考慮，以 --------------------訂---------^ —^_wl (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） — 經濟部智慧財產局員工消費合作社印製 516241 A7 B7 五、發明說明（4 ) 使在此種切換式電源供應器中在截止方向和導通方向中 達成·種以快速序列變換之操作。這較傳統之PIN二極 體而言可達成一種最小化之動態損耗。 但現在此種蕭特基二極體對高的切入電流特別敏感， 已如本文開頭所述，因此在每一情況中都須受到保護使 不會受此種切入電流尖峰之侵入。 上述爲PIN _•極體所考慮之保遵措施在其用作蕭特基 二極體時會造成一些特殊之問題。 很大之二極體面積不會由於所儲存之電荷增大而較危 險，而是由於此種蕭特基二極體之基材成本使此種很大 之二極體面積成爲更嚴重。這特別適用於化合物形式之 半導體（例如，SiC)。 在使用一種熱導體電阻時，則需要一種冷電阻値是 20W之熱導體電阻以保護SiC蕭特基二極體（其可流過 300W電源組件所需之4A之持續性電流），SiC二極體 因此可有效地受到保護，如各種硏究中已顯示者。但此 種熱導體電阻會使正常操作中之損耗功率大大地提高。 此外，在功率較小之電源組件中通常須安裝一種熱導體 電阻。在使用熱導體電阻時在重新切入之過程中另外須 遵守1 0秒之時間延遲，此時熱導體可冷卻。 使用Boot-Strap電阻理論上是極爲可能的。但由於成 本原因在大部份之應用中不使用此種電阻。 最後，特別是在大能帶間隙之半導體材料中仍須考 慮：藉由一種p +摻雜之保護環來圍繞此蕭特基二極體。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) ^_I___ 經濟部智慧財產局員工消費合作社印製 516241 A7 --- B7 發明說明（5 ) 但此種方式會使蕭特基二極體之晶片面積需求大大地提 局大約20%。此種半導體材料所需之高的晶圓成本及所 需之其它製程中之各步驟限制了此種方式之可用性。 本發明之目的是提供一種配置以保護蕭特基二極體， 其能可靠地保護此蕭特基二極體使不會受到短暫之過 (over)電流脈衝之侵入且不需很高之費用。 依據本發明，此目的在本文開頭所述形式之配置中是 以下述方式達成：由至少二個Si-PIN二極體或Si-PN二 極體所構成之串聯電路並聯至此蕭特基二極體。 此蕭特基二極體較佳是由化合物形式之半導體所構成 且具有很大之能帶間隙。適當之半導體材料是SiC。但 亦可使用GaN。 在本發明之配置中，此蕭特基二極體之充份保護是藉 由二個串聯之Si-PIN-(或Si-PN-)二極體所形成之一些並 聯電路來達成，這特別適用於切入電流發生時之操作情 況中。但亦可使用多於二個之Si-PIN-二極體或Si-PN-二 極體。最遲在此種電流範圍（其中此蕭特基二極體顯不 此二極體-前向偏壓V f大量地上升（請比較第5圖））時 此PIN (或P N)二極體會接收此電流之主要成份。在正常 操作時，大約1 .4V之電壓Vf下降在SiC蕭特基二極體 上。PIN(或PN)二極體因此未受驅動Uc vi ve) ( Si- PN二 極體之臨限（threshold)電壓大約是〇.73V，因此在串聯之 二個二極體中此電壓所具有之値大約是1.46V )，且在 此種二極體中只會出現一種微不足道之很少之額外之貯 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） --------------------訂--------- (請先閱讀背面之注意事項再填寫本頁) 516241 經濟部智慧財產局員工消費合作社印製 A7 B7___ 五、發明說明（6 ) 存電荷。 本發明以下將依據圖式來詳述。圖式簡單說明： 第1圖具有PFC級之切換式電源供應器之構造原理。 第2a、2b圖在PFC級操作時在不同之二極體組態中 反向電流尖峰値之曲線圖，其中S i C二極體可並聯一個 或二個s 1 - PIN二極體。 第3圖傳統Si-PIN二極體之構造。 第4a、4b圖Si-雙二極體（第4a圖）及一種雙二極體之 構造’其中一種摻雜區是由蕭特基—接觸區所取代（第4b 圖）。 第5圖二極體前向偏壓Vf相對於二極體前向電流If 之關係。 第6圖在使用Si-PIN二極體時300W電源組件切入時 之電流-及電壓曲線。 第5、6圖已在本文開頭中詳述。 第1圖是具有PFC級之切換式電源供應器之構造原 理。橋式電路、抗流圈2及二極體兀件3連接於輸入端 1之後。二極體元件3 —方面是與開關電晶體4相連接 且另一方面是與支承電容器5相連接。控制器6是與開 關電晶體4及另一開關電晶體7之閘極電極相連接。控 制器6控制且測量此支承電容器5之充電狀態且控制該 切換式電源供應器。 此外，抗流圈2之前可連接一種熱導體電阻8。 依據本發明，使用一種由二個Si-PIN-(或PN)二極體9 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------------------訂---------線^^ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 516241 A7 B7 五、發明說明（7 ) 所構成之串聯電路及一種蕭特基二極體10所形成之並 聯電路作爲二極體元件3。使用一種SiC-蕭特基二極體 作爲蕭特基二極體1 0。 PFC級之作用原理例如描述在M. Herfurth: “Power Factor Controller TDA 4862 Application”，Siemens AT2 9402 E 中 〇 如本文開頭所述，藉由二個串聯之Si-PIN二極體9並 聯至蕭特基二極體1 0使蕭.特基二極體1 0藉由切入電流 而被去載（unloaded)。最晚是在此電流範圍時（此時蕭 特基二極體顯示一種大幅上升之擊穿電壓Vf)此PIN二 極體9即接收此電流之主要成份。在正常操作時只有大 約1.4V之電壓Vf下降在SiC蕭特基二極體上。此Si-PIN二極體9在臨限電壓2x0.73V二1.46V時是不被驅動 的，且在此種電壓下只會另外出現很微小之反向延遲電 荷。 第2a、2b圖是一些切換曲線，其是由第1圖中300W 之切換式電源供應器所得者，第2a圖是切換過程之後 由0.2 2 // s至0.3 8 // s之時間曲線圖，第2b圖是由〇. 15 μ s至0.5 5 // s之時間曲線圖；爲了比較，第2b圖投影 在第2a圖之右上方。 若二極體10是SiC蕭特基二極體且只有一個Si-PIN 二極體與其並聯（請比較虛線之曲線），則二極體9被 接通且造成一種相對應之反向電流尖峰。反之，若二個 串聯之Si-PIN(或PN)二極體並聯至SiC蕭特基二極體 -9 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------------衣--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 516241 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（） (請比較點線所形成之曲線），則二極體9不會接通且 貯存電荷可與未連接其它二極體時相當（請比較實線之 曲線）。 第3圖是600V之傳統式PN高電壓二極體，其具有η· -導電之矽-半導體本體1 1，其中例如藉由擴散而形成一 種Ρ-導電之區域12。半導體本體11 (或區域12)之第 一表面1 3上存在一種邊緣-氧化物層1 4、聚醯亞胺 (poly 1 mide)層15以及一種例如由鋁所構成之金屬-接觸 層16，在半導體本體11之面對表面13之表面17上設 置另一金屬-接觸層18。二極體本身是由PN接面上之符 號D 1來表示。 依據本發明，在此種傳統之高電壓二極體（其在截止 情況時接收該電壓）上如第4a圖所示施加另一個N-摻 雜層1 9，其摻雜劑量小於平面擊穿電荷者且小於（1.3… 1.8)1012cm_2。 一種在層1 9和區域1 2之間所形成之二極體D2是極 化成截止方向，若此二極體D 1處於前向偏壓時。然後 在層19中形成一種p + -導電層20。 須注意：層1 9、20和區域1 2可分別藉由擴散及/或 離子植入而產生。 利用此層20而在層20及層19之間形成二極體D3。 二極體D3及二極體D1極化成前向偏壓，若二極體D2 配置成截止方向時。 若不用此層20，則亦可施加一種蕭特基接觸區2 1， -10- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂---------線· 516241 A7 _B7 五、發明說明（1Q ) 8…熱導體電阻 9··· Si-PIN 二極體 10···蕭特基二極體 11…半導體本體 1 2…區域 13、1 7…表面 14…邊緣-氧化物層 1 5…聚醯亞胺層 16、18…金屬-接觸層 1 9、2 0…層 -----------------^ I^_w— (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 I 2 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

1. 516241 月//日仆正/史泡/,_太 六、申請專利範圍 第90102176號「蕭特基（Schottky)二極體用之保護配置」 專利案 (91年9月修正） 六、申請專利範圍： 1. 一種蕭特基二極體用之保護配置，其用來防止短暫之 過電流脈衝之侵入，其特徵爲：由至少二個Si-PIN( 或PN)二極體（9)所構成之串聯電路並聯至蕭特基二極 體（10” 2. 如申請專利範圍第1項之配置，其中蕭特基二極體（10) 由化合物式半導體所製成。 3. 如申請專利範圍第1或第2項之配置，其中蕭特基二 極體（10)由能帶間隙較大之半導體材料所製成。 4. 如申請專利範圍第1或第2項之配置，其中此蕭特基 二極體（10)由SiC或GaN所製成。 5. 如申請專利範圍第1項之配置，其中至少二個Si-PIN( 或PN)二極體（9)積體化於矽本體中。 6. 如申請專利範圍第1或第5項之配置，其中除了至少 二個Si_PIN(或PN)二極體（9)之外另有一個蕭特基二 極體（D3，）串聯至此PIN(或PN)二極體（9)而積體化於 矽本體中。 7. 如申請專利範圍第1，2或5項之配置，其中蕭特基 二極體（10)及至少二個Si-PIN(或PN)二極體（9)共同設 置在一種外殻中。 516241 六、申請專利範圍 8. 如申請專利範圍第1，2或5項之配置，其中蕭特基 二極體（10)及至少二個Si-PIN(或PN)二極體（9)設置在 一種切換式電源供應器之PFC級中。 9. 如申請專利範圍第7項之配置，其中蕭特基二極體（1〇) 及至少二個Si-PIN(或PN)二極體（9)設置在一種切換 式電源供應器之PFC級中。 10. 如申請專利範圍第7項之配置，其中此種與PIN(或PN) 二極體串聯之蕭特基二極體（D3’）設置在共同之外殻 中或設置在PFC級中。 11. 如申請專利範圍第8項之配置，其中此種與PIN(或PN) 二極體串聯之蕭特基二極體（D3，）設置在共同之外殼 中或設置在PFC級中。 12. 如申請專利範圍第1或第5項之配置，其中由二個 Si-PIN(或PN)二極體所構成之串聯電路之N-摻雜層具 有一種平面擊穿電荷，其小於（1.3…1·8) X 1012cm2電荷 載體。 13. 如申請專利範圍第6項之配置，其中由二個Si-PIN( 或PN)二極體所構成之串聯電路之N-摻雜層具有一種 平面擊穿電荷，其小於（1.3…1 ·8) x l〇12cm2電荷載體。 14. 如申請專利範圍第7項之配置，其中由二個si_PlN( 或PN)二極體所構成之串聯電路之N -摻雜層具有〜種 平面擊穿電荷，其小於（1.3…1.8)xl012cm2電荷載體 516241 六、申請專利範圍 15.如申請專利範圍第8項之配置，其中由二個Si-PIN( 或PN)二極體所構成之串聯電路之N-摻雜層具有一種 平面擊穿電荷，其小於（1.3…1.8)xi012cm2電荷載體