JP3953816B2 - ショットキーダイオード用の防御構造 - Google Patents
ショットキーダイオード用の防御構造 Download PDFInfo
- Publication number
- JP3953816B2 JP3953816B2 JP2001557088A JP2001557088A JP3953816B2 JP 3953816 B2 JP3953816 B2 JP 3953816B2 JP 2001557088 A JP2001557088 A JP 2001557088A JP 2001557088 A JP2001557088 A JP 2001557088A JP 3953816 B2 JP3953816 B2 JP 3953816B2
- Authority
- JP
- Japan
- Prior art keywords
- diode
- diodes
- schottky diode
- pin
- schottky
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000007123 defense Effects 0.000 title 1
- 239000004065 semiconductor Substances 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 150000001875 compounds Chemical class 0.000 claims description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 15
- 229910010271 silicon carbide Inorganic materials 0.000 description 14
- 238000010586 diagram Methods 0.000 description 8
- 230000007704 transition Effects 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000004952 Polyamide Substances 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
本発明は、一時的にオーバーフローしたインパルス（kurzzeitigenr Ueberstromimpuls）からショットキーダイオードを保護するための構造に関するものである。
【０００１】
速い順に逆方向および順方向に交互に稼動する多数のダイオードを使用する場合には、ダイオードを交換できない場合に蓄積電荷によってスイッチング消耗を引き起こすため、ダイオードにできる限りわずかな電荷しか蓄積しないようにしている。この点に関して、周知のように、ショットキーダイオードは、半導体ボディーにおいて電荷を供給しすぎることがないので、ＰＮ接合を備えるダイオード（すなわちＰＮダイオードおよびＰＩＮダイオード）よりも優れている。このため、速い順から逆方向および順方向に交互に稼動するようにダイオードを用いる場合に、ショットキーダイオードを用いることが有利である。
【０００２】
しかし、通常の半導体物質はバンド構造であるために、シリコンおよびその上に塗布されたショットキー接触部は、遮断電流を交換できる場合には最大約２００Ｖの遮断電圧を有するショットキーダイオードを備えている必要がある（beaufschlagen）。そして、シリコンからなるショットキーダイオードと比較して、例えば、炭化珪素（ＳｉＣ）のようなバンドギャップの大きな半導体物質からなるショットキーダイオードの利点は、遮断電圧が著しく高いという点にある。例えば、ＳｉＣの場合には、遮断電流値は１７００Ｖ以上に達する。ＳｉＣダイオードの製造方法については、例えば、アメリカ特許広報５，７８９，３１１に記述がある。
【０００３】
ショットキーダイオードの場合、ダイオード許容電圧（Dioden-Durchlassspannung）Ｖｆは、ショットキーダイオードの温度がＴであり、一定電流Ｉのときに降下する。（なお、例えばＳｉＣを用いた場合、その抵抗値ＲはＴ2.5にほぼ比例している。）これにより、ショットキーダイオードの損失率（Verlustleistung）は上昇し、さらなる温度上昇をまねく結果となる。一定時間以上与えられた臨界電流が超過した場合には、ダイオード許容電圧Ｖｆは非直線的に急激に高まる。
【０００４】
これに関しては、図５に示している。図５は、温度が２５℃、１００℃、１００℃の場合の異なる３つのダイオードに対して、ダイオード許容電流Ｉｆに基づいたダイオード許容電圧Ｖｆを供給するものである。なお、ダイオードとして、４Ａ（直流）に設定されたＳｉＣショットキーダイオードを用い、これらのダイオードに、それぞれ１０ｍｓの間、凹型のオーバーフローしたインパルスを入力して、ダイオード許容電圧Ｖｆの波高値を測定した。また、ダイオードがダメージを受け始める電流値を、黒点で示している。
【０００５】
また別の電子回路の場合、周知のように、一時的にオーバーフローした非周期的なピークが生じる。例えば、そのような電子回路がＯＮ状態の場合に、補助コンデンサ（Stuetzenkondensator）を充電するときがそうである。このような最高値に必要な構成素子を、この非周期的な負荷に耐えるように設計しなければならない。しかしながら、通常、この負荷が巨大であるということが、構成素子の他の力学特性を悪化させ、コストアップを招く結果となる。
【０００６】
例として、図１に関して以下に詳述するスイッチング回路網のＰＦＣ段階（PFC-Stufe）（ＰＦＣ＝力率補正power factor correction）が保護されていないことについて述べる。そのようなＰＦＣ段階では、まず初めに、回路網への供給をＯＮ状態にした後、ＭＯＳＦＥＴスイッチを遮断する。なお、この状態において、補助コンデンサが充電される。例えば、３００Ｗに設定されたスイッチング回路網の場合、補助コンデンサの容量は約２２０μＦに達する。次に、このＰＦＣ段階のダイオードに流れる電流は、最大７０Ａに達し、I２ｔ負荷は、値４Ａ２ｓ以上となる可能性がある。このことは、図６から確認できる。（図６では、３００Ｗの回路網の入力電圧と、この回路網のＳｉ−ＰＩＮダイオードのダイオード電流とを、ＯＮ状態にした後の時間ｔに基づいて示している。）
Ｓｉ−ＰＩＮダイオードまたは電流供給網を入力電流の最高値から保護するために、現在、様々な措置が検討されている。
【０００７】
第１に、ダイオードを巨大化させることが考えられる。これにより、ダイオードは、予測される電流の最高値を耐え抜くことができる。しかし、このような巨大化によって蓄積電荷量が上昇し、このことが必然的に、稼動状態での回路消耗を高め、部材のコスト高を引き起こすことになる。
【０００８】
続いて、ダイオードを有するサーミスター抵抗器（ＮＴＣ）を、直列接続できる。２５０Ｗ以上の高い出力を有する回路網では、入力電流が最高値に達することを回避するために、例えば、約１０Ｗの負の温度係数をもつ抵抗値（Kalt-Widerstandswerten）を有するサーミスター抵抗器を使用できる。これによって、回路網の障害と防御自動装置（Sicherungsautomaten）の作動とを回避するのである。しかし、そのようなサーミスター抵抗器を使用する場合、稼動状態において、３００Ｗの回路網に対して、約０．５Ｗの余剰抵抗（Restwiderstand）が生じる。このことは、サーミスター抵抗器に、約１Ｗの変動しないまた別の消費電力をもたらす結果となる。
【０００９】
また、より高品質な回路網では、いわゆる「ブートストラップ」抵抗器をも使用できる。これは、サーミスター抵抗器と似た、ダイオードに対して直列接続されている。このブートストラップ抵抗器に対して並列に配置された半導体スイッチは、とりわけＩＧＢＴ（絶縁ゲートを備えたバイポーラトランジスタ）またはサイリスターのように、ＯＮ状態にした後にブートストラップ抵抗器をショートさせる（kurzschliessen）。このような方法は比較的費用がかかるが、通常の稼動状態ではさらなる消費電力をほとんど発生させない。
【００１０】
すでに冒頭で詳述したように、ショットキーダイオードの利点は、遮断遅延電荷が極端に少ないという点にある。これに関して、「広域バンドギャップ」ショットキーダイオードは、バンドギャップの大きい半導体物質からなり、漏れ電流がわずかな場合は遮断電圧をさらに高めることができる。これにより、例えば、スイッチング回路網がＰＦＣ段階においてＳｉＣショットキーダイオードを用いることによって、そのようなスイッチング回路網では速い順に逆方向および順方向への交互の稼動を実現できるということが、すでに長い間検討されてきたのである。その結果、通常のＰＩＮダイオードと比べて、力学上、損失を最低限に抑制できるようになった。
【００１１】
しかし、すでに冒頭で詳述したように、このようなショットキーダイオードは、入力電流の最高値が高いことに対して極めて敏感に反応するので、いかなる場合にも、そのような入力電流の最高値からこのダイオードを保護する必要がある。
【００１２】
しかし、上で検討してきたＰＩＮダイオードの保護措置は、その使用に関して、以下のように特に問題を投げかけるものであった。
【００１３】
すなわち、ダイオードにおける面積の極度の肥大化は、蓄積電荷が増大すると減少に転じ、このショットキーダイオードの基本物質のコストのゆえに臨界状態に（kritisch）促進する。とりわけ、このことは、例えば、ＳｉＣのような化合物半導体（Verbindungshalbleitern）に当てはまることである。
【００１４】
サーミスター抵抗器を使用する場合、例えば、３００Ｗの回路網用の４Ａの永久電流を有するＳｉＣショットキーダイオードを保護するために、２０Ｗの負の温度係数をもつ抵抗値を有するサーミスター抵抗器が必須である。これによって、試みてきたように、ＳｉＣダイオードを効果的に保護できる。しかし、そのようなサーミスター抵抗器は、通常の稼動状態において消費電力を高めるのは明らかである。さらには、出力のわずかな回路網でも、常に、サーミスター抵抗器を設置したほうがよい。サーミスター抵抗器を使用する場合にはさらに、再びＯＮ状態にしたときに、サーミスターが冷えるまでのおよそ１０ｓの遅延を確保する必要がある。
【００１５】
また、ブートストラップ抵抗器の使用は、理論的には何の問題もなく可能である。しかし、実際には大抵の場合、コストの問題のゆえに実現しない。
【００１６】
最後に、特に、バンドギャップの大きな半導体物質の場合には、例えば、Ｐ＋にドープされた保護域（Schutzring）によってショットキーダイオードを取り巻くことがさらに考えられる。しかし、この措置は、ショットキーダイオードのチップの所要面積が、確実に２０％ほど上昇することにつながる。そのような半導体物質およびさらなるプロセス工程が必要となることから、ウェハーのコストが高くつくため、この解決策の使用は制限されるのである。
【００１７】
したがって、本発明の目的は、費用を抑えつつ、一時的にオーバーフローしたインパルスから確実に保護できるショットキーダイオードを保護するための構造を提供することである。
【００１８】
本目的は、請求項１の特徴による構造によって達成される。
【００１９】
上記ショットキーダイオードは化合物半導体からなり、バンドギャップが大きいことが好ましい。また、これには例えばＧａＮをも使用できるが、適した半導体物質はＳｉＣである。
【００２０】
本発明による構造の場合、直列に位置する２つのＳｉ−ＰＩＮ（またはＳｉ−ＰＮ）ダイオードを並列接続することによって、ショットキーダイオードを十分に保護できる。このことは、とりわけ、入力電流時の稼動に適している。また、Ｓｉ-ＰＩＮダイオードまたはＳｉ−ＰＮダイオードを２つ以上使用することもできる。ＰＩＮ（またはＰＮ）ダイオードは、遅くとも、ショットキーダイオードがダイオード許容電圧Ｖｆの著しい上昇を示す（図５参照）電流領域で、電流の主な部分（Hauptanteil）を受け取る。通常の稼動状態では、例えば、ＳｉＣショットキーダイオードには、約１．４Ｖの電圧Ｖｆが降下する。次に、ＰＩＮ（またはＰＮ）ダイオードは活発ではなくなり（Ｓｉ−ＰＮダイオードの閾値電圧は、およそ０．７３Ｖに達し、その結果、この電圧は直列接続された２つのダイオードの場合、約１．４６Ｖの値となる）、それによってあまり影響のない、余分でわずかな蓄積電荷が生じるだけである。
【００２１】
次に、本発明を添付図面に基づいて詳述する。図１は、ＰＦＣ段階を有するスイッチング回路網の基本構造を示す図である。図２ａおよび図２ｂは、ダイオードに１つまたは２つのＳｉＣ−ＰＩＮダイオードを並列接続できるＰＦＣ段階の操作において、異なるダイオードを配置する場合の、逆電流の最高値の推移を示す図である。図３は、従来のＳｉ−ＰＩＮダイオードの構造を示す図である。図４ａおよび４ｂは、Ｓｉダブルダイオード（Si-Doppeldiode）（図４ａ）、および、ドーピング領域がショットキー接触に用いられているダブルダイオード（図４ｂ）の構造を示す図である。図５は、ダイオード許容電流Ｉｆに基づくダイオード許容電圧Ｖｆの推移を示す図である。図６は、Ｓｉ−ＰＩＮダイオードの使用中に、３００Ｗの回路網をＯＮ状態にした場合の電流および電圧の推移を示す図である。なお、図５および図６については、すでに冒頭において詳述している。
【００２２】
図１は、ＰＦＣ段階を有するスイッチング回路網の基本構造を示している。入力部１には、ブリッジ回路、チョークコイル２およびダイオードデバイス３を接続する。ダイオードデバイス３は、一方ではスイッチングトランジスタ４と、他方では補助コンデンサ５と連結している。制御装置６は、スイッチングトランジスタ４と他のスイッチングトランジスタ７とのゲート電極と連結している。また、上記制御装置は、補助コンデンサ５の充電状態を制御・測定し、スイッチング回路網を制御する。
【００２３】
加えて、チョークコイル２の前には、さらにサーミスター抵抗器８が接続されている。
【００２４】
本発明によって、ダイオードデバイス３用に、２つの ２ Ｓｉ−ＰＩＮ（またはＰＮ）ダイオード９からなる直列接続とショットキーダイオード１０との並列接続を用いる。なお、ショットキーダイオード１０には、例えば、ＳｉＣショットキーダイオードを使用できる。
【００２５】
ＰＦＣ段階の基本的な機能については、例えば、M.Herfurth「力率制御装置ＴＤＡ４８６２の使用（Power Factor Controller TDA 4862 Applications）」(Siemens AT2 9402 E)に記述されている。
【００２６】
すでに冒頭で述べたように、直列に配置された２つのＳｉ−ＰＩＮダイオード９とショットキーダイオード１０とが並列接続であることによって、ショットキーダイオード１０が入力電流から受ける負担は軽減される。ショットキーダイオードが許容電圧Ｖｆの著しい上昇を示す電流領域においては、遅くとも、ＰＩＮダイオード９が、電流の主な部分を受け取っているのである。通常の操作では、例えば、ＳｉＣショットキーダイオードの電圧Ｖｆは、ほんの１．４Ｖほどに降下する。Ｓｉ−ＰＩＮダイオード９は、２×０．７３Ｖ＝１．４６Ｖの閾値電圧の場合には活発ではなく、上記ダイオード９によって、あまり影響のない、余分でわずかな遮断遅延電荷が発生するだけである。
【００２７】
図２ａおよび図２ｂは、３００Ｗに設定された図１のスイッチング回路網が有するスイッチング曲線を示している。図２ａは、０．２２μｓ〜０．３８μｓの時間経過を、図２ｂは、０．１５μｓ〜０．５５μｓの時間経過をスイッチング工程にしたがって具体的に示しており、図２ａの右上には比較のために図２ｂを挙げている。
【００２８】
ダイオード１０がＳｉＣショットキーダイオードであり、それにＳｉ−ＰＩＮダイオードのみが並列に接続されている場合（参照：破線 ---で示されている曲線の推移）、このダイオード９はＯＮ状態になり、逆電流の最高値に達する。それに対して、ＳｉＣショットキーダイオードおよび直列に接続された２つのＳｉ−ＰＩＮ（またはＰＮ）ダイオードが並列に位置する場合（参照：点線…で示されている曲線の推移）、ＯＮ状態にはならず、蓄積電荷量はそのような簡易なダイオードへのスイッチ装着（Diodenbeschaltung）と比較できる程度のものである（参照：実線−で示されている曲線の推移）。
【００２９】
図３は、ｎ−型伝導性のシリコン半導体ボディー１１を備えた６００Ｖ用の従来のＰＮ高電圧ダイオードを示している。なお、このシリコン半導体ボディー１１では、ｐ型伝導領域１２が、例えば、拡散によって形成される。半導体ボディー１１および伝導領域１２の第１表面１３には、伝導領域１２の縁を覆うように形成されている酸化物層である縁酸化物層（Rand-Oxidschicht）１４、ポリアミド層１５および、例えば、アルミニウムからなる金属接触層１６が位置している。その一方で、表面１３と向かいあう半導体ボディー１１の表面１７には、他の金属接触層１８が備えられている。なお、ダイオードを、ＰＮ接合地点において記号Ｄ１によって示す。
【００３０】
遮断状態時に電圧がかかる（aufnehmen）従来の高電圧ダイオードに、本発明によって、別のＮドープされた層１９を塗布する（図４ａ参照）。この層１９のドーピング量は、ブレークダウン表面電荷（Flaechendurchbruchsladung）よりも少なく、（１．３〜１．８）１０１２ｃｍ- ２以下である。
【００３１】
ダイオードＤ１が順方向に位置する場合、層１９と伝導領域１２との間のダイオードＤ２を、逆方向に挿入する。続いて、ｐ＋型伝導層２０を層１９に配置する。
【００３２】
加えて、層１９・２０および伝導領域１２を、それぞれ拡散および／またはイオン注入によって生成できる。
【００３３】
層２０に関して、これと層１９との間には、ダイオードＤ３が備えられている。ダイオードＤ２を逆方向に配置する場合、ダイオードＤ３をダイオードＤ１と同じく順方向に挿入する。
【００３４】
層２０の替わりに、ダイオードＤ３を形成するショットキー接触部２１を塗布することもできる（図４ｂ参照）。また、この層および領域２０を使用しないでもよい。
【００３５】
図４ａに示した構造では、ｐ型・ｎ型伝導層１９・２０およびｐ型伝導領域１２に空乏層が生じる。ｎ型伝導層１９を、荷電粒子を用いて空にすると、伝導領域１２と層１９との間に位置するＰＮ接合の空乏層は、層２０の方向に突き出る。そしてさらに、前方向（Vorwaertsrichtung）への有効電圧を、ドーピングとＮ型伝導層１９の幅とによって、特定の範囲に設定できる。
【００３６】
ショットキーダイオード１０とＳｉ−ＰＩＮ（またはＰＮ）ダイオード９とは、個々のチップとして、またはＳｉダブルダイオードとして、ダイオードを格納するためのハウジングに格納される（図４ａ・図４ｂ参照）。このことが、構造の組み立てを著しく緩和している。
【００３７】
また、化合物半導体を用いた場合には、Ｓｉダブルダイオードにかかる費用を、面積縮小によって簡単に補える。このようなショットキーダイオードの面積縮小は、オーバーフローを完全に回避することによって可能となる。
【００３８】
上述の実施形態では、両ダイオードＤ１とＤ３とを直列に接続している。さらに他のダイオードをここで直列に接続することもできるので、ショットキーダイオードに対して並列に、複数のＳｉ−ＰＩＮダイオードまたはＳｉ−ＰＮダイオードが、互いに直列に配置されている。このＳｉ−ＰＩＮダイオードまたはＳｉ−ＰＮダイオードを、半導体ボディーに簡単に組み込むことができる（図４ａ・図４ｂ参照）。
【図面の簡単な説明】
【図１】 図１は、ＰＦＣ段階を有するスイッチング回路網の基本構造を示す図である。
【図２】 図２ａおよび図２ｂは、ダイオードに１つまたは２つのＳｉＣ−ＰＩＮダイオードを並列接続できるＰＦＣ段階の操作において、異なるダイオードを配置する場合の、逆電流の最高値の推移を示す図である。
【図３】 図３は、従来のＳｉ−ＰＩＮダイオードの構造を示す図である。
【図４】 図４ａおよび図４ｂは、Ｓｉダブルダイオード（図４ａ）、および、ドーピング領域がショットキー接触に用いられているダブルダイオード（図４ｂ）の構造を示す図である。
【図５】 図５は、ダイオード許容電流Ｉｆに基づくダイオード許容電圧Ｖｆの推移を示す図である。
【図６】 図６は、Ｓｉ−ＰＩＮダイオードの使用中に、３００Ｗの回路網をＯＮ状態にした場合の電流および電圧の推移を示す図である。
【０００１】
速い順に逆方向および順方向に交互に稼動する多数のダイオードを使用する場合には、ダイオードを交換できない場合に蓄積電荷によってスイッチング消耗を引き起こすため、ダイオードにできる限りわずかな電荷しか蓄積しないようにしている。この点に関して、周知のように、ショットキーダイオードは、半導体ボディーにおいて電荷を供給しすぎることがないので、ＰＮ接合を備えるダイオード（すなわちＰＮダイオードおよびＰＩＮダイオード）よりも優れている。このため、速い順から逆方向および順方向に交互に稼動するようにダイオードを用いる場合に、ショットキーダイオードを用いることが有利である。
【０００２】
しかし、通常の半導体物質はバンド構造であるために、シリコンおよびその上に塗布されたショットキー接触部は、遮断電流を交換できる場合には最大約２００Ｖの遮断電圧を有するショットキーダイオードを備えている必要がある（beaufschlagen）。そして、シリコンからなるショットキーダイオードと比較して、例えば、炭化珪素（ＳｉＣ）のようなバンドギャップの大きな半導体物質からなるショットキーダイオードの利点は、遮断電圧が著しく高いという点にある。例えば、ＳｉＣの場合には、遮断電流値は１７００Ｖ以上に達する。ＳｉＣダイオードの製造方法については、例えば、アメリカ特許広報５，７８９，３１１に記述がある。
【０００３】
ショットキーダイオードの場合、ダイオード許容電圧（Dioden-Durchlassspannung）Ｖｆは、ショットキーダイオードの温度がＴであり、一定電流Ｉのときに降下する。（なお、例えばＳｉＣを用いた場合、その抵抗値ＲはＴ2.5にほぼ比例している。）これにより、ショットキーダイオードの損失率（Verlustleistung）は上昇し、さらなる温度上昇をまねく結果となる。一定時間以上与えられた臨界電流が超過した場合には、ダイオード許容電圧Ｖｆは非直線的に急激に高まる。
【０００４】
これに関しては、図５に示している。図５は、温度が２５℃、１００℃、１００℃の場合の異なる３つのダイオードに対して、ダイオード許容電流Ｉｆに基づいたダイオード許容電圧Ｖｆを供給するものである。なお、ダイオードとして、４Ａ（直流）に設定されたＳｉＣショットキーダイオードを用い、これらのダイオードに、それぞれ１０ｍｓの間、凹型のオーバーフローしたインパルスを入力して、ダイオード許容電圧Ｖｆの波高値を測定した。また、ダイオードがダメージを受け始める電流値を、黒点で示している。
【０００５】
また別の電子回路の場合、周知のように、一時的にオーバーフローした非周期的なピークが生じる。例えば、そのような電子回路がＯＮ状態の場合に、補助コンデンサ（Stuetzenkondensator）を充電するときがそうである。このような最高値に必要な構成素子を、この非周期的な負荷に耐えるように設計しなければならない。しかしながら、通常、この負荷が巨大であるということが、構成素子の他の力学特性を悪化させ、コストアップを招く結果となる。
【０００６】
例として、図１に関して以下に詳述するスイッチング回路網のＰＦＣ段階（PFC-Stufe）（ＰＦＣ＝力率補正power factor correction）が保護されていないことについて述べる。そのようなＰＦＣ段階では、まず初めに、回路網への供給をＯＮ状態にした後、ＭＯＳＦＥＴスイッチを遮断する。なお、この状態において、補助コンデンサが充電される。例えば、３００Ｗに設定されたスイッチング回路網の場合、補助コンデンサの容量は約２２０μＦに達する。次に、このＰＦＣ段階のダイオードに流れる電流は、最大７０Ａに達し、I２ｔ負荷は、値４Ａ２ｓ以上となる可能性がある。このことは、図６から確認できる。（図６では、３００Ｗの回路網の入力電圧と、この回路網のＳｉ−ＰＩＮダイオードのダイオード電流とを、ＯＮ状態にした後の時間ｔに基づいて示している。）
Ｓｉ−ＰＩＮダイオードまたは電流供給網を入力電流の最高値から保護するために、現在、様々な措置が検討されている。
【０００７】
第１に、ダイオードを巨大化させることが考えられる。これにより、ダイオードは、予測される電流の最高値を耐え抜くことができる。しかし、このような巨大化によって蓄積電荷量が上昇し、このことが必然的に、稼動状態での回路消耗を高め、部材のコスト高を引き起こすことになる。
【０００８】
続いて、ダイオードを有するサーミスター抵抗器（ＮＴＣ）を、直列接続できる。２５０Ｗ以上の高い出力を有する回路網では、入力電流が最高値に達することを回避するために、例えば、約１０Ｗの負の温度係数をもつ抵抗値（Kalt-Widerstandswerten）を有するサーミスター抵抗器を使用できる。これによって、回路網の障害と防御自動装置（Sicherungsautomaten）の作動とを回避するのである。しかし、そのようなサーミスター抵抗器を使用する場合、稼動状態において、３００Ｗの回路網に対して、約０．５Ｗの余剰抵抗（Restwiderstand）が生じる。このことは、サーミスター抵抗器に、約１Ｗの変動しないまた別の消費電力をもたらす結果となる。
【０００９】
また、より高品質な回路網では、いわゆる「ブートストラップ」抵抗器をも使用できる。これは、サーミスター抵抗器と似た、ダイオードに対して直列接続されている。このブートストラップ抵抗器に対して並列に配置された半導体スイッチは、とりわけＩＧＢＴ（絶縁ゲートを備えたバイポーラトランジスタ）またはサイリスターのように、ＯＮ状態にした後にブートストラップ抵抗器をショートさせる（kurzschliessen）。このような方法は比較的費用がかかるが、通常の稼動状態ではさらなる消費電力をほとんど発生させない。
【００１０】
すでに冒頭で詳述したように、ショットキーダイオードの利点は、遮断遅延電荷が極端に少ないという点にある。これに関して、「広域バンドギャップ」ショットキーダイオードは、バンドギャップの大きい半導体物質からなり、漏れ電流がわずかな場合は遮断電圧をさらに高めることができる。これにより、例えば、スイッチング回路網がＰＦＣ段階においてＳｉＣショットキーダイオードを用いることによって、そのようなスイッチング回路網では速い順に逆方向および順方向への交互の稼動を実現できるということが、すでに長い間検討されてきたのである。その結果、通常のＰＩＮダイオードと比べて、力学上、損失を最低限に抑制できるようになった。
【００１１】
しかし、すでに冒頭で詳述したように、このようなショットキーダイオードは、入力電流の最高値が高いことに対して極めて敏感に反応するので、いかなる場合にも、そのような入力電流の最高値からこのダイオードを保護する必要がある。
【００１２】
しかし、上で検討してきたＰＩＮダイオードの保護措置は、その使用に関して、以下のように特に問題を投げかけるものであった。
【００１３】
すなわち、ダイオードにおける面積の極度の肥大化は、蓄積電荷が増大すると減少に転じ、このショットキーダイオードの基本物質のコストのゆえに臨界状態に（kritisch）促進する。とりわけ、このことは、例えば、ＳｉＣのような化合物半導体（Verbindungshalbleitern）に当てはまることである。
【００１４】
サーミスター抵抗器を使用する場合、例えば、３００Ｗの回路網用の４Ａの永久電流を有するＳｉＣショットキーダイオードを保護するために、２０Ｗの負の温度係数をもつ抵抗値を有するサーミスター抵抗器が必須である。これによって、試みてきたように、ＳｉＣダイオードを効果的に保護できる。しかし、そのようなサーミスター抵抗器は、通常の稼動状態において消費電力を高めるのは明らかである。さらには、出力のわずかな回路網でも、常に、サーミスター抵抗器を設置したほうがよい。サーミスター抵抗器を使用する場合にはさらに、再びＯＮ状態にしたときに、サーミスターが冷えるまでのおよそ１０ｓの遅延を確保する必要がある。
【００１５】
また、ブートストラップ抵抗器の使用は、理論的には何の問題もなく可能である。しかし、実際には大抵の場合、コストの問題のゆえに実現しない。
【００１６】
最後に、特に、バンドギャップの大きな半導体物質の場合には、例えば、Ｐ＋にドープされた保護域（Schutzring）によってショットキーダイオードを取り巻くことがさらに考えられる。しかし、この措置は、ショットキーダイオードのチップの所要面積が、確実に２０％ほど上昇することにつながる。そのような半導体物質およびさらなるプロセス工程が必要となることから、ウェハーのコストが高くつくため、この解決策の使用は制限されるのである。
【００１７】
したがって、本発明の目的は、費用を抑えつつ、一時的にオーバーフローしたインパルスから確実に保護できるショットキーダイオードを保護するための構造を提供することである。
【００１８】
本目的は、請求項１の特徴による構造によって達成される。
【００１９】
上記ショットキーダイオードは化合物半導体からなり、バンドギャップが大きいことが好ましい。また、これには例えばＧａＮをも使用できるが、適した半導体物質はＳｉＣである。
【００２０】
本発明による構造の場合、直列に位置する２つのＳｉ−ＰＩＮ（またはＳｉ−ＰＮ）ダイオードを並列接続することによって、ショットキーダイオードを十分に保護できる。このことは、とりわけ、入力電流時の稼動に適している。また、Ｓｉ-ＰＩＮダイオードまたはＳｉ−ＰＮダイオードを２つ以上使用することもできる。ＰＩＮ（またはＰＮ）ダイオードは、遅くとも、ショットキーダイオードがダイオード許容電圧Ｖｆの著しい上昇を示す（図５参照）電流領域で、電流の主な部分（Hauptanteil）を受け取る。通常の稼動状態では、例えば、ＳｉＣショットキーダイオードには、約１．４Ｖの電圧Ｖｆが降下する。次に、ＰＩＮ（またはＰＮ）ダイオードは活発ではなくなり（Ｓｉ−ＰＮダイオードの閾値電圧は、およそ０．７３Ｖに達し、その結果、この電圧は直列接続された２つのダイオードの場合、約１．４６Ｖの値となる）、それによってあまり影響のない、余分でわずかな蓄積電荷が生じるだけである。
【００２１】
次に、本発明を添付図面に基づいて詳述する。図１は、ＰＦＣ段階を有するスイッチング回路網の基本構造を示す図である。図２ａおよび図２ｂは、ダイオードに１つまたは２つのＳｉＣ−ＰＩＮダイオードを並列接続できるＰＦＣ段階の操作において、異なるダイオードを配置する場合の、逆電流の最高値の推移を示す図である。図３は、従来のＳｉ−ＰＩＮダイオードの構造を示す図である。図４ａおよび４ｂは、Ｓｉダブルダイオード（Si-Doppeldiode）（図４ａ）、および、ドーピング領域がショットキー接触に用いられているダブルダイオード（図４ｂ）の構造を示す図である。図５は、ダイオード許容電流Ｉｆに基づくダイオード許容電圧Ｖｆの推移を示す図である。図６は、Ｓｉ−ＰＩＮダイオードの使用中に、３００Ｗの回路網をＯＮ状態にした場合の電流および電圧の推移を示す図である。なお、図５および図６については、すでに冒頭において詳述している。
【００２２】
図１は、ＰＦＣ段階を有するスイッチング回路網の基本構造を示している。入力部１には、ブリッジ回路、チョークコイル２およびダイオードデバイス３を接続する。ダイオードデバイス３は、一方ではスイッチングトランジスタ４と、他方では補助コンデンサ５と連結している。制御装置６は、スイッチングトランジスタ４と他のスイッチングトランジスタ７とのゲート電極と連結している。また、上記制御装置は、補助コンデンサ５の充電状態を制御・測定し、スイッチング回路網を制御する。
【００２３】
加えて、チョークコイル２の前には、さらにサーミスター抵抗器８が接続されている。
【００２４】
本発明によって、ダイオードデバイス３用に、２つの ２ Ｓｉ−ＰＩＮ（またはＰＮ）ダイオード９からなる直列接続とショットキーダイオード１０との並列接続を用いる。なお、ショットキーダイオード１０には、例えば、ＳｉＣショットキーダイオードを使用できる。
【００２５】
ＰＦＣ段階の基本的な機能については、例えば、M.Herfurth「力率制御装置ＴＤＡ４８６２の使用（Power Factor Controller TDA 4862 Applications）」(Siemens AT2 9402 E)に記述されている。
【００２６】
すでに冒頭で述べたように、直列に配置された２つのＳｉ−ＰＩＮダイオード９とショットキーダイオード１０とが並列接続であることによって、ショットキーダイオード１０が入力電流から受ける負担は軽減される。ショットキーダイオードが許容電圧Ｖｆの著しい上昇を示す電流領域においては、遅くとも、ＰＩＮダイオード９が、電流の主な部分を受け取っているのである。通常の操作では、例えば、ＳｉＣショットキーダイオードの電圧Ｖｆは、ほんの１．４Ｖほどに降下する。Ｓｉ−ＰＩＮダイオード９は、２×０．７３Ｖ＝１．４６Ｖの閾値電圧の場合には活発ではなく、上記ダイオード９によって、あまり影響のない、余分でわずかな遮断遅延電荷が発生するだけである。
【００２７】
図２ａおよび図２ｂは、３００Ｗに設定された図１のスイッチング回路網が有するスイッチング曲線を示している。図２ａは、０．２２μｓ〜０．３８μｓの時間経過を、図２ｂは、０．１５μｓ〜０．５５μｓの時間経過をスイッチング工程にしたがって具体的に示しており、図２ａの右上には比較のために図２ｂを挙げている。
【００２８】
ダイオード１０がＳｉＣショットキーダイオードであり、それにＳｉ−ＰＩＮダイオードのみが並列に接続されている場合（参照：破線 ---で示されている曲線の推移）、このダイオード９はＯＮ状態になり、逆電流の最高値に達する。それに対して、ＳｉＣショットキーダイオードおよび直列に接続された２つのＳｉ−ＰＩＮ（またはＰＮ）ダイオードが並列に位置する場合（参照：点線…で示されている曲線の推移）、ＯＮ状態にはならず、蓄積電荷量はそのような簡易なダイオードへのスイッチ装着（Diodenbeschaltung）と比較できる程度のものである（参照：実線−で示されている曲線の推移）。
【００２９】
図３は、ｎ−型伝導性のシリコン半導体ボディー１１を備えた６００Ｖ用の従来のＰＮ高電圧ダイオードを示している。なお、このシリコン半導体ボディー１１では、ｐ型伝導領域１２が、例えば、拡散によって形成される。半導体ボディー１１および伝導領域１２の第１表面１３には、伝導領域１２の縁を覆うように形成されている酸化物層である縁酸化物層（Rand-Oxidschicht）１４、ポリアミド層１５および、例えば、アルミニウムからなる金属接触層１６が位置している。その一方で、表面１３と向かいあう半導体ボディー１１の表面１７には、他の金属接触層１８が備えられている。なお、ダイオードを、ＰＮ接合地点において記号Ｄ１によって示す。
【００３０】
遮断状態時に電圧がかかる（aufnehmen）従来の高電圧ダイオードに、本発明によって、別のＮドープされた層１９を塗布する（図４ａ参照）。この層１９のドーピング量は、ブレークダウン表面電荷（Flaechendurchbruchsladung）よりも少なく、（１．３〜１．８）１０１２ｃｍ- ２以下である。
【００３１】
ダイオードＤ１が順方向に位置する場合、層１９と伝導領域１２との間のダイオードＤ２を、逆方向に挿入する。続いて、ｐ＋型伝導層２０を層１９に配置する。
【００３２】
加えて、層１９・２０および伝導領域１２を、それぞれ拡散および／またはイオン注入によって生成できる。
【００３３】
層２０に関して、これと層１９との間には、ダイオードＤ３が備えられている。ダイオードＤ２を逆方向に配置する場合、ダイオードＤ３をダイオードＤ１と同じく順方向に挿入する。
【００３４】
層２０の替わりに、ダイオードＤ３を形成するショットキー接触部２１を塗布することもできる（図４ｂ参照）。また、この層および領域２０を使用しないでもよい。
【００３５】
図４ａに示した構造では、ｐ型・ｎ型伝導層１９・２０およびｐ型伝導領域１２に空乏層が生じる。ｎ型伝導層１９を、荷電粒子を用いて空にすると、伝導領域１２と層１９との間に位置するＰＮ接合の空乏層は、層２０の方向に突き出る。そしてさらに、前方向（Vorwaertsrichtung）への有効電圧を、ドーピングとＮ型伝導層１９の幅とによって、特定の範囲に設定できる。
【００３６】
ショットキーダイオード１０とＳｉ−ＰＩＮ（またはＰＮ）ダイオード９とは、個々のチップとして、またはＳｉダブルダイオードとして、ダイオードを格納するためのハウジングに格納される（図４ａ・図４ｂ参照）。このことが、構造の組み立てを著しく緩和している。
【００３７】
また、化合物半導体を用いた場合には、Ｓｉダブルダイオードにかかる費用を、面積縮小によって簡単に補える。このようなショットキーダイオードの面積縮小は、オーバーフローを完全に回避することによって可能となる。
【００３８】
上述の実施形態では、両ダイオードＤ１とＤ３とを直列に接続している。さらに他のダイオードをここで直列に接続することもできるので、ショットキーダイオードに対して並列に、複数のＳｉ−ＰＩＮダイオードまたはＳｉ−ＰＮダイオードが、互いに直列に配置されている。このＳｉ−ＰＩＮダイオードまたはＳｉ−ＰＮダイオードを、半導体ボディーに簡単に組み込むことができる（図４ａ・図４ｂ参照）。
【図面の簡単な説明】
【図１】 図１は、ＰＦＣ段階を有するスイッチング回路網の基本構造を示す図である。
【図２】 図２ａおよび図２ｂは、ダイオードに１つまたは２つのＳｉＣ−ＰＩＮダイオードを並列接続できるＰＦＣ段階の操作において、異なるダイオードを配置する場合の、逆電流の最高値の推移を示す図である。
【図３】 図３は、従来のＳｉ−ＰＩＮダイオードの構造を示す図である。
【図４】 図４ａおよび図４ｂは、Ｓｉダブルダイオード（図４ａ）、および、ドーピング領域がショットキー接触に用いられているダブルダイオード（図４ｂ）の構造を示す図である。
【図５】 図５は、ダイオード許容電流Ｉｆに基づくダイオード許容電圧Ｖｆの推移を示す図である。
【図６】 図６は、Ｓｉ−ＰＩＮダイオードの使用中に、３００Ｗの回路網をＯＮ状態にした場合の電流および電圧の推移を示す図である。
Claims (9)
- 一時的にオーバーフローしたインパルスからショットキーダイオードを保護するための構造において、
ショットキーダイオード（１０）に並列に、少なくとも２つのＳｉ−ＰＩＮダイオードまたはＳｉ−ＰＮダイオードからなる直列接続を備え、
上記ショットキーダイオード（１０）を、シリコンのバンドギャップよりも大きなバンドギャップを備える半導体物質から形成することを特徴とするショットキーダイオード用の防御構造。 - 上記ショットキーダイオード（１０）を、化合物半導体から形成することを特徴とする請求項１に記載の構造。
- 上記ショットキーダイオード（１０）を、ＳｉＣまたはＧａＮから形成することを特徴とする請求項１または２に記載の構造。
- 上記少なくとも２つのＳｉ−ＰＩＮダイオードまたはＳｉ−ＰＮダイオード（９）を、シリコンボディーに組み込むことを特徴とする請求項１〜３の何れか１項に記載の構造。
- 上記少なくとも２つのＳｉ−ＰＩＮダイオードまたはＳｉ−ＰＮダイオード（９）に関して、もう１つのショットキーダイオード（Ｄ３´）を、上記ＰＩＮダイオードまたはＰＮダイオード（９）と直列に、シリコンボディーに組み込むことを特徴とする請求項１〜４の何れか１項に記載の構造。
- 上記ショットキーダイオード（１０）と、少なくとも２つのＳｉ−ＰＩＮダイオードまたはＳｉ−ＰＮダイオード（９）とが、ダイオードを格納するためのハウジングにまとめて格納されていることを特徴とする請求項１〜５の何れか１項に記載の構造。
- 上記ショットキーダイオード（１０）と、少なくとも２つのＳｉ−ＰＩＮダイオードまたはＳｉ−ＰＮダイオード（９）とが、回路網のＰＦＣ段階に備えられていることを特徴とする請求項１〜６の何れか１項に記載の構造。
- 上記ＰＩＮダイオードまたはＰＮダイオードに対して直列に位置するショットキーダイオード（Ｄ３´）も、まとめてダイオードを格納するためのハウジングに格納されているまたはＰＦＣ段階に備えられていることを特徴とする請求項６または７に記載の構造。
- 直列接続された２つのＳｉ−ＰＩＮダイオードまたはＳｉ−ＰＮダイオードにおけるＮドープされた層のドーピング量が、（１．３〜１．８）×１０ １２ ｃｍ −２ 以下であることを特徴とする請求項１〜８の何れか１項に記載の構造。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10004983.4 | 2000-02-04 | ||
| DE10004983A DE10004983C1 (de) | 2000-02-04 | 2000-02-04 | Schutzanordnung für Schottky-Diode |
| PCT/EP2001/000497 WO2001057925A1 (de) | 2000-02-04 | 2001-01-17 | Schutzanordnung für schottky-diode |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003522417A JP2003522417A (ja) | 2003-07-22 |
| JP2003522417A5 JP2003522417A5 (ja) | 2006-12-14 |
| JP3953816B2 true JP3953816B2 (ja) | 2007-08-08 |
Family
ID=7629858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001557088A Expired - Fee Related JP3953816B2 (ja) | 2000-02-04 | 2001-01-17 | ショットキーダイオード用の防御構造 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6714397B2 (ja) |
| EP (1) | EP1252656B1 (ja) |
| JP (1) | JP3953816B2 (ja) |
| DE (2) | DE10004983C1 (ja) |
| TW (1) | TW516241B (ja) |
| WO (1) | WO2001057925A1 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7012793B2 (en) * | 2002-12-06 | 2006-03-14 | Delta Electronics, Inc. | Power converter with polarity reversal and inrush current protection circuit |
| US7034345B2 (en) * | 2003-03-27 | 2006-04-25 | The Boeing Company | High-power, integrated AC switch module with distributed array of hybrid devices |
| US7333521B1 (en) * | 2003-12-04 | 2008-02-19 | National Semiconductor Corporation | Method of sensing VCSEL light output power by monitoring electrical characteristics of the VCSEL |
| US7630422B1 (en) | 2005-01-14 | 2009-12-08 | National Semiconductor Corporation | Driver for vertical-cavity surface-emitting laser and method |
| JP4789489B2 (ja) * | 2005-03-11 | 2011-10-12 | アンリツ株式会社 | マイクロ波モノリシック集積回路 |
| WO2007016266A2 (en) * | 2005-07-27 | 2007-02-08 | Protek Devices, Lp | Low capacitance transient voltage suppressor |
| US7274083B1 (en) * | 2006-05-02 | 2007-09-25 | Semisouth Laboratories, Inc. | Semiconductor device with surge current protection and method of making the same |
| US7586156B2 (en) * | 2006-07-26 | 2009-09-08 | Fairchild Semiconductor Corporation | Wide bandgap device in parallel with a device that has a lower avalanche breakdown voltage and a higher forward voltage drop than the wide bandgap device |
| FR2914784B1 (fr) * | 2007-04-05 | 2009-08-14 | St Microelectronics Sa | Composant dipolaire unidirectionnel a protection en surintensite. |
| JP2010238835A (ja) * | 2009-03-31 | 2010-10-21 | Fuji Electric Systems Co Ltd | 複合半導体整流素子とそれを用いた電力変換装置 |
| JP5420711B2 (ja) * | 2012-04-18 | 2014-02-19 | 株式会社日立製作所 | フリーホイールダイオードを有する回路装置 |
| EP2908415A1 (en) * | 2014-02-13 | 2015-08-19 | Nxp B.V. | Diode circuit and power factor correction boost converter using the same |
| CN107276405B (zh) * | 2017-05-27 | 2019-06-04 | 南京理工大学 | 微细电火花脉冲电源及基于该电源的分段控制方法 |
| US12052049B2 (en) * | 2021-07-08 | 2024-07-30 | Macom Technology Solutions Holdings, Inc. | TR switch with high RX power protection |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2165116B (en) * | 1984-09-29 | 1987-11-25 | Standard Telephones Cables Plc | Optical receiver |
| DE3934577A1 (de) * | 1989-10-17 | 1991-04-18 | Philips Patentverwaltung | Stromversorgungseinrichtung mit einschaltstrombegrenzungsschaltung |
| FR2689317B1 (fr) * | 1992-03-26 | 1994-06-17 | Sgs Thomson Microelectronics | Circuit integre constituant un reseau de diodes de protection. |
| EP0646964B1 (en) * | 1993-09-30 | 1999-12-15 | Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno | Integrated structure active clamp for the protection of power devices against overvoltages, and manufacturing process thereof |
| JPH0897441A (ja) * | 1994-09-26 | 1996-04-12 | Fuji Electric Co Ltd | 炭化けい素ショットキーダイオードの製造方法 |
| US5536958A (en) * | 1995-05-02 | 1996-07-16 | Motorola, Inc. | Semiconductor device having high voltage protection capability |
| US5652700A (en) * | 1995-10-16 | 1997-07-29 | Computer Products, Inc. | Low cost AC-to-DC converter having input current with reduced harmonics |
| US5986832A (en) * | 1996-06-13 | 1999-11-16 | Vtc Inc. | Write driver with Schottky diodes to improve switching rate and reliability |
| US5801519A (en) * | 1996-06-21 | 1998-09-01 | The Board Of Trustees Of The University Of Illinois | Self-excited power minimizer/maximizer for switching power converters and switching motor drive applications |
| DE19740542C1 (de) | 1997-09-15 | 1998-12-17 | Siemens Nixdorf Inf Syst | Dämpfungseinrichtung für Leistungsdioden |
-
2000
- 2000-02-04 DE DE10004983A patent/DE10004983C1/de not_active Expired - Fee Related
-
2001
- 2001-01-17 DE DE50114882T patent/DE50114882D1/de not_active Expired - Lifetime
- 2001-01-17 EP EP01909642A patent/EP1252656B1/de not_active Expired - Lifetime
- 2001-01-17 WO PCT/EP2001/000497 patent/WO2001057925A1/de active Application Filing
- 2001-01-17 JP JP2001557088A patent/JP3953816B2/ja not_active Expired - Fee Related
- 2001-02-02 TW TW090102176A patent/TW516241B/zh not_active IP Right Cessation
-
2002
- 2002-08-05 US US10/213,419 patent/US6714397B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20030035259A1 (en) | 2003-02-20 |
| EP1252656B1 (de) | 2009-05-06 |
| DE50114882D1 (de) | 2009-06-18 |
| DE10004983C1 (de) | 2001-09-13 |
| TW516241B (en) | 2003-01-01 |
| EP1252656A1 (de) | 2002-10-30 |
| US6714397B2 (en) | 2004-03-30 |
| WO2001057925A1 (de) | 2001-08-09 |
| JP2003522417A (ja) | 2003-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3953816B2 (ja) | ショットキーダイオード用の防御構造 | |
| JP3288115B2 (ja) | 半導体部品 | |
| JP6356689B2 (ja) | ショットキーダイオード及びその製造方法 | |
| US9696736B2 (en) | Two-terminal current limiter and apparatus thereof | |
| JP3555250B2 (ja) | 車両用交流発電機及びショットキバリアダイオード | |
| CN107408555B (zh) | 用于过电压保护的装置和方法 | |
| JP5340018B2 (ja) | 半導体装置 | |
| US10854598B2 (en) | Semiconductor diode | |
| JP2014229755A (ja) | 半導体装置 | |
| US8823018B2 (en) | Semiconductor module including a switching element formed of a wide bandgap semiconductor | |
| JP3983285B2 (ja) | 供給電圧により負荷を動作させる回路 | |
| US9972992B2 (en) | Protection circuit of semiconductor device | |
| US9172239B2 (en) | Methods and apparatus related to a precision input power protection device | |
| JP2023175916A (ja) | トランジスタの短絡保護のためのデバイス設計 | |
| KR20120111214A (ko) | 바리스터 모듈 | |
| US4972247A (en) | High energy event protection for semiconductor devices | |
| CN106356827A (zh) | 对电话线路的过电压保护 | |
| JP5576894B2 (ja) | Ｆｅｔ駆動回路およびｆｅｔモジュール | |
| US8816466B2 (en) | Protective element for electronic circuits | |
| US7586720B1 (en) | Electrostatic discharge protection device | |
| JP3344074B2 (ja) | 自動車に使用する三相オルタネータ用保護装置 | |
| US20180211878A1 (en) | Semiconductor device | |
| US7071503B2 (en) | Semiconductor structure with a switch element and an edge element | |
| JP2020505901A (ja) | 電気機器を保護するためのデバイス | |
| JP4080659B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060714 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060725 |
|
| A524 | Written submission of copy of amendment under article 19 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20061025 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20061025 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070327 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070425 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |