JP6356689B2 - ショットキーダイオード及びその製造方法 - Google Patents

ショットキーダイオード及びその製造方法 Download PDF

Info

Publication number
JP6356689B2
JP6356689B2 JP2015544113A JP2015544113A JP6356689B2 JP 6356689 B2 JP6356689 B2 JP 6356689B2 JP 2015544113 A JP2015544113 A JP 2015544113A JP 2015544113 A JP2015544113 A JP 2015544113A JP 6356689 B2 JP6356689 B2 JP 6356689B2
Authority
JP
Japan
Prior art keywords
layer
schottky
drift layer
schottky diode
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015544113A
Other languages
English (en)
Other versions
JP2016502761A (ja
Inventor
チンチュン チャン
チンチュン チャン
ジェニファー ドゥク
ジェニファー ドゥク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of JP2016502761A publication Critical patent/JP2016502761A/ja
Application granted granted Critical
Publication of JP6356689B2 publication Critical patent/JP6356689B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

発明の詳細な説明
［技術分野］
本開示はショットキーダイオードに関する。
［背景技術］
ショットキーダイオードは、ショットキー障壁をもたらし、金属層と半導体ドープ層との間に形成される金属・半導体接合を利用している。Ｎ型半導体層を有するショットキーダイオードの場合、金属層は陽極として、Ｎ型半導体層は陰極として作用する。一般的には、ショットキーダイオードは、順方向バイアスの方向の電流を容易に流し、逆方向バイアスの方向の電流を妨げることにより、通常のｐｎ接合ダイオードのように動作する。金属・半導体接合において生じたショットキー障壁は、ｐｎ接合ダイオードに対して特有の利点を２つ提供する。１つ目は、ショットキー障壁は、順方向電圧降下の低下に関連する、バリアハイトの低下に関わってくる。このように、装置を立ち上げて電流が順方向バイアスの方向に流れるようにするためには、より低い順方向電圧が必要になる。２つ目は、ショットキー障壁は、一般的には同等のｐｎ接合ダイオードよりも容量が小さい。容量が小さいということは、ｐｎ接合ダイオードよりもスイッチング速度が高速と言い換えられる。ショットキーダイオードは多数キャリアによる装置であり、スイッチング損失につながる少数キャリアの挙動は示さない。
［発明の概要］
本開示は、優れたサージ特性と逆バイアスリーク電流の低減との両方を提供するショットキーコンタクトを有する半導体デバイスに関する。ある好適な実施形態において、半導体デバイスはショットキーダイオードであり、より好適には炭化ケイ素（Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ：ＳｉＣ）ショットキーダイオードである。しかし、半導体デバイスは、より一般的には、例えば金属酸化物半導体電界効果トランジスタ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：ＭＯＳＦＥＴ）等の、ショットキーコンタクトを有する任意の種類の半導体デバイスであってもよい。
一実施形態において、半導体デバイスは、第１導電型のドリフト層を有し、ドリフト層は、ドリフト層の活性領域内においてドリフト層の第１の面にある複数の接合障壁遮蔽要素用凹部と、第１導電型とは導電型が逆である第２導電型であり、対応する接合障壁要素用凹部からドリフト層内へと延びる複数の注入領域とを有している。半導体デバイスはまた、接合障壁要素用凹部に隣接するドリフト層の第１の面上にあるサージ電流注入エピタキシャル領域を有しており、サージ電流注入エピタキシャル領域は第２導電型に高濃度にドープされている。さらに、半導体デバイスは、ドリフト層の第１の面上にあるショットキー層を有しており、ショットキー層とドリフト層との間でショットキー接合が形成される。ショットキー層は、接合障壁要素用凹部から延びている注入領域が、ショットキー接合の下のドリフト層において、接合障壁領域からなるアレイを構成するように、接合障壁要素用凹部の上方に延びている。サージ電流注入エピタキシャル領域によって優れたサージ特性が得られ、一方で、接合障壁要素用凹部から延びている注入領域によって逆バイアスリーク電流が小さくなる。
別の実施形態において、半導体デバイスは第１導電型のドリフト層を有している。半導体デバイスはまた、ドリフト層の第１の面の対応する凹部内に位置する複数の接合障壁遮蔽エピタキシャル領域を有しており、接合障壁遮蔽エピタキシャル領域は、第１導電型とは導電型が逆である第２導電型に高濃度にドープされている。さらに、半導体デバイスは、ドリフト層の第１の面上にあるショットキー層を有しており、ショットキー層とドリフト層との間でショットキー接合を形成し、ショットキー層は、接合障壁遮蔽エピタキシャル領域が、ショットキー接合の下のドリフト層において、接合障壁遮蔽領域からなるアレイを構成するように、接合障壁遮蔽エピタキシャル領域の上方に延びている。
接合障壁遮蔽エピタキシャル領域によって、優れたサージ特性が得られるとともに、逆バイアスリーク電流を小さくできる。
当業者であれば、添付図面に関連する好適な実施形態に関する以下の詳細な説明を考察すると、本開示の範囲が理解でき、また、その更なる態様が実現できるであろう。
本明細書に組み込まれるとともに本明細書の一部を構成する各添付図面は、本開示のいくつかの態様を図示したものであり、その説明とともに、本開示の原理を明らかにする役割を果たす。
ショットキーダイオードを図示したものである。 図１のショットキーダイオードにおける順方向電圧に対する順方向電流を示すグラフであり、このショットキーダイオードは優れたサージ特性を有していないことを示す。 優れたサージ特性を有するショットキーダイオードにおける、所望の、順方向電圧に対する順方向電流の特性である。 ある程度のサージ特性は有しているが優れたサージ特性は有していないショットキーダイオードを図示したものである。 本開示の一実施形態に係る、優れたサージ特性を有するとともに逆バイアスリーク電流が小さいショットキーダイオードを図示したものである。 図５のショットキーダイオードの一例示的実施形態における順方向電圧に対する順方向電流を、図１及び図４の各ショットキーダイオードのものと比較して示している。 図５のショットキーダイオードの一例示的実施形態における逆バイアス電圧に対する逆バイアスリーク電流を示したものである。 本開示の一実施形態に係る、図５のショットキーダイオードのレイアウトの一例の上面図を示したものである。 図５のショットキーダイオードの一例示的実施形態における逆バイアス状態での電界分布を図示したものである。 本開示の一実施形態に係る図５のショットキーダイオードを製造するプロセスを図示したものである。 本開示の一実施形態に係る図５のショットキーダイオードを製造するプロセスを図示したものである。 本開示の一実施形態に係る図５のショットキーダイオードを製造するプロセスを図示したものである。 本開示の一実施形態に係る図５のショットキーダイオードを製造するプロセスを図示したものである。 本開示の一実施形態に係る図５のショットキーダイオードを製造するプロセスを図示したものである。 本開示の一実施形態に係る図５のショットキーダイオードを製造するプロセスを図示したものである。 本開示の一実施形態に係る図５のショットキーダイオードを製造するプロセスを図示したものである。 本開示の一実施形態に係る図５のショットキーダイオードを製造するプロセスを図示したものである。 本開示の別の実施形態に係る、優れたサージ特性を有するとともに逆バイアスリーク電流が少ないショットキーダイオードを図示したものである。 本開示の一実施形態に係る図１１のショットキーダイオードを製造するプロセスを図示したものである。 本開示の一実施形態に係る図１１のショットキーダイオードを製造するプロセスを図示したものである。 本開示の一実施形態に係る図１１のショットキーダイオードを製造するプロセスを図示したものである。 本開示の一実施形態に係る図１１のショットキーダイオードを製造するプロセスを図示したものである。 本開示の一実施形態に係る図１１のショットキーダイオードを製造するプロセスを図示したものである。 本開示の一実施形態に係る図１１のショットキーダイオードを製造するプロセスを図示したものである。 本開示の一実施形態に係る図１１のショットキーダイオードを製造するプロセスを図示したものである。
［発明の詳細な説明］
以下に説明する各実施形態は、当業者が実施形態を実行できるために必要な情報を示すとともに、各実施形態を実行する最良の形態を図示している。当業者であれば、以下の説明を添付図面に照らして考察すると、本開示の概念を理解し、本明細書では特に論じていないこれらの概念の適用例を認識するであろう。これらの概念及び適用例が本開示及び添付の請求項の範囲の範疇にあることは理解されるべきである。
本明細書では、様々な要素を説明するために「第１の（ｆｉｒｓｔ）」、「第２の（ｓｅｃｏｎｄ）」等の語を使用するが、これらの要素はこれらの用語によって限定されるべきではないことは理解されるであろう。これらの語は、要素を互いに区別するためだけに使用されている。例えば、本開示の範囲から逸脱することなく、第１の要素を第２の要素と称することができるし、同様に第２の要素を第１の要素と称することもできる。本明細書で使用するように、「及び／又は（ａｎｄ／ｏｒ）」という語は、関連する記載項目の１つ以上の任意の組み合わせ、及びすべての組み合わせを含む。
層、領域、又は基板といった要素が、別の要素の「上に（ｏｎ）」ある、もしくは「上へと（ｏｎｔｏ）」延びていると述べられている場合、一方の要素がもう一方の要素の上に直接ある、もしくは上へと直接延びていることも可能であるし、又は介在する要素が存在していてもよいことは理解されよう。一方、ある要素が別の要素の「上に直接（ｄｉｒｅｃｔｌｙ ｏｎ）」ある、もしくは「上へと直接（ｄｉｒｅｃｔｌｙ ｏｎｔｏ）」延びていると述べられている場合は、介在する要素は存在しない。同様に、層、領域、又は基板といった要素が、別の要素の「上方に（ｏｖｅｒ）」ある、もしくは「上方へと（ｏｖｅｒ）」延びていると述べられている場合、一方の要素がもう一方の要素の上方に直接ある、もしくは上方へと直接延びていることも可能であるし、又は介在する要素が存在していてもよいことは理解されよう。一方、ある要素が別の要素の「上方に直接（ｄｉｒｅｃｔｌｙ ｏｖｅｒ）」ある、もしくは「上方へと直接（ｄｉｒｅｃｔｌｙ ｏｖｅｒ）」延びていると述べられている場合は、介在する要素は存在しない。また、ある要素が別の要素に「接続されている（ｃｏｎｎｅｃｔｅｄ）」又は「連結されている（ｃｏｕｐｌｅｄ）」と述べられている場合、一方の要素がもう一方の要素に直接に接続又は連結されていることも可能であるし、又は介在する要素が存在していてもよいことは理解されよう。一方、ある要素が別の要素に「直接接続されている（ｄｉｒｅｃｔｌｙ ｃｏｎｎｅｃｔｅｄ）」又は「直接連結されている（ｄｉｒｅｃｔｌｙ ｃｏｕｐｌｅｄ）」と述べられている場合には、介在する要素が存在しない。
本明細書では、「下方に（ｂｅｌｏｗ）」、「上方に（ａｂｏｖｅ）」、「上部の（ｕｐｐｅｒ）」、「下部の（ｌｏｗｅｒ）」、「横方向の（ｈｏｒｉｚｏｎｔａｌ）」、又は「縦方向の（ｖｅｒｔｉｃａｌ）」といった関係性を表す語は、各図に示されているように、要素、層、又は領域と別の要素、層、又は領域との関係性を説明するために用いられている。これらの語及び上述の語は、各図に示されている向きに加えて異なる向きも含むことを意図していることは理解されよう。
本明細書で使用する用語は、特定の実施形態を説明するためだけのものであり、本開示を限定するためのものではない。本明細書で使用するように、単数形の冠詞「１つの（ａ／ａｎ）」及び「その（ｔｈｅ）」は、文脈でそうではないことを明確に示していない限り、複数形も含むことが意図される。「備える（ｃｏｍｐｒｉｓｅｓ）」、「備えている（ｃｏｍｐｒｉｓｉｎｇ）」、「有する、含む（ｉｎｃｌｕｄｅｓ）」、及び／又は「有している、含んでいる（ｉｎｃｌｕｄｉｎｇ）」という語は、本明細書で使用する場合、規定された特徴、整数、工程、動作、要素、及び／又は構成部品の存在を示すが、１つ以上の他の特徴、整数、工程、動作、要素、構成部品、及び／又はこれらの集まりの存在又は追加を排除するものではない。

特に定めがない限り、本明細書で使用する全ての語（技術用語及び科学用語を含む）は、本開示が属する技術の当業者が一般に理解している意味と同じ意味を有する。さらに、本明細書で使用する語は、本明細書及び関連技術の文脈におけるこれらの語の意味と整合性のある意味を有すると解釈すべきであり、本明細書で明確に定義しない限り、理想的な又は過度に形式的な意味で解釈されるものではないと理解されよう。 優れたサージ特性を有するショットキーダイオード（例えば、ショットキーダイオードの定格電流の少なくとも１０倍の電流に対処可能なショットキーダイオード）が必要とされている。従来のショットキーダイオードは、優れたサージ特性は有していない。より具体的には、従来のショットキーダイオードでは、ショットキーダイオードの微分オン抵抗は電圧及び温度に伴って増大する。したがって、サージ状態では、順方向電流の変化が小さくても順方向電圧は比較的大きく増大し、その結果、順方向電流の増大が小さくても電力が比較的大きく増大する。結果として、極度のサージ状態では、従来のショットキーダイオードには、ショットキーダイオードが対処できる最大電力密度をはるかに超える電力密度が施される。さらに、従来のショットキーダイオードは、逆バイアスリーク電流が大きいことに悩まされている。
本開示は、優れたサージ特性を有するとともに逆バイアスリーク電流が小さいショットキーコンタクトを有する半導体デバイスに関する。ある好適な実施形態において、この半導体デバイスはショットキーダイオードであり、より好適には炭化ケイ素（Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ：ＳｉＣ）ショットキーダイオードである。しかし、より一般的には、半導体デバイスは、例えば金属酸化物半導体電界効果トランジスタ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：ＭＯＳＦＥＴ）等の、ショットキーコンタクトを有する任意の種類の半導体デバイスであってもよい。
本開示に係る、優れたサージ特性を有するとともに逆バイアスリーク電流が小さい半導体デバイスの実施形態を説明する前に、発明者によって行われた、本明細書で開示された半導体デバイスをより深く理解できる調査研究について考察する。図１は、従来のショットキーダイオード１０を図示する。ショットキーダイオード１０は、優れたサージ特性は有してはおらず、逆バイアスリーク電流は大きい。図示されているように、ショットキーダイオード１０は、基板１２と、基板１２の表面にあるドリフト層１４と、ドリフト層１４の基板１２とは反対側の面にあるショットキーコンタクト１６とを有し、これによりドリフト層１４とショットキーコンタクト１６との間にショットキー接合１８を形成する。ドリフト層１４のうちのショットキーコンタクト１６の下側の領域を、ドリフト層１４の活性領域、つまりショットキーダイオード１０の活性領域と称する。この例では、基板１２及びドリフト層１４はともにＮ型であり、基板１２は高濃度にドープ（例えば１×１０１９ｃｍ−３以上）されており、ドリフト層１４は比較的低濃度でドープ（例えば約２×１０１５ｃｍ−３から１×１０１６ｃｍ−３の間）されている。例示のために、基板１２及びドリフト層１４はそれぞれＳｉＣでできていると想定するが、他の半導体材料を用いてもよい。
ショットキーコンタクト１６は、ドリフト層１４の表面にあるショットキー層２０と、ショットキー層２０のドリフト層１４とは反対側の面にある拡散バリア層２２と、拡散バリア層２２のショットキー層２０とは反対側の面にある陽極コンタクト２４とを有している。拡散バリア層２２は任意であり、ショットキー層２０及び陽極コンタクト２４のうちの一方からの物質が他方へと拡散するのを抑制するために設けられていてもよい。最後に、ショットキーダイオード１０は、基板１２のドリフト層１４とは反対側の第２の面にある陰極オーミック層２６と、陰極オーミック層２６の基板１２とは反対側の面にある陰極コンタクト２８とを有している。陰極オーミック層２６は任意であり、基板１２と陰極コンタクト２８との間に設けて、これらの間のインピーダンス結合を低減してもよい。
図２は、図１のショットキーダイオード１０の順方向電圧（ＶＦ）に対する順方向電流（ＩＦ）の特性を表す図である。図示されているように、順方向電圧（ＶＦ）がショットキーダイオード１０の立ち上がり電圧（ＶＯＮ）（つまりショットキー層２０とドリフト層１４との間のショットキー接合１８の立ち上がり電圧）になると、ショットキーダイオード１０が電流を導通させ始める。そこから順方向電流（ＩＦ）が定格電流（ＩＦ，ＲＡＴＥＤ）になるまでは、順方向電流（ＩＦ）はほぼ順方向電圧（ＶＦ）の線形関数として増加する。しかし、ＩＦ＞ＩＦ，ＲＡＴＥＤであるサージ状態では、ショットキーダイオード１０の微分オン抵抗（ＲＤＩＦＦ，ＯＮ）は順方向電圧（ＶＦ）の関数として増加する。より具体的には、微分オン抵抗（ＲＤＩＦＦ，ＯＮ）は主にドリフト層１４（ＲＤＲＩＦＴ）の抵抗によって決まり、ドリフト層１４（ＲＤＲＩＦＴ）の抵抗はドリフト層１４のキャリア移動度に反比例する。ドリフト層１４のキャリア移動度は、順方向電圧（ＶＦ）及び温度の上昇に伴い低下する。サージ状態ではショットキーダイオード１０の順方向電圧（ＶＦ）及び温度が両方とも上昇するので、ドリフト層１４のキャリア移動度は低下し、それがドリフト層１４（ＲＤＲＩＦＴ）の抵抗を上げ、そしてショットキーダイオード１０の微分オン抵抗（ＲＤＩＦＦ，ＯＮ）を上げる。結果として、ＩＦ＝１０・ＩＦ，ＲＡＴＥＤである極度のサージ状態では、ショットキーダイオード１０が消費する電力は、極度のサージ状態での順方向電流（ＩＦ）と順方向電圧（ＶＦ）との積に等しくなる。あるサージ状態（例えば極度のサージ状態）での順方向電流（ＩＦ）を本明細書ではサージ電流（ＩＳＵＲＧＥ）と称し、対応する順方向電圧（ＶＦ）を本明細書ではサージ電圧（ＶＳＵＲＧＥ）と称する。極度のサージ状態の一例として、定格電流（ＩＦ，ＲＡＴＥＤ）が５アンペア（Ａ）で極度のサージ状態のＶＳＵＲＧＥが２０ボルト（Ｖ）である場合には、極度のサージ状態でショットキーダイオード１０が消費する電力は１，０００ワット（Ｗ）であり、この値ではショットキーダイオード１０が組み込まれている回路パッケージを破壊すると考えられる。したがって、ショットキーダイオード１０が優れたサージ特性を有していないのは明らかである。
比較として、図３は、優れたサージ特性を有する所望のショットキーダイオードの順方向電圧（ＶＦ）に対する順方向電流（ＩＦ）の特性を図示したものである。図示されているように、優れたサージ特性を示すためには、サージ状態において所望のショットキーダイオードの微分オン抵抗（ＲＤＩＦＦ，ＯＮ）が小さくなることが望ましい。より具体的には、図示されているように、順方向電圧（ＶＦ）がサージ状態であることを示す所定の電圧（ＶＴＨ）を超えて上昇するにつれて、微分オン抵抗（ＲＤＩＦＦ，ＯＮ）が小さくなることが望ましい。この所定の電圧（ＶＴＨ）は一般的には、定格順方向電圧（ＶＦ，ＲＡＴＥＤ）以上で、極度のサージ状態での所望の順方向電圧（ＶＦ）よりは低い電圧である。この結果、ＩＦ＝１０・ＩＦ，ＲＡＴＥＤである極度のサージ状態では、極度のサージ状態における順方向電圧（ＶＦ）は図２のものよりも実質的に低くなる。ここで、図３において、極度のサージ状態における順方向電流は「ＩＳＵＰＥＲ＿ＳＵＲＧＥ」で、対応する順方向電圧は「ＶＳＵＰＥＲ＿ＳＵＲＧＥ」で表している。順方向電圧（ＶＦ）が所定の電圧（ＶＴＨ）よりも高いときに微分オン抵抗（ＲＤＩＦＦ，ＯＮ）を小さくすることにより、所望のショットキーダイオードの順方向電圧（ＶＦ）が適切な電圧レベルで効果的にクランプされる。結果として、極度のサージ状態において所望のショットキーダイオードが消費する電力は、図１のショットキーダイオード１０が消費する電力よりも大幅に低くなる。例えば、定格電流（ＩＲＡＴＥＤ）が５Ａで極度のサージ状態でのＶＳＵＲＧＥが５Ｖである場合には、極度のサージ状態においてショットキーダイオード１０が消費する電力は２５０Ｗである。
本発明者は、サージ状態において所望のショットキーダイオードの微分オン抵抗（ＲＤＩＦＦ，ＯＮ）を小さくするには、伝導度変調が必要であることを見出した。より具体的には、ショットキーダイオードは通常は多数キャリアで動作する装置である（つまり存在するキャリアは１種類のみ、すなわち電子又はホールであり、両方ではない）。必要なのは、サージ状態では多数キャリアと少数キャリアの両方を有する（つまり電子とホールの両方が電流を伝える）ショットキーダイオードである。このようにして、サージ状態において、所望のショットキーダイオードの微分オン抵抗（ＲＤＩＦＦ，ＯＮ）を小さくすることができる。微分オン抵抗（ＲＤＩＦＦ，ＯＮ）を小さくすることにより、所望のショットキーダイオードは、極度のサージ状態で、順方向電圧（ＶＦ）の増加が少しであっても上昇していく順方向電流（ＩＦ）に対処することができ、これにより、極度のサージ状態で所望のショットキーダイオードが消費する電力が大幅に低減される。
図４は、逆方向リーク電流を低減するように設計された、ある程度のサージ特性を有したショットキーダイオード３０を図示したものである。しかし、以下に述べる理由のために、本発明者は、ショットキーダイオード３０は優れたサージ特性を有してはいないことがわかった。図示されているように、ショットキーダイオード３０は、基板３２と、ドリフト層３４と、ドリフト層３４とともにショットキー接合３８を形成するショットキー層４０を含むショットキーコンタクト３６と、拡散バリア層４２と、陽極コンタクト４４とを、さらに任意で陰極オーミック層４６と陰極コンタクト４８とを、図１のショットキーダイオード１０に関して上述したものと同様に有している。しかし、ショットキーダイオード３０は、ショットキーダイオード３０の活性領域内におけるショットキーコンタクト３６の下に、高濃度にドープされたイオン注入領域５０も有しており、これを本明細書では接合障壁遮蔽（ｊｕｎｃｔｉｏｎ ｂａｒｒｉｅｒ ｓｈｉｅｌｄ：ＪＢＳ）注入領域５０と称する。本明細書の出願人が所有する、譲渡された米国特許出願公開第２００８／０１９１３０４号明細書で述べられているように、逆バイアス状態では、空乏領域がＪＢＳ注入領域５０の周りに発生し、発生しなければショットキー接合３８がさらされてしまう高電界からショットキー接合３８を遮蔽する。その結果、逆バイアスリーク電流が大幅に低減される。
ＪＢＳ注入領域５０はまた、サージ状態では伝導度変調をもたらす。しかし、ＪＢＳ注入領域５０のホール注入効率は、ＪＢＳ注入領域５０の周縁のまわりに細かく斜線を引いて図示したイオン注入による損傷に起因して低い。この注入損傷は、ＪＢＳ注入領域５０からドリフト層３４内へと注入されたホールの寿命を縮めることになる。ドリフト層３４の抵抗はＪＢＳ注入領域５０からドリフト層３４内へと注入されたホールの寿命に依存するので、ＪＢＳ注入領域５０はサージ状態において動作する場合には不十分な伝導度変調しか行えない。
ここで説明は、優れたサージ特性、好適には優れた表面特性を有するとともに逆バイアスリーク電流が小さいショットキーダイオードの実施形態へと移る。本明細書にて用いられているように、「優れたサージ特性」とは、図４のショットキーダイオード３０のサージ特性を上回るサージ特性のことである。この点について、図５は、本開示の一実施形態に係る、優れたサージ特性を有するとともに逆バイアスリーク電流が小さいショットキーダイオード５２を図示したものである。図示されているように、ショットキーダイオード５２は、基板５４と、基板５４の表面にあるドリフト層５６を有している。この実施形態では、基板５４及びドリフト層５６はともにＮ型であり、基板５４は高濃度にドープされており、ドリフト層５６は比較的低濃度でドープされている。さらに、例示のために、基板５４及びドリフト層５６はそれぞれＳｉＣでできていると想定するが、他の半導体材料を用いてもよい。
ショットキーダイオード５２はまた、ショットキーダイオード５２の活性領域６０において、ドリフト層５６の基板５４とは反対側の面に、エピタキシャル領域又はエピ領域５８を有している。特に、活性領域６０は少なくとも部分的に、しかし好適には完全に、終端６２によって囲まれている。この実施形態において、エピ領域５８はＰ＋エピ領域５８であり、本明細書ではサージ電流注入エピタキシャル領域とも称する。以下に詳述するように、Ｐ＋エピ領域５８は、ショットキーダイオード５２がサージ状態において動作している時にホールをドリフト層５６内へと注入する機能を有し、これにより、ショットキーダイオード５２の微分オン抵抗が伝導度変調によって小さくなる。Ｐ＋エピ領域５８はドリフト層５６の表面にエピタキシャル成長したものなので、Ｐ＋エピ領域５８は、図４のショットキーダイオード３０のＪＢＳ注入領域５０に関して上述したイオン注入損傷を受けてはいない。その結果、Ｐ＋エピ領域５８がもたらす伝導度変調は、ショットキーダイオード３０のＪＢＳ注入領域５０がもたらすものよりもはるかに良好で、その結果優れたサージ特性を可能にする。この実施形態では、Ｐ＋エピ領域５８の表面にオーミック層６４が設けられていることで、Ｐ＋エピ領域５８へのコンタクトが低抵抗になる。
ショットキーダイオード５２はまた、ドリフト層５６の基板５４とは反対側の面にあり、オーミック層６４のＰ＋エピ領域５８とは反対側の面上に延びるショットキーコンタクト６６を有している。ショットキーコンタクト６６は、ドリフト層５６とショットキーコンタクト６６との間にショットキー接合６８を形成する。本明細書では、ドリフト層５６のうちのショットキーコンタクト６６の下側の領域を、ドリフト層５６の活性領域６０、つまりショットキーダイオード５２の活性領域６０と称する。ショットキーコンタクト６６は、ドリフト層５６の表面にあるショットキー層７０と、ショットキー層７０のドリフト層５６とは反対側の面にある拡散バリア層７２と、拡散バリア層７２のショットキー層７０とは反対側の面にある陽極コンタクト７４とを有している。ショットキー層７０は、ショットキー層７０とドリフト層５６との間にショットキー接合６８を形成する。拡散バリア層７２は任意であり、ショットキー層７０及び陽極コンタクト７４のうちの一方からの物質が他方へと拡散するのを抑制するために設けられていてもよい。
ショットキーコンタクト６６の下において、ドリフト層５６のＰ＋エピ領域５８に隣接する表面には、複数のＪＢＳ要素用凹部７６が存在する。ＪＢＳ注入領域７８はＪＢＳ要素用凹部７６から延びている。この実施形態では、ドリフト層５６がＮ型なので、ＪＢＳ注入領域７８は高濃度にドープされたＰ型注入領域である。ＪＢＳ注入領域７８は、ショットキーコンタクト６６の下において、ＪＢＳ領域からなるアレイを構成しており、動作すると逆バイアス状態での局所的な高電界からショットキー接合６８を保護し、そしてショットキーダイオード５２の逆バイアスリーク電流を低減させる。特に、この実施形態では、Ｐ＋エピ領域５８のそれぞれの側部には、ＪＢＳ要素用凹部７６が５つ、対応するＪＢＳ注入領域７８が５つ存在しているが、ショットキーダイオード５２はこの形態に限定されない。個別のレイアウトや実行状態によって、Ｐ＋エピ領域５８の片側又は両側に隣接して存在する２つ以上のＪＢＳ要素用凹部７６及び２つ以上の対応するＪＢＳ注入領域７８は、それぞれ任意の数であってもよい。
ここで重要なのは、Ｐ＋エピタキシャル層をエッチングしてＰ＋エピ領域５８を形成することによって、ドリフト層５６の表面は損傷を受けることである。この損傷の結果、ショットキー接合６８には局所的な高電界が生じる。ショットキー接合６８をこの局所的な高電界から保護するために、ＪＢＳ注入領域７８の所望の深さは、図４のショットキーダイオード３０のＪＢＳ注入領域５０の深さよりも深い。例えば、ＳｉＣの場合、図４のショットキーダイオード３０のＪＢＳ注入領域５０が０．２〜０．３マイクロメートルであるのと比較して、ＪＢＳ注入領域７８の所望の深さは０．５マイクロメートル以上で１マイクロメートル以下の範囲内であってもよい。特にＳｉＣの場合、０．５〜１マイクロメートルの深さへのイオン注入には、通常高エネルギー注入が必要になると思われるが、これはコストがかかり、結果として注入損傷も増加させてしまう。ドリフト層５６の表面にＪＢＳ要素用凹部７６を形成して、ＪＢＳ要素用凹部７６内へとイオン注入を行ってＪＢＳ注入領域７８を設けることにより、高エネルギー注入を行う必要なしにＪＢＳ注入領域７８の所望の深さに達することができる。ある特定の実施形態において、ＪＢＳ注入領域７８の所望の深さは０．５マイクロメートル以上で１マイクロメートル以下の範囲内であり、ＪＢＳ要素用凹部７６の深さは０．３マイクロメートル以上で０．８マイクロメートルの範囲内であるので、ＪＢＳ注入領域７８の追加の深さが０．２〜０．３マイクロメートルであることで、０．５〜１マイクロメートルという所望の（合計の）深さが得られる。しかし、ＪＢＳ要素用凹部７６の深さ及びＪＢＳ注入領域７８の追加の深さは、個別の実行状態やドリフト層５６に使用される材料によって異なっていてもよい。より一般的には、一実施形態において、ＪＢＳ要素用凹部７６の深さは０．１マイクロメートル以上である。別の実施形態では、ＪＢＳ要素用凹部７６の深さは０．３マイクロメートル以上である。別の実施形態ではＪＢＳ要素用凹部７６の深さは０．５マイクロメートル以上である。
終端６２は、この実施形態では、少なくとも部分的に、しかし好適には完全に活性領域６０を囲んでいる複数のＰ＋ガードリング８０を有している。最後に、ショットキーダイオード５２は、基板５４のドリフト層５６とは反対側の第２の面にある陰極オーミック層８２と、陰極オーミック層８２の基板５４とは反対側の面にある陰極コンタクト８４とを有している。陰極オーミック層８２は任意であり、基板５４と陰極コンタクト８４との間に設けられ、これらの間のインピーダンス結合を低減してもよい。
動作中は、ショットキーダイオード５２に順方向バイアスをかけると、Ｐ＋エピ領域５８とドリフト層５６との間のｐｎ接合の前、及びＪＢＳ注入領域７８とドリフト層５６との間のｐｎ接合の前でショットキー接合６８が立ち上がる。低順方向電圧では、ショットキーダイオード５２内での電流輸送は、ショットキー接合６８の全体にわたって注入された多数キャリア（電子）によって占められている。このように、ショットキーダイオード５２は通常のショットキーダイオードのようにふるまう。この構造では、少数キャリアの注入は少ししかないか、又はまったくない、すなわち少数電荷は存在しない。その結果、ショットキーダイオード５２は、通常の動作電圧では高速なスイッチング速度が可能である。
ショットキーダイオード５２の順方向電圧が所定のしきい値電圧に達したサージ状態である場合は、Ｐ＋エピ領域５８とドリフト層５６との間のｐｎ接合（及び場合によってはＪＢＳ注入領域７８とドリフト層５６との間のｐｎ接合）が立ち上がる。その結果、少数キャリア（ホール）がＰ＋エピ領域５８からドリフト層５６へと注入されて、今度は伝導度変調によってショットキーダイオード５２の微分オン抵抗が小さくなる。Ｐ＋エピ領域５８はエピタキシャル成長したものなので、Ｐ＋エピ領域５８はイオン注入損傷を受けてはいない。したがって、Ｐ＋エピ領域５８から注入されたホールの寿命、よって伝導度変調は大幅に向上する。Ｐ＋エピ領域５８によって注入されたホールがもたらす伝導度変調は、ドリフト層５６の抵抗、よってショットキーダイオード５２の微分オン抵抗を下げ、これにより、サージ状態の間にショットキーダイオード５２が消費する電力が大幅に低減される。特に、好適な実施形態において、サージ状態の間におけるショットキーダイオード５２の微分オン抵抗を小さくすることにより、ショットキーダイオード５２は優れたサージ特性を有することになる。一実施形態において、ショットキーダイオード５２は、ショットキーダイオード５２の定格電流の少なくとも１０倍の電流を導通させながら、消費電力を３００Ｗ／ｃｍ２未満にすることができる。
さらに、上述のように、ショットキーダイオード５２はＪＢＳ注入領域７８があるために逆バイアスリーク電流が低い。何を「低リーク電流」とみなすかは様々ではあるが、一実施形態では、逆バイアスリーク電流は約１ｍＡ／ｃｍ２以下である。ショットキーダイオード５２に逆方向バイアスをかけると、ＪＢＳ注入領域７８のまわりの空乏領域が広がり、ショットキーダイオード５２内を通過する逆方向電流を妨げる。その結果、広がった空乏領域は、ショットキー接合６８の保護とショットキーダイオード５２内の逆バイアスリーク電流の制限の両方の機能を果たす。
図６は、図５のショットキーダイオード５２の一例示的実施形態における順方向電圧（ＶＦ）に対する順方向電流（ＩＦ）を、図１のショットキーダイオード１０及び図４のショットキーダイオード３０の同様の実行状態と比較して示している。図示されているように、ショットキーダイオード５２の順方向電圧（ＶＦ）がこの例では３Ｖ前後であるしきい値電圧に達すると、Ｐ＋エピ領域５８とドリフト層５６との間のｐｎ接合が立ち上がり、Ｐ＋エピ領域５８がホールをドリフト層５６内に注入し始め、これによりショットキーダイオード５２の微分オン抵抗が小さくなる。順方向電流（ＩＦ）が１０・ＩＦ，ＲＡＴＥＤに等しくＩＲＡＴＥＤはショットキーダイオード５２の定格順方向電流である極度のサージ状態では、ショットキーダイオード５２の電力密度は所定の最大電力密度より小さくなる。より具体的には、この例では、定格順方向電流（ＩＦ，ＲＡＴＥＤ）は５Ａで、最大電力密度は３００Ｗ／ｃｍ２である。ＩＦ＝１０・ＩＦ，ＲＡＴＥＤ＝５０Ａである極度のサージ状態では、順方向電圧（ＶＦ）は約４．７５Ｖであり、したがってショットキーダイオード５２が消費する電力は約２３７．５Ｗになる。活性領域６０が１ｃｍ２であると想定すると、極度のサージ状態におけるショットキーダイオード５２の電力密度は約２３７．５Ｗ／ｃｍ２になり、この値は所定の最大電力密度である３００Ｗ／ｃｍ２よりも低い。図示されているように、ショットキーダイオード５２のサージ特性は、図１のショットキーダイオード１０及び図４のショットキーダイオード３０のそれぞれのサージ特性よりも著しく良い。
図７は、図５のショットキーダイオード５２の一例示的実施形態における逆バイアス電圧に対する逆バイアスリーク電流を示したものである。図示されているように、ショットキーダイオード５２は、定格逆バイアス電圧では逆バイアスリーク電流が小さい。より具体的には、この例において、逆バイアスリーク電流は、この例では６００Ｖである定格逆バイアス電圧までは約２μＡ／ｃｍ２未満である。
図８は、図５のショットキーダイオード５２の一例の上面図を示したものである。特に、図５は、図８に示された点線に沿ったショットキーダイオード５２の断面図である。ショットキーダイオード５２は、ショットキーダイオード５２の活性領域６０内に図示されているように配置されたＰ＋エピ領域５８とＪＢＳ注入領域７８とを有している。活性領域６０はＰ＋ガードリング８０によって囲まれている。活性領域６０の全体の表面積に対する、ショットキーダイオード５２のうちのＰ＋エピ領域５８及びＪＢＳ注入領域７８が占める活性領域６０の表面積の比は、ショットキーダイオード５２の逆方向リーク電流と順方向電圧降下の両方に影響を与える可能性がある。例えば、Ｐ＋エピ領域５８及びＪＢＳ注入領域７８が占有する面積が活性領域６０の全面積に対して増加すると、サージ状態の間は逆方向リーク電流が減少し、及び／又は、ショットキーダイオード５２の微分オン抵抗がさらに小さくなり得るが、ショットキーダイオード５２の順方向電圧降下が大きくなる可能性がある。これより、活性領域６０のうちのＰ＋エピ領域５８及びＪＢＳ注入領域７８が占める表面積の比の選定は、逆方向リーク電流と、順方向電圧降下と、サージ特性との間で妥協点を探ることを伴う。一実施形態では、Ｐ＋エピ領域５８は活性領域６０の少なくとも３０％を占める。別の実施形態では、Ｐ＋エピ領域５８は活性領域６０の２０％から５０％を占める。
上述したように、図５のショットキーダイオード５２のＪＢＳ注入領域７８によって逆バイアスリーク電流が小さくなる。さらに、一実施形態において、ＪＢＳ注入領域７８の深さはＰ＋ガードリング８０の深さよりも深い。その結果、逆バイアス状態では、図９に示されているように、ＪＢＳ注入領域７８の底部で受ける電界はＰ＋ガードリング８０の底部で受ける電界よりも強い。このように、ショットキーダイオード５２のアバランシェ特性は、高い逆方向バイアス降伏電圧（例えば１２００Ｖ）において、ＪＢＳ注入領域７８でショットキーダイオード５２の降伏が発生する点で改善されている。したがって、その結果生じるアバランシェ電流は、ショットキーダイオード５２の活性領域６０のＪＢＳ注入領域７８全体にわたって広がるようになっている。
図１０Ａ〜図１０Ｈは、本開示の一実施形態に係る図５のショットキーダイオード５２を製造するプロセスを図示したものである。本プロセスの説明を通じて、例示の材料、ドーピング型、ドーピングレベル、構造の寸法、及び選択された代替物は概説したものである。これらの態様は単に説明のためのものであり、本明細書にて開示された概念及び後に続く請求項は、これらの概念に限定されない。
図１０Ａに示されているように、本プロセスは、基板５４、基板５４の表面にあるドリフト層５６、及びドリフト層５６の基板５４とは反対側の面にあるＰ＋エピタキシャル層又はエピ層５８’、から始まる。この実施形態において、基板５４はＮ型単結晶の４ＨＳｉＣ基板であるが、例えば２Ｈ，４Ｈ，６Ｈ，３Ｃ等の種々の結晶多形であってもよい。基板５４はまた他の材料系、例えば窒化ガリウム（ＧａＮ）、ガリウムヒ素（ＧａＡｓ）、ケイ素（Ｓｉ）、ゲルマニウム（Ｇｅ）、シリコンゲルマニウム（ＳｉＧｅ）等でできていてもよい。一実施形態において、Ｎ型にドープされたＳｉＣ基板５４の抵抗率は、約１０ミリオーム−ｃｍから３０ミリオーム−ｃｍの間である。初めに、基板５４の厚さは約２００マイクロメートルから５００マイクロメートルの間であってもよい。
基板５４上にはドリフト層５６を成長させる。この実施形態において、ドリフト層５６もＳｉＣである。しかしドリフト層５６は、別の実施形態として例えばＧａＮ，ＧａＡｓ，Ｓｉ，Ｇｅ，ＳｉＧｅ等の他の材料系でできていてもよい。ドリフト層５６を基板５４上に成長させ、同時にドープしてもよく、ここでドリフト層５６は、Ｎ型のドーピング材料を用いて成長させながらドープされる。特に、ドリフト層５６を形成する前に、基板５４上に１つ以上のバッファ層（図示せず）を形成してもよい。バッファ層（又は複数のバッファ層）を核形成層として用いてもよく、また、Ｎ型ドーピング材料を用いて比較的高濃度にドープしてもよい。いくつかの実施形態において、バッファ層は０．５マイクロメートルから５マイクロメートルの範囲内であってもよい。
ドリフト層５６は全体を通じて比較的均一にドープされてもよく、あるいは、全体を通じて、又は部分的に、傾斜ドーピングを用いてもよい。均一にドープされたドリフト層５６の場合、一実施形態において、ドーピング濃度は約２×１０１５ｃｍ−３から１×１０１６ｃｍ−３の間であってもよい。傾斜ドーピングを用いた場合、ドーピング濃度は基板５４に近いドリフト層５６の底部で最も高く、ショットキーコンタクト６６に近いドリフト層５６の頂部で最も低い。ドーピング濃度は、一般的には、ドリフト層５６の底部の、又は底部の近くの地点から、頂部の、又は頂部の近くの地点に向かって、段階的に、又は連続的に減少する。傾斜ドーピングを用いた一実施形態では、ドリフト層５６の下部は約１×１０１５ｃｍ−３の濃度でドープされてもよく、ドリフト層５６の上部は約５×１０１６ｃｍ−３の濃度でドープされてもよい。傾斜ドーピングを用いた別の実施形態では、ドリフト層５６の下部は約５×１０１５ｃｍ−３の濃度でドープされてもよく、ドリフト層５６の上部は約１×１０１６ｃｍ−３の濃度でドープされてもよい。
所望の逆方向降伏電圧によって決まる特定の実施形態において、ドリフト層５６の膜厚は４マイクロメートルから１０マイクロメートルの間であってもよい。一実施形態では、ドリフト層５６の膜厚は、所望の逆方向降伏電圧が１００Ｖにつき約１マイクロメートルである。例えば、逆方向降伏電圧が６００Ｖであるショットキーダイオード５２は、膜厚が約６マイクロメートルのドリフト層５６を有していてもよい。
ドリフト層５６を形成したら、ドリフト層５６の基板５４とは反対側の面に、Ｐ＋エピタキシャル層又はエピ層５８’を成長させる。この実施形態では、基板５４やドリフト層５６と同様に、Ｐ＋エピ層５８’もＳｉＣである。しかしＰ＋エピ層５８’は、別の実施形態では例えばＧａＮ，ＧａＡｓ，Ｓｉ，Ｇｅ，ＳｉＧｅ等の他の材料系に形成してもよい。Ｐ＋エピ層５８’をドリフト層５６上に成長させ、同時にドープしてもよく、ここでＰ＋エピ層５８’は、Ｐ型のドーピング材料を用いて成長させながらドープされる。一実施形態において、Ｐ＋エピ層５８’は、１×１０１８ｃｍ−３より高いドーピング濃度を有し、０．３マイクロメートル以上の膜厚を有している。別の実施形態では、Ｐ＋エピ層５８’は、５×１０１８ｃｍ−３以上で１×１０２０ｃｍ−３以下の範囲内のドーピング濃度を有し、０．５マイクロメートル以上で１マイクロメートル以下の範囲内の膜厚を有している。さらに別の実施形態では、Ｐ＋エピ層５８’は、１×１０１９ｃｍ−３以上で１×１０２０ｃｍ−３以下の範囲内のドーピング濃度を有し、０．３マイクロメートル以上で０．５マイクロメートル以下の範囲内の膜厚を有している。
Ｐ＋エピ層５８’を形成したら、その上面をエッチングして、図１０Ｂに示されているように１つ以上のアライメントマーク８６を作成する。当業者であれば理解されるように、アライメントマーク８６は、製造プロセスのさまざまな段階の最中にマスクとのアライメントをとるために用いられる。この実施形態において、上面をエッチングして１つ以上のアライメントマーク８６を作成するのと同時に、図１０Ｂに図示されているように、上面をエッチングして、Ｐ＋エピ層５８’の上面内における、ドリフト層５６の上面にあるＪＢＳ要素用凹部７６の所望の位置に相当する場所に、凹部８８を作成する。１度のエッチングを用いてアライメントマーク８６及び凹部８８の両方を作成することにより、ＪＢＳ要素用凹部７６は、追加のプロセス工程を１つも用いずに（つまり追加コストなしで）形成される。
凹部８８の深さ及び幅は、個別の実行状態によってさまざまである。一般的には、凹部８８の幅は、Ｐ＋エピ層５８’をエッチングしてＰ＋エピ領域５８（後述する）を作成した後、その結果ドリフト層５６の上面に作成されたＪＢＳ要素用凹部７６が所望の深さを有するような値である。一実施形態では、凹部８８の深さは０．１マイクロメートル以上である。別の実施形態では、凹部８８の深さは０．３マイクロメートル以上である。さらに別の実施形態では、凹部８８の深さは０．１マイクロメートル以上で０．８マイクロメートル以下の範囲内である。さらに別の実施形態では、凹部８８の深さは０．３マイクロメートル以上で０．８マイクロメートル以下の範囲内である。
次に、図１０Ｃ及び図１０Ｄに図示されているように、Ｐ＋エピ領域５８になることになるＰ＋エピ層５８’の上面の一部に、マスク９０を設け、その後、Ｐ＋エピ層５８’をエッチングしてＰ＋エピ領域５８を形成する。凹部８８があるために、Ｐ＋エピ層５８’のエッチングによって、図１０Ｄにも図示されているように、ドリフト層５６の上面にはＪＢＳ要素用凹部７６が作成されることになる。改めて、一実施形態では、ＪＢＳ要素用凹部７６の深さは０．１マイクロメートル以上である。別の実施形態では、ＪＢＳ要素用凹部７６の深さは０．３マイクロメートル以上である。さらに別の実施形態では、ＪＢＳ要素用凹部７６の深さは０．１マイクロメートル以上で０．８マイクロメートル以下の範囲内である。さらに別の実施形態では、ＪＢＳ要素用凹部７６の深さは０．３マイクロメートル以上で０．８マイクロメートル以下の範囲内である。
Ｐ＋エピ層５８’をエッチングしてＰ＋エピ領域５８とＪＢＳ要素用凹部７６とを作成した後、ＪＢＳ要素用凹部７６内にＰ型ドーパントをイオン注入して、図１０Ｅに図示されているようにＪＢＳ注入領域７８を作成する。ＪＢＳ注入領域７８のドーピング濃度は好適には１×１０１８ｃｍ−３以上である。一実施形態では、ＪＢＳ注入領域７８は、さらに０．２〜０．３マイクロメートルの深さだけ、ＪＢＳ要素用凹部７６の底部の下方に延びている。一実施形態では、ＪＢＳ要素用凹部７６とＪＢＳ注入領域７８との合計の深さは、０．５マイクロメートル以上で１マイクロメートル以下の範囲内である。しかし、ＪＢＳ要素用凹部７６とＪＢＳ注入領域７８の合計の深さは、個別の実行状態によって異なっていてもよい。さらに、ＪＢＳ要素用凹部７６内にイオン注入を施してＪＢＳ注入領域７８を形成している間に、ドリフト層５６の上面内にもＰ型ドーパントをイオン注入して、図１０Ｅに示されているように、Ｐ＋ガードリング８０を作成してもよい。
次に、図１０Ｆに図示されているように、Ｐ＋エピ領域５８の表面にオーミック層６４を形成する。オーミック層６４は、例えばニッケル（Ｎｉ）、ニッケルシリサイド（ＮｉＳｉ）、又はニッケルアルミナイド（ＮｉＡｌ）等のオーミック金属でできていてもよい。オーミック層６４を形成したら、図１０Ｇに図示されているように、ドリフト層５６の上面のうちの、ＪＢＳ注入領域７８上とオーミック層６４のＰ＋エピ領域５８とは反対側の面上の部分上とに、ショットキーコンタクト６６を形成する。ショットキーコンタクト６６は、ショットキー層７０と、任意で拡散バリア層７２と、陽極コンタクト７４とを有している。ショットキー層７０の膜厚は、所望の装置特性やショットキー層７０の形成に用いられる金属に基づいて異なるが、一般的には約１００〜４５００オングストロームの間である。６００Ｖの装置（つまり、逆方向バイアスが６００Ｖまでの逆バイアスリーク電流が小さいショットキーダイオード５２）の場合、ショットキー層７０は、タンタル（Ｔａ）でできていて約２００〜１２００オングストロームの間であってもよく、また、チタン（Ｔｉ）でできていて約５００〜２５００オングストロームの間であってもよく、また、アルミニウム（Ａｌ）でできていて約３５００〜４５００オングストロームの間であってもよい。Ｔａは、特にＳｉＣと組み合わせて使用してショットキー接合を形成する際に、バリアハイトを非常に低くすることに関係する。Ｔａはまた、ＳｉＣに対して非常に安定している。
ショットキー層７０及び陽極コンタクト７４に用いられている金属によっては、ショットキー層７０と陽極コンタクト７４との間に、１つ以上の拡散バリア層７２を形成してもよい。拡散バリア層７２は、チタンタングステン合金（ＴｉＷ）、チタンニッケル合金（ＴｉＮ），Ｔａ，及び他の任意の適切な材料でできていてもよく、ある特定の実施形態では７５〜４００オングストロームの間の膜厚であってもよい。拡散バリア層７２は、ショットキー層７０の形成に用いられる金属と陽極コンタクト７４との間での拡散を抑制するのに役立つ。とりわけ、拡散バリア層７２は、ショットキー層７０がＴａで陽極コンタクト７４がＡｌでできている実施形態では使用しない。拡散バリア層７２は、一般的には、ショットキー層７０がＴｉで陽極コンタクト７４がＡｌでできている実施形態には有用である。
ショットキー層７０の上に、又は存在するのであれば拡散バリア層７２の上に、陽極コンタクト７４を形成する。陽極コンタクト７４は、一般的には、比較的厚く、金属でできており、ショットキーダイオード５２の陽極のボンドパッドの働きをする。陽極コンタクト７４はＡｌ，金（Ａｕ），銀（Ａｇ）等でできていてもよい。
図示してはいないが、一般的には、次に、少なくとも陽極コンタクト７４の露出面とドリフト層５６のあらゆる露出面の上に、封止層を形成する。封止層は窒化ケイ素（ＳｉＮ）等の窒化物であってもよく、下にある層を有害な環境条件から保護する絶縁保護コーティングの働きをする。さらに擦り傷や同様の機械的損傷から保護するために、封止層の上にポリイミド層を設けてもよい。
ここで、プロセス処理は、ショットキーダイオード５２の表面（上部）からショットキーダイオード５２の裏面（底部）へと切り換えられる。図１０Ｈに図示されているように、研磨、エッチング、又は同様のプロセスによって基板５４の底部を除去することによって、基板５４を大幅に薄くする。６００Ｖのショットキーダイオード５２の場合、基板５４を、第１の実施形態では約５０〜２００マイクロメートルの間の厚さまで、第２の実施形態では約７５〜１２５マイクロメートルの間の厚さまで薄くしてもよい。基板５４を薄くする、さもなければ薄い基板５４を用いることにより、ショットキーダイオード５２の陽極と陰極との間の全体的な電気抵抗や熱抵抗を低減し、本装置が過熱せずにより高い電流密度を取り扱うことが可能になる。
最後に、図１０Ｈに図示されているように、基板５４の底部に、Ｎｉ，ＮｉＳｉ，及びＮｉＡｌ等のオーミック金属を用いて陰極オーミック層８２を形成する。ポリイミド層を用いた実施形態において、装置全体を高温でベーキングしてオーミック金属をアニールする代わりに、陰極オーミック層８２をレーザーアニールしてもよい。レーザーアニールは、オーミック金属をアニールには十分な温度に加熱することはできるが、装置の残りの部分を、ポリイミド層に損傷を与えたり破壊したりしかねない温度まで加熱することはない。陰極オーミック層８２を形成しアニールしたら、図１０Ｈに図示されているように、陰極オーミック層８２を覆うように陰極コンタクト８４を形成し、はんだ又は同様の接続要素をショットキーダイオード５２に設ける。
図１１は、本開示の別の実施形態に係る、優れたサージ特性を有するとともに逆バイアスリーク電流が少ないショットキーダイオード９２を図示したものである。この実施形態は図５のショットキーダイオード５２と同様であるが、ショットキー層の下にあるＪＢＳエピタキシャル領域が、サージ状態では少数キャリアを注入する機能、及び逆バイアスリーク電流を最小にする機能の両方を有している。図示されているように、ショットキーダイオード９２は、基板９４と、基板９４の表面にあるドリフト層９６とを有している。この実施形態では、基板９４及びドリフト層９６はともにＮ型であり、基板９４は高濃度にドープされており、ドリフト層９６は比較的低濃度でドープされている。さらに、例示のために、基板９４o及びドリフト層９６はそれぞれＳｉＣでできていると想定するが、他の半導体材料を用いてもよい。
優れたサージ特性と逆バイアスリーク電流の低減との両方を提供するために、ショットキーダイオード９２は、ショットキーダイオード９２の活性領域１００において、ドリフト層９６の基板９４とは反対側の面に、複数のＪＢＳエピタキシャル領域９８を有している。活性領域１００は少なくとも部分的に、しかし好適には完全に、終端１０２によって囲まれている。この実施形態において、ドリフト層９６はＮ型であるので、ＪＢＳエピタキシャル領域９８はＰ型である。ＪＢＳエピタキシャル領域９８は高濃度にドープされている。以下に詳述するように、ショットキーダイオード９２がサージ状態である場合、ＪＢＳエピタキシャル領域９８がホールをドリフト層９６内へと注入することによって、伝導度変調がもたらされる。ＪＢＳエピタキシャル領域９８はエピタキシャル成長したものなので、ＪＢＳエピタキシャル領域９８は図４のショットキーダイオード３０のＪＢＳ注入領域５０に関して上述したイオン注入損傷を受けてはいない。その結果、ＪＢＳエピタキシャル領域９８がもたらす伝導度変調は、ショットキーダイオード３０のＪＢＳ注入領域５０がもたらすものよりもはるかに良好で、その結果優れたサージ特性を可能にする。ＪＢＳエピタキシャル領域９８の表面にオーミック層１０４が設けられていることで、ＪＢＳエピタキシャル領域９８へのコンタクトが低抵抗になる。
ショットキーダイオード９２はまた、ドリフト層９６の基板９４とは反対側の面にあり、ショットキーダイオード９２の活性領域１００におけるオーミック層１０４のＪＢＳエピタキシャル領域９８とは反対側の面の上に延びるショットキーコンタクト１０６を有している。ショットキーコンタクト１０６は、ドリフト層９６とショットキーコンタクト１０６との間にショットキー接合１０８を形成する。本明細書では、ドリフト層９６のうちのショットキーコンタクト１０６の下側の領域を、ドリフト層９６の活性領域１００、つまりショットキーダイオード９２の活性領域１００と称する。ショットキーコンタクト１０６は、ドリフト層９６の表面にあり、ドリフト層９６とショットキーコンタクト１０６との間にショットキー接合１０８を形成するショットキー層１１０と、ショットキー層１１０のドリフト層９６とは反対側の面にある拡散バリア層１１２と、拡散バリア層１１２のショットキー層１１０とは反対側の面にある陽極コンタクト１１４を有している。拡散バリア層１１２は任意であり、ショットキー層１１０及び陽極コンタクト１１４のうちの一方からの物質が他方へと拡散するのを抑制するために設けられていてもよい。
ショットキーコンタクト１０６の下において、ＪＢＳエピタキシャル領域９８はＪＢＳ領域からなるアレイを構成する。ＪＢＳエピタキシャル領域９８は動作すると逆バイアス状態での局所的な高電界からショットキー接合１０８を保護し、そしてショットキーダイオード９２の逆バイアスリーク電流を低減させる。特に、この実施形態では、ＪＢＳエピタキシャル領域９８が３つ存在しているが、ショットキーダイオード９２はこの形態に限定されない。個別のレイアウトや個別の実行状態によって、２つ以上のＪＢＳエピタキシャル領域９８は任意の数だけ存在してもよい。
終端１０２は、この実施形態では、少なくとも部分的に、しかし好適には完全に活性領域１００を囲んでいる複数のＰ＋ガードリング１１６を有している。最後に、ショットキーダイオード９２は、基板９４のドリフト層９６とは反対側の第２の面にある陰極オーミック層１１８と、陰極オーミック層１１８の基板９４とは反対側の面にある陰極コンタクト１２０とを有している。陰極オーミック層１１８は任意であり、基板９４と陰極コンタクト１２０の間に設けて、これらの間のインピーダンス結合を低減してもよい。
動作中は、ショットキーダイオード９２に順方向バイアスをかけると、ＪＢＳエピタキシャル領域９８とドリフト層９６との間のｐｎ接合の前でショットキー接合１０８が立ち上がる。低順方向電圧では、ショットキーダイオード９２内での電流輸送は、ショットキー接合１０８の全体にわたって注入された多数キャリア（電子）によって占められている。このように、ショットキーダイオード９２は通常のショットキーダイオードのようにふるまう。この構造では、少数キャリアの注入は少ししかないか、又はまったくない、すなわち少数電荷は存在しない。その結果、ショットキーダイオード９２は、通常の動作電圧では高速なスイッチング速度が可能である。
ショットキーダイオード９２の順方向電圧が所定のしきい値電圧に達したサージ状態である場合は、ＪＢＳエピタキシャル領域９８とドリフト層９６との間のｐｎ接合が立ち上がる。その結果、少数キャリア（ホール）がＪＢＳエピタキシャル領域９８からドリフト層９６へと注入されて、今度はショットキーダイオード９２の微分オン抵抗が小さくなる。ＪＢＳエピタキシャル領域９８はエピタキシャル成長したものなので、ＪＢＳエピタキシャル領域９８はイオン注入損傷を受けてはいない。したがって、ＪＢＳエピタキシャル領域９８から注入されたホールの寿命、よって伝導度変調は大幅に向上する。ＪＢＳエピタキシャル領域９８によって注入されたホールがもたらす伝導度変調は、ドリフト層９６の抵抗、よってショットキーダイオード９２の微分オン抵抗を下げ、これにより、サージ状態の間にショットキーダイオード９２が消費する電力が大幅に低減される。特に、好適な実施形態において、サージ状態の間におけるショットキーダイオード９２の微分オン抵抗を小さくすることにより、ショットキーダイオード９２は優れたサージ特性を有することになる。一実施形態において、ショットキーダイオード９２は、図５のショットキーダイオード５２の定格電流の少なくとも１０倍の電流を導通させながら、消費電力を３００Ｗ／ｃｍ２未満にすることができる。
さらに、上述のように、ショットキーダイオード９２は、ＪＢＳエピタキシャル領域９８があるために逆バイアスリーク電流が低い。より具体的には、ショットキーダイオード９２に逆方向バイアスをかけると、ＪＢＳエピタキシャル領域９８のまわりの空乏領域が広がり、ショットキーダイオード９２内を通過する逆方向電流を妨げる。その結果、広がった空乏領域は、ショットキー接合１０８の保護とショットキーダイオード９２内の逆バイアスリーク電流の制限との両方の機能を果たす。
図１２Ａ〜図１２Ｇは、本開示の一実施形態に係る図１１のショットキーダイオード９２を製造するプロセスを図示したものである。本プロセスの説明を通じて、例示の材料、ドーピング型、ドーピングレベル、構造の寸法、及び選択された代替物は概説したものである。これらの態様は単に説明のためのものであり、本明細書にて開示された概念及び後に続く請求項は、これらの概念に限定されない。
図１２Ａに示されているように、本プロセスは、基板９４、及び、基板９４の表面にあるドリフト層９６から始まる。この実施形態において、基板９４はＮ型単結晶の４ＨＳｉＣ基板であるが、例えば２Ｈ，４Ｈ，６Ｈ，３Ｃ等の種々の結晶多形であってもよい。基板９４はまた他の材料系、例えばＧａＮ，ＧａＡｓ，Ｓｉ，Ｇｅ，ＳｉＧｅ等でできていてもよい。一実施形態において、Ｎ型にドープされたＳｉＣ基板９４の抵抗率は、約１０ミリオーム−ｃｍから３０ミリオーム−ｃｍの間である。初めに、基板９４の厚さは約２００マイクロメートルから５００マイクロメートルの間であってもよい。
基板９４上にはドリフト層９６を成長させる。この実施形態において、ドリフト層９６もＳｉＣである。しかしドリフト層９６は、別の実施形態として例えばＧａＮ，ＧａＡｓ，Ｓｉ，Ｇｅ，ＳｉＧｅ等の他の材料系でできていてもよい。ドリフト層９６を基板９４上に成長させ、同時にドープしてもよく、ここでドリフト層９６は、Ｎ型のドーピング材料を用いて成長させながらドープされる。特に、ドリフト層９６を形成する前に、基板９４上に１つ以上のバッファ層（図示せず）を形成してもよい。バッファ層（又は複数のバッファ層）を核形成層として用いてもよく、また、Ｎ型ドーピング材料を用いて比較的高濃度にドープしてもよい。いくつかの実施形態において、バッファ層は０．５マイクロメートルから５マイクロメートルの範囲内であってもよい。
ドリフト層９６は全体を通じて比較的均一にドープされてもよく、あるいは、全体を通じて、又は部分的に、傾斜ドーピングを用いてもよい。均一にドープされたドリフト層９６の場合、一実施形態において、ドーピング濃度は約２×１０１５ｃｍ−３から１×１０１６ｃｍ−３の間であってもよい。傾斜ドーピングを用いた場合、ドーピング濃度は基板９４に近いドリフト層９６の底部で最も高く、ショットキーコンタクト１０６に近いドリフト層９６の頂部で最も低い。ドーピング濃度は、一般的には、ドリフト層９６の底部の、又は底部の近くの地点から、頂部の、又は頂部の近くの地点に向かって、段階的に、又は連続的に減少する。傾斜ドーピングを用いた一実施形態では、ドリフト層９６の下部は約１×１０１５ｃｍ−３の濃度でドープされてもよく、ドリフト層９６の上部は約５×１０１６ｃｍ−３の濃度でドープされてもよい。傾斜ドーピングを用いた別の実施形態では、ドリフト層９６の下部は約５×１０１５ｃｍ−３の濃度でドープされてもよく、ドリフト層９６の上部は約１×１０１６ｃｍ−３の濃度でドープされてもよい。
所望の逆方向降伏電圧によって決まる特定の実施形態において、ドリフト層９６の膜厚は４マイクロメートルから１０マイクロメートルの間であってもよい。一実施形態では、ドリフト層９６の膜厚は、所望の逆方向降伏電圧が１００Ｖにつき約１マイクロメートルである。例えば、逆方向降伏電圧が６００Ｖであるショットキーダイオード９２は、膜厚が約６マイクロメートルのドリフト層９６を有していてもよい。
ドリフト層９６を形成したら、ドリフト層９６の上面をエッチングして、図１２Ｂに示されているように、ＪＢＳエピタキシャル領域９８（図９）用の凹部１２２を形成する。凹部１２２の寸法は、ＪＢＳエピタキシャル領域９８の所望の寸法に相当する。この実施形態では、凹部１２２の作成のためのドリフト層９６の上面のエッチングは、アライメントマーク１２４の作成に用いられるエッチング工程と同工程で実行されている。当業者には理解されるように、アライメントマーク１２４は、製造プロセスのさまざまな段階の最中にマスクとのアライメントをとるために用いられる。１度のエッチングを用いてアライメントマーク１２４と凹部１２２の両方を作成することにより、ＪＢＳエピタキシャル領域９８用の凹部１２２は、追加のプロセス工程を１つも用いずに（つまり追加コストなしで）形成できる。
次に、図１２Ｃに図示されているように、ドリフト層９６の表面にＰ＋エピ層１２６を、エピタキシャル再成長プロセスを用いて成長させる。この実施形態において、基板９４やドリフト層９６と同様に、Ｐ＋エピ層１２６もＳｉＣである。しかし、Ｐ＋エピ層１２６は、別の実施形態では例えば、ＧａＮ，ＧａＡｓ，Ｓｉ，Ｇｅ，ＳｉＧｅ等の他の材料系に形成してもよい。Ｐ＋エピ層１２６をドリフト層９６上に成長させ、同時にドープしてもよく、ここでＰ＋エピ層１２６は、Ｐ型のドーピング材料を用いて成長させながらドープされる。一実施形態において、Ｐ＋エピ層１２６は、１×１０１８ｃｍ−３より高いドーピング濃度を有している。別の実施形態では、Ｐ＋エピ層１２６は、５×１０１８ｃｍ−３以上で１×１０２０ｃｍ−３以下の範囲内のドーピング濃度を有している。さらに別の実施形態では、Ｐ＋エピ層１２６は、１×１０１９ｃｍ−３以上で１×１０２０ｃｍ−３以下の範囲内のドーピング濃度を有している。一実施形態において、Ｐ＋エピ層１２６の膜厚は凹部１２２の深さ以上である。
次に、化学機械研磨プロセス、又は同様のプロセスを行い、図１２Ｄに図示されているように、Ｐ＋エピ層１２６の上部を除去してドリフト層９６の表面を露出させ、一方で、Ｐ＋エピ層１２６のうちの凹部１２２内にある部分を残すことによって、ＪＢＳエピタキシャル領域９８を作成する。一般的には、ＪＢＳエピタキシャル領域９８の深さは、凹部１２２の深さによって規定されているので、ショットキー接合１０８（図１１）の保護に所望する量を供給するには十分である。一実施形態では、ＪＢＳエピタキシャル領域９８の深さは少なくとも０．１マイクロメートルである。別の実施形態では、ＪＢＳエピタキシャル領域９８の深さは少なくとも０．３マイクロメートルである。別の実施形態では、ＪＢＳエピタキシャル領域９８の深さは少なくとも０．５マイクロメートルである。さらに別の実施形態では、ＪＢＳエピタキシャル領域９８の深さは０．１マイクロメートル以上で１．５マイクロメートル以下の範囲内、０．３マイクロメートル以上で１．５マイクロメートル以下の範囲内、又は０．５マイクロメートル以上で１．５マイクロメートル以下の範囲内である。特に、ＪＢＳエピタキシャル領域９８の深さは、個別の実行状態によって異なっていてもよい。さらに、図１２Ｄに図示されているように、終端１０２内にあるドリフト層９６の表面に（図１１）Ｐ型ドーパントをイオン注入することによって、Ｐ＋ガードリング１１６を形成する。
次に、図１２Ｅに図示されているように、ＪＢＳエピタキシャル領域９８の表面にオーミック層１０４を形成する。オーミック層１０４は、例えばＮｉ，ＮｉＳｉ，又はＮｉＡｌ等のオーミック金属でできていてもよい。オーミック層１０４を形成したら、図１２Ｆに図示されているように、ドリフト層９６の上面のうちの、ＪＢＳエピタキシャル領域９８上とオーミック層１０４の上面上の部分上に、ショットキーコンタクト１０６を形成する。ショットキーコンタクト１０６は、ショットキー層１１０と、任意で拡散バリア層１１２と、陽極コンタクト１１４とを有している。ショットキー層１１０の膜厚は、所望の装置特性やショットキー層１１０の形成に用いられる金属に基づいて異なるが、一般的には約１００〜４５００オングストロームの間である。６００Ｖの装置（つまり、逆方向バイアスが６００Ｖまでの逆バイアスリーク電流が小さいショットキーダイオード９２）の場合、ショットキー層１１０は、Ｔａでできていて約２００〜１２００オングストロームの間であってもよく、また、Ｔｉでできていて約５００〜２５００オングストロームの間であってもよく、また、Ａｌでできていて約３５００〜４５００オングストロームの間であってもよい。Ｔａは、特にＳｉＣと組み合わせて使用してショットキー接合を形成する際に、バリアハイトを非常に低くすることに関係する。Ｔａはまた、ＳｉＣに対して非常に安定している。
ショットキー層１１０及び陽極コンタクト１１４に用いられている金属によっては、ショットキー層１１０と陽極コンタクト１１４との間に、１つ以上の拡散バリア層１１２を形成してもよい。拡散バリア層１１２は、ＴｉＷ，ＴｉＮ，Ｔａ，及び他の任意の適切な材料でできていてもよく、ある特定の実施形態では７５〜４００オングストロームの間の膜厚であってもよい。拡散バリア層１１２は、ショットキー層１１０の形成に用いられる金属と陽極コンタクト１１４との間での拡散を抑制するのに役立つ。とりわけ、拡散バリア層１１２は、ショットキー層１１０がＴａで陽極コンタクト１１４がＡｌでできている実施形態では使用しない。拡散バリア層１１２は、一般的には、ショットキー層１１０がＴｉで陽極コンタクト１１４がＡｌでできている実施形態には有用である。
ショットキー層１１０の上に、又は存在するのであれば拡散バリア層１１２の上に、陽極コンタクト１１４を形成する。陽極コンタクト１１４は、一般的には、比較的厚く、金属でできており、ショットキーダイオード９２の陽極のボンドパッドの働きをする。陽極コンタクト１１４はＡｌ，Ａｕ，Ａｇ等でできていてもよい。
図示してはいないが、一般的には、次に、少なくとも陽極コンタクト１１４の露出面とドリフト層９６のあらゆる露出面の上に、封止層を形成する。封止層はＳｉＮ等の窒化物であってもよく、下にある層を有害な環境条件から保護する絶縁保護コーティングの働きをする。さらに擦り傷や同様の機械的損傷から保護するために、封止層の上にポリイミド層を設けてもよい。
ここで、プロセス処理は、ショットキーダイオード９２の表面（上部）からショットキーダイオード９２の裏面（底部）へと切り換えられる。図１２Ｇに図示されているように、研磨、エッチング、又は同様のプロセスによって基板９４の底部を除去することによって、基板９４を大幅に薄くする。６００Ｖのショットキーダイオード９２の場合、基板９４を、第１の実施形態では約５０〜２００マイクロメートルの間の厚さまで、第２の実施形態では約７５〜１２５マイクロメートルの間の厚さまで薄くしてもよい。基板９４を薄くする、さもなければ薄い基板９４を用いることにより、ショットキーダイオード９２の陽極と陰極の間の全体的な電気抵抗や熱抵抗を低減し、本装置が過熱せずにより高い電流密度を取り扱うことが可能になる。
最後に、図１２Ｇに図示されているように、基板９４の底部に、Ｎｉ，ＮｉＳｉ，及びＮｉＡｌ等のオーミック金属を用いて陰極オーミック層１１８を形成する。ポリイミド層を用いた実施形態において、装置全体を高温でベーキングしてオーミック金属をアニールする代わりに、陰極オーミック層１１８をレーザーアニールしてもよい。レーザーアニールは、オーミック金属をアニールには十分な温度に加熱することは可能であるが、装置の残りの部分を、ポリイミド層に損傷を与えたり破壊したりしかねない温度まで加熱することはない。陰極オーミック層１１８を形成しアニールしたら、図１２Ｇに図示されているように、陰極オーミック層１１８を覆うように陰極コンタクト１２０を形成し、はんだ又は同様の接続要素をショットキーダイオード９２に設ける。
本明細書にて開示された概念を用いることにより、ショットキーダイオード５２，９２は、優れたサージ特性と逆バイアスリーク電流の低減の両方を必要とする様々な用途のために設計されてもよい。しかし、本明細書にて開示された概念はショットキーダイオードに限定されないことは注目すべきである。一般的には、本明細書にて開示された概念は、例えばＭＯＳＦＥＴ等のあらゆる種類の半導体デバイスのショットキーコンタクトに等しく適用可能である。
当業者であれば、本開示の好適な実施形態の改良や変更を認識するであろう。このような改良や変更はすべて、本明細書にて開示された概念及び以下に続く請求項の範囲内であるとみなされる。

Claims (17)

  1. 半導体デバイスであって、
    第１導電型のドリフト層であって、該ドリフト層にあり該ドリフト層における活性領域内の複数の接合障壁遮蔽要素用凹部と、前記複数の接合障壁遮蔽要素用凹部のうちの対応する１つから該ドリフト層内へと延びる複数の注入領域であって前記第１導電型とは導電型が逆である第２導電型の複数の注入領域と、を有するドリフト層と、
    前記複数の接合障壁遮蔽要素用凹部に隣接するドリフト層上にあるサージ電流注入エピタキシャル領域であって、前記第２導電型に高濃度にドープされたサージ電流注入エピタキシャル領域と、
    ショットキー層であって、前記ドリフト層上にあり、当該ショットキー層と前記ドリフト層との間でショットキー接合を形成するショットキー層と、を備え、
    前記ショットキー層は、前記複数の注入領域が、前記ショットキー接合の下の前記ドリフト層において、接合障壁遮蔽領域からなるアレイを構成するように、前記複数の接合障壁遮蔽要素用凹部の上方に延びており、
    前記サージ電流注入エピタキシャル領域の前記ドリフト層とは反対側の表面上のオーミック層を備え、前記ショットキー層が、前記オーミック層の、前記サージ電流注入エピタキシャル領域とは反対側の表面の上方に延びており、
    前記ショットキー層の、前記オーミック層とは反対側の表面上の拡散バリア層を備える、
    半導体デバイス。
  2. 前記サージ電流注入エピタキシャル領域と前記ドリフト層との間に形成されたｐｎ接合の立ち上がり電圧は、前記ショットキー層と前記ドリフト層との間の前記ショットキー接合の立ち上がり電圧よりも高い、請求項１記載の半導体デバイス。
  3. 前記サージ電流注入エピタキシャル領域と前記ドリフト層との間に形成された前記ｐｎ接合の前記立ち上がり電圧は、当該半導体デバイスが、当該半導体デバイスの順方向電圧が所定のしきい値電圧よりも高いサージ状態であるときに、前記サージ電流注入エピタキシャル領域と前記ドリフト層との間に形成された前記ｐｎ接合が立ち上がるような電圧である、請求項２記載の半導体デバイス。
  4. 前記所定のしきい値電圧は、当該半導体デバイスの定格電流における当該半導体デバイスの前記順方向電圧よりも高い、請求項３記載の半導体デバイス。
  5. 前記複数の接合障壁遮蔽要素用凹部の各々の深さは０．３マイクロメートル以上であり、前記複数の注入領域の追加の深さは０．２マイクロメートル以上である、請求項１記載の半導体デバイス。
  6. 前記複数の接合障壁遮蔽要素用凹部の各々の深さは０．５マイクロメートル以上であり、前記複数の注入領域の追加の深さは０．２マイクロメートル以上である、請求項１記載の半導体デバイス。
  7. 前記ショットキー層はさらに前記サージ電流注入エピタキシャル領域の前記ドリフト層とは反対側の前記表面の上方に延びている、請求項１記載の半導体デバイス。
  8. 前記ショットキー層の前記表面上にある陽極コンタクトをさらに備える、請求項７記載の半導体デバイス。
  9. 前記拡散バリア層は、前記ショットキー層と前記陽極コンタクトとの間において前記ショットキー層の表面にある、請求項８記載の半導体デバイス。
  10. 前記ドリフト層は炭化ケイ素でできている、請求項１記載の半導体デバイス。
  11. 前記半導体デバイスはショットキーダイオードである、請求項１記載の半導体デバイス。
  12. 前記半導体デバイスは炭化ケイ素ショットキーダイオードである、請求項１記載の半導体デバイス。
  13. 前記半導体デバイスは、前記ショットキーダイオードの定格電流の少なくとも１０倍の電流を導通させながら、１平方センチメートルあたり３００ワット未満の電力密度を維持することができる炭化ケイ素ショットキーダイオードである、請求項１記載の半導体デバイス。
  14. 半導体デバイスを製造する方法であって、
    第１導電型のドリフト層を設けるステップと、
    前記ドリフト層上のサージ電流注入エピタキシャル領域と、前記ドリフト層内の複数の接合障壁遮蔽要素用凹部とを形成するステップであって、前記サージ電流注入エピタキシャル領域は前記第１導電型とは導電型が逆である第２導電型に高濃度にドープされるステップと、
    前記第２導電型のドーパントを前記複数の接合障壁遮蔽要素用凹部内にイオン注入するステップであって、これにより前記複数の接合障壁遮蔽要素用凹部のうちの対応する１つから前記ドリフト層内へと延びる複数の注入領域を形成するステップと、
    前記サージ電流注入エピタキシャル領域の前記ドリフト層とは反対側の表面上にオーミック層を形成するステップと、
    前記ドリフト層上、および前記オーミック層の前記サージ電流注入エピタキシャル領域とは反対側の表面上にショットキー層を形成するステップであって、これにより前記ショットキー層と前記ドリフト層との間にショットキー接合を形成するステップと、を含み、
    前記ショットキー層は、前記複数の注入領域が、前記ショットキー接合の下の前記ドリフト層において、接合障壁遮蔽領域からなるアレイを構成するように、前記複数の接合障壁遮蔽要素用凹部の上方に延びており、
    前記ショットキー層の前記オーミック層とは対側の表面上に拡散バリア層を形成するステップ、を含む
    方法。
  15. 前記ドリフト層上のサージ電流注入エピタキシャル領域と、前記ドリフト層内の複数の接合障壁遮蔽要素用凹部とを形成するステップは、
    前記ドリフト層上に前記第２導電型のエピタキシャル層を形成するステップと、
    前記ドリフト層の反対側の前記エピタキシャル層内に、前記ドリフト層における前記複数の接合障壁遮蔽要素用凹部のための所望の位置に対応する位置に、複数の凹部をエッチングするステップと、
    前記エピタキシャル層のうちの、前記サージ電流注入エピタキシャル領域として機能する前記エピタキシャル層の所望の領域に対応する部分上にマスクを設けるステップと、
    前記エピタキシャル層のうちの前記マスクによって露出した部分をエッチングし、これにより前記ドリフト層上に前記サージ電流注入エピタキシャル領域及び前記複数の接合障壁遮蔽要素用凹部を形成するステップと、を含む、請求項１４記載の方法。
  16. 前記エピタキシャル層内に前記複数の凹部をエッチングするステップは、前記エピタキシャル層内に前記複数の凹部をエッチングしながら、前記エピタキシャル層内に１つ以上のアライメントマークをエッチングするステップを含む、請求項１５記載の方法。
  17. 前記複数の接合障壁遮蔽要素用凹部のそれぞれの深さは、０．３マイクロメートル以上であり、前記複数の注入領域の追加的な深さは０．２マイクロメートル以上である、請求項１に記載の半導体デバイス。
JP2015544113A 2012-11-20 2013-11-20 ショットキーダイオード及びその製造方法 Active JP6356689B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/681,993 2012-11-20
US13/681,993 US8952481B2 (en) 2012-11-20 2012-11-20 Super surge diodes
PCT/US2013/070982 WO2014081815A1 (en) 2012-11-20 2013-11-20 Schottky diodes and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JP2016502761A JP2016502761A (ja) 2016-01-28
JP6356689B2 true JP6356689B2 (ja) 2018-07-11

Family

ID=49725371

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015544113A Active JP6356689B2 (ja) 2012-11-20 2013-11-20 ショットキーダイオード及びその製造方法

Country Status (5)

Country Link
US (1) US8952481B2 (ja)
EP (2) EP4235798A3 (ja)
JP (1) JP6356689B2 (ja)
KR (1) KR101774124B1 (ja)
WO (1) WO2014081815A1 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5628462B1 (ja) * 2012-12-03 2014-11-19 パナソニック株式会社 半導体装置およびその製造方法
JP2014236171A (ja) 2013-06-05 2014-12-15 ローム株式会社 半導体装置およびその製造方法
US9741873B2 (en) * 2015-03-27 2017-08-22 Fairchild Semiconductor Corporation Avalanche-rugged silicon carbide (SiC) power Schottky rectifier
US10026805B2 (en) 2015-03-27 2018-07-17 Farichild Semiconductor Corporation Avalanche-rugged silicon carbide (SiC) power device
US9368650B1 (en) * 2015-07-16 2016-06-14 Hestia Power Inc. SiC junction barrier controlled schottky rectifier
DE102015120668B4 (de) 2015-11-27 2022-08-11 Infineon Technologies Ag Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelementes
WO2017135940A1 (en) * 2016-02-03 2017-08-10 Microsemi Corporation Sic transient voltage suppressor
JP6540547B2 (ja) * 2016-03-01 2019-07-10 豊田合成株式会社 Ｍｐｓダイオード
JP6656991B2 (ja) 2016-03-31 2020-03-04 株式会社サイオクス 窒化物半導体基板、半導体装置、および窒化物半導体基板の製造方法
JP6396939B2 (ja) * 2016-03-31 2018-09-26 株式会社サイオクス 窒化物半導体基板、半導体装置、および窒化物半導体基板の製造方法
JP6758987B2 (ja) * 2016-08-04 2020-09-23 株式会社日立製作所 半導体装置
US10411108B2 (en) * 2017-03-29 2019-09-10 QROMIS, Inc. Vertical gallium nitride Schottky diode
SE541402C2 (en) 2017-09-15 2019-09-17 Ascatron Ab Integration of a schottky diode with a mosfet
SE541291C2 (en) * 2017-09-15 2019-06-11 Ascatron Ab Feeder design with high current capability
SE541290C2 (en) 2017-09-15 2019-06-11 Ascatron Ab A method for manufacturing a grid
SE541466C2 (en) 2017-09-15 2019-10-08 Ascatron Ab A concept for silicon carbide power devices
US10608122B2 (en) * 2018-03-13 2020-03-31 Semicondutor Components Industries, Llc Schottky device and method of manufacture
US11342232B2 (en) * 2018-06-22 2022-05-24 Intel Corporation Fabrication of Schottky barrier diode using lateral epitaxial overgrowth
US11869840B2 (en) 2018-07-03 2024-01-09 Infineon Technologies Ag Silicon carbide device and method for forming a silicon carbide device
US11367683B2 (en) 2018-07-03 2022-06-21 Infineon Technologies Ag Silicon carbide device and method for forming a silicon carbide device
US11227844B1 (en) * 2018-10-09 2022-01-18 National Technology & Engineering Solutions Of Sandia, Llc Gallium nitride electromagnetic pulse arrestor
CN110197852B (zh) * 2019-05-29 2021-07-09 西安电子科技大学 一种半沟槽离子注入的混合PiN肖特基二极管
TW202147455A (zh) * 2020-01-27 2021-12-16 日商Ｆｌｏｓｆｉａ股份有限公司 半導體裝置及半導體裝置的製造方法
KR20210131793A (ko) 2020-04-24 2021-11-03 삼성전자주식회사 고 전자 이동도 트랜지스터 및 그 제조방법
KR102335550B1 (ko) * 2020-05-06 2021-12-08 파워큐브세미 (주) 멀티에피를 활용하여 러기드니스가 강화된 실리콘카바이드 정션 배리어 쇼트키 다이오드
CN113990934B (zh) * 2021-10-29 2023-07-28 西安微电子技术研究所 一种SiC JBS元胞结构及制备方法
WO2023189055A1 (ja) * 2022-03-31 2023-10-05 ローム株式会社 半導体装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3618517B2 (ja) * 1997-06-18 2005-02-09 三菱電機株式会社 半導体装置およびその製造方法
FR2816113A1 (fr) 2000-10-31 2002-05-03 St Microelectronics Sa Procede de realisation d'une zone dopee dans du carbure de silicium et application a une diode schottky
US6979863B2 (en) * 2003-04-24 2005-12-27 Cree, Inc. Silicon carbide MOSFETs with integrated antiparallel junction barrier Schottky free wheeling diodes and methods of fabricating the same
JP4764003B2 (ja) * 2004-12-28 2011-08-31 日本インター株式会社 半導体装置
JP5303819B2 (ja) 2005-08-05 2013-10-02 住友電気工業株式会社 半導体装置およびその製造方法
US8269262B2 (en) 2006-05-02 2012-09-18 Ss Sc Ip Llc Vertical junction field effect transistor with mesa termination and method of making the same
US7728403B2 (en) 2006-05-31 2010-06-01 Cree Sweden Ab Semiconductor device
US8384181B2 (en) 2007-02-09 2013-02-26 Cree, Inc. Schottky diode structure with silicon mesa and junction barrier Schottky wells
JP5101985B2 (ja) * 2007-10-23 2012-12-19 株式会社日立製作所 ジャンクションバリアショットキーダイオード
JP5367332B2 (ja) * 2008-09-29 2013-12-11 株式会社東芝 半導体装置の製造方法および半導体装置
JP5600411B2 (ja) 2009-10-28 2014-10-01 三菱電機株式会社 炭化珪素半導体装置
WO2011105434A1 (ja) * 2010-02-23 2011-09-01 富士電機ホールディングス株式会社 半導体装置
US9117739B2 (en) * 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
JP5557581B2 (ja) 2010-04-08 2014-07-23 株式会社日立製作所 半導体装置および電力変換装置
US9607955B2 (en) 2010-11-10 2017-03-28 Cree, Inc. Contact pad
JP5550589B2 (ja) * 2011-03-23 2014-07-16 株式会社東芝 半導体装置
US8680587B2 (en) 2011-09-11 2014-03-25 Cree, Inc. Schottky diode

Also Published As

Publication number Publication date
EP4235798A3 (en) 2023-09-06
KR20150087335A (ko) 2015-07-29
EP2923382A1 (en) 2015-09-30
US20140138705A1 (en) 2014-05-22
WO2014081815A1 (en) 2014-05-30
KR101774124B1 (ko) 2017-09-01
EP4235798A2 (en) 2023-08-30
JP2016502761A (ja) 2016-01-28
US8952481B2 (en) 2015-02-10

Similar Documents

Publication Publication Date Title
JP6356689B2 (ja) ショットキーダイオード及びその製造方法
USRE49167E1 (en) Passivation structure for semiconductor devices
US10937784B2 (en) Method of manufacturing a semiconductor device
US9831355B2 (en) Schottky structure employing central implants between junction barrier elements
KR101984836B1 (ko) 쇼트키 다이오드
US8664665B2 (en) Schottky diode employing recesses for elements of junction barrier array
EP2754180B1 (en) Edge termination structure employing recesses for edge termination elements

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160927

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160930

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170828

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20171226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180423

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20180501

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180522

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180614

R150 Certificate of patent or registration of utility model

Ref document number: 6356689

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250