WO2022158597A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2022158597A1
WO2022158597A1 PCT/JP2022/002472 JP2022002472W WO2022158597A1 WO 2022158597 A1 WO2022158597 A1 WO 2022158597A1 JP 2022002472 W JP2022002472 W JP 2022002472W WO 2022158597 A1 WO2022158597 A1 WO 2022158597A1
Authority
WO
WIPO (PCT)
Prior art keywords
breakdown voltage
terminal
junction temperature
diode
switching element
Prior art date
Application number
PCT/JP2022/002472
Other languages
English (en)
French (fr)
Inventor
達志 金田
弘貴 大森
透 日吉
洋 江草
Original Assignee
住友電気工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 住友電気工業株式会社 filed Critical 住友電気工業株式会社
Priority to JP2022576774A priority Critical patent/JPWO2022158597A1/ja
Publication of WO2022158597A1 publication Critical patent/WO2022158597A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode

Definitions

  • the present disclosure relates to semiconductor devices.
  • Patent Documents 1 and 2 As a semiconductor device used in a power module, a semiconductor device is proposed in which a switching element and a diode element are connected in parallel between two terminals, and the breakdown voltage of the diode element is made smaller than the breakdown voltage of the switching element.
  • a semiconductor device of the present disclosure includes a first switching terminal, a second terminal, and a first switching device connected between the first terminal and the second terminal, and including a first breakdown voltage having junction temperature dependence. and a first diode element connected in parallel to the first switching element between the first terminal and the second terminal, the first diode element having a junction temperature dependent second breakdown voltage. and the second breakdown voltage within the junction temperature range of 50° C. or more and 70° C. or less is lower than the first breakdown voltage within the junction temperature range of 50° C. or more and 70° C. or less;
  • the down voltage includes a third breakdown voltage when the junction temperature is 50° C. and a fourth breakdown voltage when the junction temperature is 300° C., and is within the junction temperature range of 50° C. or higher and 70° C. or lower.
  • the first breakdown voltage is between the third breakdown voltage and the fourth breakdown voltage.
  • FIG. 1 is a perspective view showing a semiconductor device according to an embodiment.
  • FIG. 2 is a top view showing the semiconductor device according to the embodiment.
  • FIG. 3 is a cross-sectional view showing the relationship among the heat sink, first insulating substrate, and second insulating substrate in the semiconductor device according to the embodiment.
  • FIG. 4 is a cross-sectional view showing the first transistor.
  • FIG. 5 is a cross-sectional view showing the first diode.
  • FIG. 6 is a cross-sectional view showing the second transistor.
  • FIG. 7 is a cross-sectional view showing a second diode.
  • FIG. 8 is a circuit diagram showing the semiconductor device according to the embodiment.
  • FIG. 9 is a schematic diagram (part 1) showing the operation of the semiconductor device according to the embodiment; FIG.
  • FIG. 10 is a schematic diagram (part 2) showing the operation of the semiconductor device according to the embodiment
  • FIG. 11 is a schematic diagram (part 3) showing the operation of the semiconductor device according to the embodiment
  • FIG. 12 is a schematic diagram (part 4) showing the operation of the semiconductor device according to the embodiment
  • FIG. 13 is a diagram showing an example of characteristics of the first transistor, the second transistor, the first diode, and the second diode.
  • FIG. 14 is a timing chart showing changes in voltage and current in the lower arm when transitioning to the dynamic avalanche state.
  • FIG. 15 is a diagram showing another example of characteristics of the first transistor, the second transistor, the first diode, and the second diode.
  • a conventional semiconductor device may not have sufficient avalanche resistance.
  • An object of the present disclosure is to provide a semiconductor device capable of improving avalanche resistance.
  • the avalanche resistance can be improved.
  • a semiconductor device includes a first terminal, a second terminal, and a first breakdown connected between the first terminal and the second terminal and having junction temperature dependency.
  • a first switching element having a voltage and a second switching element connected in parallel to the first switching element between the first terminal and the second terminal and having a junction temperature dependent second breakdown voltage; 1 diode element, wherein the second breakdown voltage within a junction temperature range of 50° C. to 70° C. is higher than the first breakdown voltage within a junction temperature range of 50° C. to 70° C. and the second breakdown voltage includes a third breakdown voltage when the junction temperature is 50° C. and a fourth breakdown voltage when the junction temperature is 300° C., and is between 50° C. and 70° C. the first breakdown voltage within a junction temperature range of between the third breakdown voltage and the fourth breakdown voltage.
  • the first diode element breaks down before the first switching element.
  • the inter-terminal voltage between the first terminal and the second terminal increases, and an avalanche current flows through the first diode element.
  • the junction temperature of the first diode element rises and the second breakdown rises.
  • the terminal voltage rises, and the terminal voltage reaches the first breakdown voltage of the first switching element before the junction temperature of the first diode element reaches 300 ° C., The first switching element also breaks down.
  • the avalanche current starts to flow also in the first transistor element, and the avalanche current flowing in the first diode element is reduced accordingly. Therefore, heat generation in the first diode element can be suppressed by allowing part of the current to escape to the first switching element, as compared with the case where the current flows only through the first diode element. Therefore, the junction temperature of the first diode element is less likely to reach the breakdown temperature, and the avalanche resistance can be improved.
  • the second breakdown voltage has a fifth breakdown voltage when the junction temperature is 250°C, and the first breakdown is within the junction temperature range of 50°C or higher and 70°C or lower.
  • the voltage may be between said third breakdown voltage and said fifth breakdown voltage.
  • the inter-terminal voltage reaches the first breakdown voltage of the first switching element before the junction temperature of the first diode element reaches 250° C., and the first switching element breaks down.
  • the second breakdown voltage has a sixth breakdown voltage when the junction temperature is 175°C, and the first breakdown is within the junction temperature range of 50°C or higher and 70°C or lower.
  • the voltage may be between said third breakdown voltage and said sixth breakdown voltage.
  • the inter-terminal voltage reaches the first breakdown voltage of the first switching element before the junction temperature of the first diode element reaches 175° C., and the first switching element breaks down.
  • a semiconductor device includes a first terminal, a second terminal, and a first terminal connected between the first terminal and the second terminal and having environmental temperature dependency. a first switching element having a breakdown voltage; and a second breakdown voltage, which is connected in parallel to the first switching element between the first terminal and the second terminal and has environmental temperature dependence. wherein the second breakdown voltage within the environmental temperature range of 50° C. or higher and 70° C. or lower is the first breakdown voltage within the environmental temperature range of 50° C. or higher and 70° C. or lower. voltage, the second breakdown voltage includes a third breakdown voltage when the ambient temperature is 50° C. and a fourth breakdown voltage when the ambient temperature is 300° C., 50° C. or more 70 C. and below the ambient temperature range, the first breakdown voltage is between the third breakdown voltage and the fourth breakdown voltage. As in the semiconductor device described in [1], the junction temperature of the first diode element becomes less likely to reach the breakdown temperature, and the avalanche resistance can be improved.
  • the second breakdown voltage has a fifth breakdown voltage when the environmental temperature is 250°C, and the first breakdown is within the environmental temperature range of 50°C or higher and 70°C or lower.
  • the voltage may be between said third breakdown voltage and said fifth breakdown voltage. In this case, before the environmental temperature of the first diode element reaches 250° C., the terminal voltage reaches the first breakdown voltage of the first switching element, and the first switching element breaks down.
  • the second breakdown voltage has a sixth breakdown voltage when the environmental temperature is 175°C, and the first breakdown is within the environmental temperature range of 50°C or higher and 70°C or lower.
  • the voltage may be between said third breakdown voltage and said sixth breakdown voltage.
  • the inter-terminal voltage reaches the first breakdown voltage of the first switching element, and the first switching element breaks down.
  • a semiconductor device includes a first terminal, a second terminal, and a first terminal connected between the first terminal and the second terminal and having junction temperature dependency. a first switching element having a breakdown voltage; and a second breakdown voltage connected in parallel to the first switching element between the first terminal and the second terminal and having junction temperature dependence. wherein the second breakdown voltage within a junction temperature range of 50° C. or more and 70° C. or less is the first breakdown voltage within a junction temperature range of 50° C. or more and 70° C. or less When the voltage is lower than the voltage and transitions to a dynamic avalanche state, an avalanche current flows through the first diode element.
  • the junction temperature of the element rises, the voltage between the first terminal and the second terminal rises, the voltage between the terminals rises, and the first breakdown voltage of the first switching element rises. By reaching, an avalanche current flows through the first switching element before the first diode element breaks down.
  • an avalanche current flows through the first diode element, and then an avalanche current flows through the first switching element before the first diode element breaks down. Since the avalanche current flows through the first diode element and the first switching element, the avalanche resistance can be improved.
  • a semiconductor device includes a first terminal, a second terminal, and a first terminal connected between the first terminal and the second terminal and having environmental temperature dependency.
  • a first switching element having a breakdown voltage
  • a second breakdown voltage which is connected in parallel to the first switching element between the first terminal and the second terminal and has environmental temperature dependence.
  • the second breakdown voltage within the environmental temperature range of 50° C. or higher and 70° C. or lower is the first breakdown voltage within the environmental temperature range of 50° C. or higher and 70° C. or lower.
  • the avalanche resistance can be improved.
  • a plurality of sets of the first switching element and the first diode element may be connected in parallel between the first terminal and the second terminal. In this case, a larger current can flow.
  • the first switching element is a field effect transistor made of silicon carbide
  • the first diode element is a Schottky made of silicon carbide. It may be a barrier diode.
  • the first switching element is a field effect transistor made of silicon carbide
  • the first diode element is a Schottky made of silicon carbide. It may be a barrier diode.
  • the avalanche resistance can be improved, it is possible to suppress destruction of the first switching element even if it transitions to the avalanche state while realizing high withstand voltage and high-speed operation by the first switching element.
  • a transition to the dynamic avalanche state occurs, for example, when the surge voltage at turn-off becomes excessive.
  • a current is flowing through the first switching element, and heat corresponding to power is generated in the first switching element. Therefore, if the first switching element breaks down before the first diode element breaks down, heat generated by the avalanche energy is superimposed on the first switching element.
  • the first diode element bears the avalanche current, and the heat superimposition can be prevented.
  • a third terminal and a second switching device connected between the third terminal and the second terminal and having a seventh breakdown voltage having junction temperature dependence and a second diode element connected in parallel to the second switching element between the third terminal and the second terminal and having an eighth breakdown voltage having junction temperature dependence.
  • the eighth breakdown voltage within the junction temperature range of 50° C. or more and 70° C. or less is lower than the seventh breakdown voltage within the junction temperature range of 50° C. or more and 70° C. or less;
  • the down voltage includes a ninth breakdown voltage when the junction temperature is 50° C. and a tenth breakdown voltage when the junction temperature is 300° C., and is within the junction temperature range of 50° C. or higher and 70° C. or lower.
  • the seventh breakdown voltage may be between the ninth breakdown voltage and the tenth breakdown voltage. In this case, two arms connected in series can be configured between the first terminal and the third terminal.
  • the eighth breakdown voltage includes the eleventh breakdown voltage when the junction temperature is 250°C, and the seventh breakdown within the junction temperature range of 50°C or higher and 70°C or lower.
  • the voltage may be between the ninth breakdown voltage and the eleventh breakdown voltage.
  • the terminal voltage reaches the seventh breakdown voltage of the second switching element before the junction temperature of the second diode element reaches 250° C., and the second switching element breaks down.
  • the eighth breakdown voltage includes a twelfth breakdown voltage when the junction temperature is 175°C, and the seventh breakdown within the junction temperature range of 50°C or more and 70°C or less.
  • the voltage may be between the ninth breakdown voltage and the twelfth breakdown voltage.
  • the terminal voltage reaches the seventh breakdown voltage of the second switching element before the junction temperature of the second diode element reaches 175° C., and the second switching element breaks down.
  • a second switching provided with a third terminal and a seventh breakdown voltage that is connected between the third terminal and the second terminal and has environmental temperature dependence and a second diode element connected in parallel to the second switching element between the third terminal and the second terminal and having an eighth breakdown voltage dependent on ambient temperature.
  • the eighth breakdown voltage within the environmental temperature range of 50° C. or higher and 70° C. or lower is lower than the seventh breakdown voltage within the environmental temperature range of 50° C. or higher and 70° C. or lower;
  • the down voltage includes a ninth breakdown voltage when the environmental temperature is 50° C. and a tenth breakdown voltage when the environmental temperature is 300° C., and is within an environmental temperature range of 50° C. or higher and 70° C. or lower.
  • the seventh breakdown voltage may be between the ninth breakdown voltage and the tenth breakdown voltage. In this case, two arms connected in series can be configured between the first terminal and the third terminal.
  • the eighth breakdown voltage includes an eleventh breakdown voltage when the environmental temperature is 250°C, and the seventh breakdown within the environmental temperature range of 50°C or higher and 70°C or lower.
  • the voltage may be between the ninth breakdown voltage and the eleventh breakdown voltage. In this case, before the environmental temperature of the second diode element reaches 250° C., the terminal voltage reaches the seventh breakdown voltage of the second switching element, and the second switching element breaks down.
  • the eighth breakdown voltage has a twelfth breakdown voltage when the environmental temperature is 175°C, and the seventh breakdown within the environmental temperature range of 50°C or higher and 70°C or lower.
  • the voltage may be between the ninth breakdown voltage and the twelfth breakdown voltage. In this case, before the environmental temperature of the second diode element reaches 175° C., the terminal voltage reaches the seventh breakdown voltage of the second switching element, and the second switching element breaks down.
  • a third terminal and a second switching device connected between the third terminal and the second terminal and having a seventh breakdown voltage having junction temperature dependence and a second diode element connected in parallel to the second switching element between the third terminal and the second terminal and having an eighth breakdown voltage having junction temperature dependence.
  • the eighth breakdown voltage within a junction temperature range of 50° C. to 70° C. is lower than the seventh breakdown voltage within a junction temperature range of 50° C. to 70° C. and dynamic avalanche state, an avalanche current flows through the second diode element, the junction temperature of the second diode element rises due to the avalanche current flowing, and the junction temperature of the second diode element rises.
  • the terminal voltage between the third terminal and the second terminal increases, the terminal voltage increases, and reaches the seventh breakdown voltage of the second switching element, the second diode An avalanche current may flow through the second switching element before the element breaks down.
  • two arms connected in series can be configured between the first terminal and the third terminal.
  • a second switching provided with a third terminal and a seventh breakdown voltage that is connected between the third terminal and the second terminal and has environmental temperature dependence and a second diode element connected in parallel to the second switching element between the third terminal and the second terminal and having an eighth breakdown voltage dependent on ambient temperature. and the eighth breakdown voltage within an environmental temperature range of 50° C. to 70° C. is lower than the seventh breakdown voltage within an environmental temperature range of 50° C. to 70° C., and dynamic avalanche state, an avalanche current flows through the second diode element, the junction temperature of the second diode element rises due to the avalanche current flowing, and the junction temperature of the second diode element rises.
  • the terminal voltage between the third terminal and the second terminal increases, the terminal voltage increases, and reaches the seventh breakdown voltage of the second switching element, the second diode An avalanche current may flow through the second switching element before the element breaks down.
  • two arms connected in series can be configured between the first terminal and the third terminal.
  • a plurality of sets of the second switching element and the second diode element may be connected in parallel between the third terminal and the second terminal. In this case, a larger current can flow.
  • the second switching element is a field effect transistor made of silicon carbide
  • the second diode element is a Schottky made of silicon carbide. It may be a barrier diode.
  • the avalanche resistance can be improved, it is possible to suppress breakdown of the second switching element even when the second switching element transits to the avalanche state while realizing high withstand voltage and high-speed operation by the second switching element.
  • FIG. 1 is a perspective view showing a semiconductor device according to an embodiment.
  • FIG. 2 is a top view showing the semiconductor device according to the embodiment. However, in FIG. 2, the case is seen through.
  • FIG. 3 is a cross-sectional view showing the relationship among the heat sink, first insulating substrate, and second insulating substrate in the semiconductor device according to the embodiment.
  • FIG. 3 corresponds to a cross-sectional view taken along line III-III in FIG.
  • a semiconductor device 1 mainly has a heat sink 2 , a case 9 , a P terminal 3 , an N terminal 4 , a first O terminal 5 and a second O terminal 6 .
  • the first O-terminal 5 and the second O-terminal 6 may be collectively referred to as O-terminals.
  • the P terminal 3 is a positive power supply terminal
  • the N terminal 4 is a negative power supply terminal
  • the first O terminal 5 and the second O terminal 6 are output terminals.
  • P terminal 3 , N terminal 4 , first O terminal 5 and second O terminal 6 are assembled to case 9 .
  • the case 9 further includes a first gate terminal 131, a first sense source terminal 132, a sense drain terminal 133, a second gate terminal 231, a second sense source terminal 232, a first thermistor terminal 331, A second thermistor terminal 332 is assembled.
  • the P terminal 3 and the N terminal 4 are examples of a first terminal or a third terminal, and the first O terminal 5 and the second O terminal 6 are examples of a second terminal.
  • the X1-X2 direction, the Y1-Y2 direction, and the Z1-Z2 direction are mutually orthogonal directions.
  • a plane including the X1-X2 direction and the Y1-Y2 direction is the XY plane
  • a plane including the Y1-Y2 direction and the Z1-Z2 direction is the YZ plane
  • a plane including the Z1-Z2 direction and the X1-X2 direction is the ZX plane.
  • the Z1 direction is defined as the upward direction
  • the Z2 direction is defined as the downward direction.
  • planar viewing means viewing an object from the Z1 side.
  • the X1-X2 direction is the direction along the long sides of the rectangular heat sink 2 and the case 9 in plan view
  • the Y1-Y2 direction is the direction along the short sides of the heat sink 2 and the case 9
  • the Z1-Z2 direction is the direction along the normal line of the heat sink 2 and the case 9 .
  • the heat sink 2 is, for example, a plate-like body that is rectangular in plan view and has a uniform thickness.
  • the heat sink 2 has a first principal surface 2A and a second principal surface 2B opposite to the first principal surface 2A.
  • the material of the heat sink 2 is a metal having a high thermal conductivity, such as copper (Cu), a copper alloy, aluminum (Al), or the like.
  • the radiator plate 2 is fixed to a cooler or the like using a thermal interface material (TIM) or the like.
  • the case 9 is formed, for example, in a frame shape in plan view, and the outer shape of the case 9 is the same as the outer shape of the radiator plate 2 .
  • the material of the case 9 is an insulator such as resin.
  • the case 9 has a pair of side wall portions 91 and 92 facing each other and a pair of end wall portions 93 and 94 connecting both ends of the side wall portions 91 and 92 .
  • the side wall portions 91 and 92 are arranged parallel to the ZX plane, and the end wall portions 93 and 94 are arranged parallel to the YZ plane.
  • the side wall portion 92 is arranged on the Y2 side of the side wall portion 91
  • the end wall portion 94 is arranged on the X2 side of the end wall portion 93 .
  • the case 9 has a terminal block 95 projecting from the end wall portion 93 in the X1 direction, and a terminal block 96 projecting from the end wall portion 94 in the X2 direction.
  • the P terminal 3 and the N terminal 4 are arranged on the upper surface (Z1 side surface) of the terminal block 95, and the first O terminal 5 and the second O terminal 6 are arranged on the upper surface (Z1 side surface) of the terminal block 96.
  • the N terminal 4 is arranged on the Y2 side of the P terminal 3 and the second O terminal 6 is arranged on the Y2 side of the first O terminal 5 .
  • the P terminal 3, the N terminal 4, the first O terminal 5 and the second O terminal 6 are made of metal plates.
  • One end of each of the P terminal 3 and the N terminal 4 is exposed on the X2 side of the end wall portion 93 , and the other end of each is pulled out to the upper surface of the terminal block 95 .
  • One end of each of the first O-terminal 5 and the second O-terminal 6 is exposed on the X1 side of the end wall portion 94 , and the other end of each is pulled out to the upper surface of the terminal block 96 .
  • a first gate terminal 131 , a first sense source terminal 132 , a sense drain terminal 133 , a first thermistor terminal 331 and a second thermistor terminal 332 are attached to the side wall portion 91 .
  • One end of each of the first gate terminal 131, the first sense source terminal 132, the sense drain terminal 133, the first thermistor terminal 331, and the second thermistor terminal 332 is exposed on the Y2 side of the side wall portion 91, and the other protrudes outward (Z1 side) of the case 9 from the upper surface (Z1 side surface) of the side wall portion 91 .
  • the sense drain terminal 133 is arranged near the end of the side wall portion 91 on the X2 side.
  • the first thermistor terminal 331 and the second thermistor terminal 332 are arranged near the end of the side wall portion 91 on the X1 side.
  • the second thermistor terminal 332 is arranged on the X1 side of the first thermistor terminal 331 .
  • the first gate terminal 131 and the first sense source terminal 132 are arranged near the center of the side wall portion 91 in the X1-X2 direction and on the X2 side of the center in the X1-X2 direction.
  • the first sense source terminal 132 is arranged on the X2 side of the first gate terminal 131 .
  • a second gate terminal 231 and a second sense source terminal 232 are attached to the side wall portion 92 .
  • One end of each of the second gate terminal 231 and the second sense source terminal 232 is exposed on the Y1 side of the side wall portion 92, and the other end of each of the side wall portions 92 extends from the upper surface of the side wall portion 92 (surface on the Z1 side) to the case. It protrudes outward from 9 (Z1 side).
  • the second gate terminal 231 and the second sense source terminal 232 are arranged near the center of the side wall portion 92 in the X1-X2 direction and on the X1 side of the center in the X1-X2 direction.
  • the second sense source terminal 232 is arranged on the X1 side of the second gate terminal 231 .
  • a first insulating substrate 10 and a second insulating substrate 20 are arranged on the Z1 side of the heat sink 2 . That is, the first insulating substrate 10 and the second insulating substrate 20 are arranged on the first main surface 2A of the heat sink 2 .
  • the second insulating substrate 20 is arranged on the X1 side of the first insulating substrate 10 .
  • the first insulating substrate 10 has conductive layers 11, 12, 13, 14 and 18 on the Z1 side surface and a conductive layer 19 on the Z2 side surface.
  • a conductive layer 19 is bonded to the radiator plate 2 with a bonding material 7 such as solder.
  • a plurality of, for example four, first transistors 110 are mounted on the conductive layer 13 .
  • the four first transistors 110 are arranged in the X1-X2 direction.
  • a first transistor group 110A is composed of four first transistors 110 .
  • a plurality of, for example eight, second diodes 220 are mounted on the conductive layer 12 .
  • the eight second diodes 220 are arranged in two rows of four in the X1-X2 direction.
  • the eight second diodes 220 constitute a second diode group 220A.
  • the second conductor and the seventh conductor are composed of an integral conductive layer 12 .
  • the conductive layer forming the second conductor and the conductive layer forming the seventh conductor may be formed of separate conductive layers and connected. That is, the present disclosure is not limited to a form in which the second conductor and the seventh conductor are configured from the conductive layer 12 that is integral.
  • the second insulating substrate 20 has conductive layers 21, 22, 23, 24, 25, 26, 27 and 28 on the Z1 side surface, and a conductive layer 29 on the Z2 side surface.
  • a conductive layer 29 is bonded to the radiator plate 2 with a bonding material 8 such as solder.
  • a plurality of, for example four, second transistors 210 are mounted on the conductive layer 23 .
  • the four second transistors 210 are arranged in the X1-X2 direction.
  • a second transistor group 210A is composed of four second transistors 210 .
  • a plurality of, for example eight, first diodes 120 are mounted on the conductive layer 25 .
  • the eight first diodes 120 are arranged in two rows of four in the X1-X2 direction.
  • the eight first diodes 120 constitute a first diode group 120A.
  • FIG. 4 is a cross-sectional view showing the first transistor.
  • FIG. 5 is a cross-sectional view showing the first diode.
  • FIG. 6 is a cross-sectional view showing the second transistor.
  • FIG. 7 is a cross-sectional view showing a second diode.
  • the first transistor 110 has a first gate electrode 111 , a first source electrode 112 and a first drain electrode 113 .
  • the first gate electrode 111 and the first source electrode 112 are arranged on the main surface of the first transistor 110 on the Z1 side, and the first drain electrode 113 is arranged on the main surface on the Z2 side of the first transistor 110 .
  • the first drain electrode 113 is bonded to the conductive layer 13 with a bonding material (not shown) such as solder.
  • the first transistor 110 is an example of a first switching element or a second switching element.
  • the first diode 120 has a first anode electrode 121 and a first cathode electrode 122 .
  • the first anode electrode 121 is arranged on the main surface of the first diode 120 on the Z1 side, and the first cathode electrode 122 is arranged on the main surface on the Z2 side of the first diode 120 .
  • the first cathode electrode 122 is bonded to the conductive layer 25 with a bonding material (not shown) such as solder.
  • the first diode 120 is an example of a first diode element or a second diode element.
  • the second transistor 210 has a second gate electrode 211 , a second source electrode 212 and a second drain electrode 213 .
  • the second gate electrode 211 and the second source electrode 212 are arranged on the main surface of the second transistor 210 on the Z1 side, and the second drain electrode 213 is arranged on the main surface on the Z2 side of the second transistor 210 .
  • a second drain electrode 213 is bonded to the conductive layer 23 with a bonding material (not shown) such as solder.
  • the second transistor 210 is an example of a first switching element or a second switching element.
  • the second diode 220 has a second anode electrode 221 and a second cathode electrode 222 .
  • the second anode electrode 221 is arranged on the main surface of the second diode 220 on the Z1 side, and the second cathode electrode 222 is arranged on the main surface on the Z2 side of the second diode 220 .
  • the second cathode electrode 222 is bonded to the conductive layer 12 with a bonding material (not shown) such as solder.
  • the second diode 220 is an example of a first diode element or a second diode element.
  • the semiconductor device 1 has multiple wires 31 , multiple wires 32 , multiple wires 41 , and multiple wires 42 .
  • the wire 31 connects the conductive layer 13 provided on the first insulating substrate 10 and the conductive layer 25 provided on the second insulating substrate 20 .
  • the wire 32 connects the conductive layer 12 provided on the first insulating substrate 10 and the conductive layer 24 provided on the second insulating substrate 20 .
  • the wire 41 connects the conductive layer 12 provided on the first insulating substrate 10 and the conductive layer 23 provided on the second insulating substrate 20 .
  • the wire 42 connects the conductive layer 14 provided on the first insulating substrate 10 and the conductive layer 22 provided on the second insulating substrate 20 .
  • the semiconductor device 1 has multiple wires 51 , multiple wires 52 , multiple wires 53 , multiple wires 54 , and multiple wires 55 .
  • the wires 51 connect the first gate electrodes 111 provided on each of the four first transistors 110 and the conductive layer 11 provided on the first insulating substrate 10 .
  • the wires 52 connect the first source electrodes 112 provided on each of the four first transistors 110 and the conductive layer 12 provided on the first insulating substrate 10 .
  • Wires 53 connect the first sense source electrodes (not shown) provided to each of the four first transistors 110 and the conductive layer 18 provided on the first insulating substrate 10 .
  • the wires 54 are connected to the second anode electrodes 221 respectively provided on the four second diodes 220 arranged on the Y1 side among the eight second diodes 220 and the conductive layer 14 provided on the first insulating substrate 10 . to connect.
  • the wires 55 are connected to the second anode electrodes 221 respectively provided in the four second diodes 220 arranged on the Y1 side among the eight second diodes 220 and the four second diodes 220 arranged on the Y2 side. are connected to the second anode electrodes 221 respectively provided in the .
  • the semiconductor device 1 has wires 61 , multiple wires 62 , multiple wires 63 , wires 64 , and wires 65 .
  • the wire 61 connects the conductive layer 11 provided on the first insulating substrate 10 and the first gate terminal 131 .
  • a wire 62 connects the conductive layer 12 provided on the first insulating substrate 10 and the first O terminal 5 .
  • a wire 63 connects the conductive layer 12 provided on the first insulating substrate 10 and the second O terminal 6 .
  • a wire 64 connects the conductive layer 13 provided on the first insulating substrate 10 and the sense drain terminal 133 .
  • a wire 65 connects the conductive layer 18 provided on the first insulating substrate 10 and the first sense source terminal 132 .
  • the semiconductor device 1 has multiple wires 71 , multiple wires 72 , multiple wires 73 , multiple wires 74 , and multiple wires 75 .
  • the wires 71 connect the second gate electrodes 211 provided on each of the four second transistors 210 and the conductive layer 21 provided on the second insulating substrate 20 .
  • the wires 72 connect the second source electrodes 212 provided on each of the four second transistors 210 and the conductive layer 22 provided on the second insulating substrate 20 .
  • Wires 73 connect the second sense source electrodes (not shown) provided on each of the four second transistors 210 and the conductive layer 28 provided on the second insulating substrate 20 .
  • the wires 74 are connected to the first anode electrodes 121 respectively provided on the four first diodes 120 arranged on the Y2 side among the eight first diodes 120 and the conductive layer 24 provided on the second insulating substrate 20 . to connect.
  • the wires 75 are connected to the first anode electrodes 121 provided to the four first diodes 120 arranged on the Y2 side among the eight first diodes 120 and the four first diodes 120 arranged on the Y1 side. are connected to the first anode electrodes 121 respectively provided on the .
  • the semiconductor device 1 has a wire 81, a plurality of wires 82, a plurality of wires 83, a wire 85, a wire 86, and a wire 87.
  • the wire 81 connects the conductive layer 21 provided on the second insulating substrate 20 and the second gate terminal 231 .
  • a wire 82 connects the conductive layer 22 provided on the second insulating substrate 20 and the N terminal 4 .
  • a wire 83 connects the conductive layer 25 provided on the second insulating substrate 20 and the P terminal 3 .
  • a wire 85 connects the conductive layer 28 provided on the second insulating substrate 20 and the second sense source terminal 232 .
  • a wire 86 connects the conductive layer 26 provided on the second insulating substrate 20 and the first thermistor terminal 331 .
  • a wire 87 connects the conductive layer 27 provided on the second insulating substrate 20 and the second thermistor terminal 332 .
  • the semiconductor device 1 has a thermistor 330 connected to the conductive layers 26 and 27 .
  • FIG. 8 is a circuit diagram showing the semiconductor device according to the embodiment.
  • the first cathode electrode 122 of the first diode 120 is connected to the P terminal 3 via the wire 83 and the conductive layer 25 .
  • the first drain electrode 113 of the first transistor 110 is connected to the P terminal 3 via the wire 83 , the conductive layer 25 , the wire 31 and the conductive layer 13 .
  • Conductive layer 12 is connected to first O-terminal 5 via wire 62 and to second O-terminal 6 via wire 63 .
  • a first source electrode 112 of a first transistor 110 is connected to the conductive layer 12 via a wire 52 .
  • the first anode electrode 121 of the first diode is connected to the conductive layer 12 via the wire 32 , the conductive layer 24 , and the wires 74 and 75 .
  • a first gate electrode 111 of the first transistor 110 is connected to the first gate terminal 131 via the wire 61 , the conductive layer 11 and the wire 51 .
  • a first sense source electrode of first transistor 110 is connected to first sense source terminal 132 via wire 65 , conductive layer 18 and wire 53 .
  • the first drain electrode 113 of the first transistor 110 is connected to the sense drain terminal 133 via the wire 64 and the conductive layer 13 .
  • a second source electrode 212 of the second transistor 210 is connected to the N terminal 4 via the wire 82 , the conductive layer 22 and the wire 72 .
  • a second anode electrode 221 of a second diode 220 is connected to the N terminal 4 via a wire 82 , a conductive layer 22 , a wire 42 , and wires 54 and 55 .
  • a second cathode electrode 222 of the second transistor 210 is connected to the conductive layer 12 .
  • a second drain electrode 213 of the second transistor 210 is connected to the conductive layer 12 via the wire 41 and the conductive layer 23 .
  • a second gate electrode 211 of the second transistor 210 is connected to the second gate terminal 231 via the wire 81 , the conductive layer 21 and the wire 71 .
  • a second sense source electrode of the second transistor 210 is connected to the second sense source terminal 232 via the wire 85 , the conductive layer 28 and the wire 73 .
  • One electrode of the thermistor 330 is connected to the first thermistor terminal 331 via the wire 86 and the conductive layer 26 .
  • the other electrode of thermistor 330 is connected to second thermistor terminal 332 via wire 87 and conductive layer 27 .
  • the first drain electrode 113 of the first transistor 110 and the first cathode electrode 122 of the first diode 120 are commonly connected to the P terminal 3, and the first source electrode 112 and the first anode electrode 121 are connected in common. are connected to the first O terminal 5 and the second O terminal 6 in common. That is, the first transistor 110 and the first diode 120 are connected in parallel between the P terminal 3 and the first O terminal 5 and the second O terminal 6 . As shown in FIGS. 1 and 2, a plurality of sets of first transistors 110 and first diodes 120 are connected in parallel between P terminal 3 and first O terminal 5 and second O terminal 6 .
  • the second drain electrode 213 of the second transistor 210 and the second cathode electrode 222 of the second diode 220 are commonly connected to the first O terminal 5 and the second O terminal 6, and the second source electrode 212 and the second anode electrode are connected in common.
  • 221 are commonly connected to the N terminal 4 . That is, the second transistor 210 and the second diode 220 are connected in parallel between the N terminal 4 and the first O terminal 5 and the second O terminal 6 .
  • a plurality of sets of second transistors 210 and second diodes 220 are connected in parallel between N terminal 4 and first O terminal 5 and second O terminal 6 .
  • the upper arm 100 includes a first transistor 110 (first transistor group 110A) and a first diode 120 (first diode group 120A).
  • Lower arm 200 includes a second transistor 210 (second transistor group 210A) and a second diode 220 (second diode group 220A).
  • An upper arm 100 and a lower arm 200 are connected in series between the P terminal 3 and the N terminal 4 .
  • Upper arm 100 may include P terminal 3 and O terminal, and lower arm 200 may include N terminal and O terminal.
  • the plurality of first transistors 110 included in the upper arm 100 may be provided only on the first insulating substrate 10, and the plurality of first diodes 120 included in the upper arm 100 may be provided only on the second insulating substrate 20.
  • the plurality of second transistors 210 included in the lower arm 200 may be provided only on the second insulating substrate 20, and the plurality of second diodes 220 included in the lower arm 200 may be provided only on the first insulating substrate 10. .
  • 9 to 12 are schematic diagrams showing the operation of the semiconductor device according to the embodiment.
  • FIG. 9 shows the path of the current I1 flowing from the P terminal 3 to the first O terminal 5 and the second O terminal 6.
  • current I1 flows from P terminal 3 through wire 83, conductive layer 25, wire 31, conductive layer 13, first transistor group 110A, wire 52, conductive layer 12, It flows to the first O-terminal 5 and the second O-terminal 6 via wires 62 and 63 .
  • FIG. 10 shows the path of the current I2 flowing from the first O terminal 5 and the second O terminal 6 to the P terminal 3.
  • current I2 flows from first O terminal 5 and second O terminal 6 to wires 62 and 63, conductive layer 12, wire 32, conductive layer 24, wires 74 and 75, and first It flows to the P terminal 3 via the diode group 120A, the conductive layer 25, and the wire 83.
  • FIG. 10 shows the path of the current I2 flowing from the first O terminal 5 and the second O terminal 6 to the P terminal 3.
  • current I2 flows from first O terminal 5 and second O terminal 6 to wires 62 and 63, conductive layer 12, wire 32, conductive layer 24, wires 74 and 75, and first It flows to the P terminal 3 via the diode group 120A, the conductive layer 25, and the wire 83.
  • the current I1 flowing from the P terminal 3 to the first O terminal 5 and the second O terminal 6 flows through the wire 31 but does not flow through the wire 32.
  • the current I2 flowing from the first O-terminal 5 and the second O-terminal 6 to the P-terminal 3 flows through the wire 32 but does not flow through the wire 31 .
  • FIG. 11 shows the path of the current I3 flowing from the N terminal 4 to the first O terminal 5 and the second O terminal 6.
  • current I3 flows from N terminal 4 through wire 82, conductive layer 22, wire 72, second transistor group 210A, conductive layer 23, wire 41, conductive layer 12, It flows to the first O-terminal 5 and the second O-terminal 6 via wires 62 and 63 .
  • FIG. 12 shows the path of the current I4 flowing from the first O terminal 5 and the second O terminal 6 to the N terminal 4.
  • current I4 flows from first O terminal 5 and second O terminal 6 to wires 62 and 63, conductive layer 12, second diode group 220A, wires 54 and 55, and conductive layer 14. , through the wire 42 , the conductive layer 22 and the wire 82 to the N terminal 4 .
  • the current I3 flowing from the N terminal 4 to the first O terminal 5 and the second O terminal 6 flows through the wire 41 but does not flow through the wire 42.
  • the current I4 flowing from the first O terminal 5 and the second O terminal 6 to the N terminal 4 flows through the wire 42 but does not flow through the wire 41 .
  • the upper arm 100 includes the first transistor 110 and the first diode 120, the first transistor 110 is provided on the first insulating substrate 10, and the first diode 120 is provided on the second insulating substrate 20.
  • the first transistor 110 is provided on the first insulating substrate 10
  • the first diode 120 is provided on the second insulating substrate 20.
  • the lower arm 200 includes a second transistor 210 and a second diode 220 , the second transistor 210 is provided on the second insulating substrate 20 and the second diode 220 is provided on the first insulating substrate 10 . Therefore, between the current I3 flowing from the N terminal 4 to the first O terminal 5 and the second O terminal 6 and the current I4 flowing from the first O terminal 5 and the second O terminal 6 to the N terminal 4, wires 41 and 42 is different. Therefore, compared to the case where the current flowing between the first insulating substrate 10 and the second insulating substrate 20 passes through the same connection member, the amount of heat generated by the wires 41 and 42 can be reduced.
  • the semiconductor device 1 transitions to a dynamic avalanche state, for example, when the surge voltage becomes excessive. Excessive surge voltage can occur at turn-off.
  • a short-circuit current may flow through the first transistor 110 or the second transistor 210 due to a short-circuit failure due to a failure of the load or the like, and the surge voltage may become excessive when the current is cut off by the protection circuit.
  • the first transistor 110, the second transistor 210, the first diode 120, and the second diode 220 have the following characteristics, so excellent avalanche resistance can be obtained.
  • FIG. 13 is a diagram showing an example of characteristics of the first transistor 110, the second transistor 210, the first diode 120, and the second diode 220.
  • FIG. The horizontal axis in FIG. 13 indicates the junction temperature Tj during use, and the vertical axis indicates the breakdown voltage.
  • a solid line in FIG. 13 indicates the characteristics of the first transistor 110 and the second transistor 210 , and a two-dot chain line indicates the characteristics of the first diode 120 and the second diode 220 .
  • the first transistor 110 and the second transistor 210 have a breakdown voltage BV1 that has junction temperature dependence.
  • the breakdown voltage BV1 increases as the junction temperature increases.
  • electrons are accelerated to high speed in a semiconductor and collide with atoms, producing more electrons in an avalanche fashion.
  • the higher the junction temperature the greater the lattice vibration in the semiconductor, and the more the acceleration of electrons is suppressed. Therefore, the higher the junction temperature, the less likely the avalanche breakdown occurs and the higher the breakdown voltage.
  • the breakdown voltage BV1 is an example of a first breakdown voltage or a seventh breakdown voltage.
  • the breakdown voltage at a certain junction temperature Tj of a transistor can be determined by the following two methods.
  • the breakdown voltage is defined as the voltage when the current value reaches 1 mA.
  • a wire or the like of a transistor to be measured in a semiconductor device is cut, and the circuit is made independent from other transistors, diodes, and the like when measuring the breakdown voltage described below.
  • the transistor itself is placed in a constant temperature bath, or the semiconductor device including the transistor is placed in a constant temperature bath, and the temperature of the constant temperature bath is set to a temperature Ts equal to the junction temperature Tj .
  • the breakdown voltage is measured while the temperature of the constant temperature bath is stabilized at the temperature Ts .
  • a semiconductor device analyzer (model number: BA1500A) manufactured by Keysight Technologies, Inc. can be used to measure the breakdown voltage.
  • the temperature Tc of the case 9 where the thermistor 330 is installed is measured based on the output signals from the first thermistor terminal 331 and the second thermistor terminal 332 connected to the thermistor 330 . Then, using the loss generated from the current value and voltage value flowing in each transistor or other element, that is, heat generation P, and the thermal resistance R th (jc) that can be read from the design value or data sheet, each transistor etc. A temperature change ⁇ T j of the element is calculated. That is, the temperature change ⁇ T j of elements such as transistors is calculated from the product of heat generation P and thermal resistance R th(j ⁇ c) . The junction temperature Tj of the transistor to be measured is specified by analyzing these data using a simulation or the like.
  • the temperature Tc of the case 9 may be obtained by measuring the temperature of the back surface of the heat sink 2 using a thermocouple.
  • the loss generated from the current value and voltage value flowing in each transistor or other element, that is, heat generation P, and the thermal resistance R th (jc) that can be read from the design value or data sheet are used for each transistor, etc.
  • the temperature change ⁇ Tj of the element is calculated. That is, the temperature change ⁇ T j of elements such as transistors is calculated from the product of heat generation P and thermal resistance R th(j ⁇ c) .
  • the junction temperature Tj of the transistor to be measured is specified by analyzing these data using a simulation or the like.
  • a semiconductor device analyzer (model number: BA1500A) manufactured by Keysight Technologies, Inc. can be used to measure the breakdown voltage.
  • the first diode 120 and the second diode 220 have a breakdown voltage BV2 having junction temperature dependence.
  • the breakdown voltage BV2 increases as the junction temperature increases.
  • the breakdown voltage BV2 includes a breakdown voltage BVDSS3 when the junction temperature is 50.degree. C. and a breakdown voltage BVDSS4 when the junction temperature is 300.degree.
  • the breakdown voltage BV2 is an example of a second breakdown voltage or an eighth breakdown voltage
  • the breakdown voltage BVDSS3 is an example of a third breakdown voltage or a ninth breakdown voltage
  • the breakdown voltage BVDSS4 is an example of a fourth breakdown voltage. It is an example of a down voltage or a tenth breakdown voltage.
  • the breakdown voltage at the junction temperature Tj of the diode can be measured by the same method as the above-described method for measuring the breakdown voltage of the transistor.
  • the breakdown voltage BV2 of the first diode 120 within the junction temperature range of 50°C to 70°C is lower than the breakdown voltage BV1 of the first transistor 110 within the junction temperature range of 50°C to 70°C. That is, the breakdown voltage BV2 when the junction temperature of the first diode 120 is 70.degree. C. is lower than the breakdown voltage BV1 when the junction temperature of the first transistor 110 is 50.degree. Therefore, when the junction temperature of the first transistor 110 and the junction temperature of the first diode 120 are within the temperature range of 50° C. or higher and 70° C. or lower, when the upper arm 100 transitions to the dynamic avalanche state, the first diode 120 It breaks down earlier than the first transistor 110 . Note that the junction temperature of the first transistor 110 and the junction temperature of the first diode 120 do not need to match during operation of the semiconductor device 1 .
  • the breakdown voltage BV2 of the second diode 220 within the junction temperature range of 50°C to 70°C is lower than the breakdown voltage BV1 of the second transistor 210 within the junction temperature range of 50°C to 70°C. That is, the breakdown voltage BV2 when the junction temperature of the second diode 220 is 70°C is lower than the breakdown voltage BV1 when the junction temperature of the second transistor 210 is 50°C. Therefore, when the junction temperature of the second transistor 210 and the junction temperature of the second diode 220 are within the temperature range of 50° C. or higher and 70° C. or lower, when the lower arm 200 transitions to the dynamic avalanche state, the second diode 220 It breaks down earlier than the second transistor 210 . Note that the junction temperature of the second transistor 210 and the junction temperature of the second diode 220 do not need to match during operation of the semiconductor device 1 .
  • the breakdown voltage BV1 of the first transistor 110 within the junction temperature range of 50° C. or higher and 70° C. or lower is different from the breakdown voltage BVDSS3 when the junction temperature of the first diode 120 is 50° C. It is between the breakdown voltage BVDSS4 at 300°C.
  • the breakdown voltage BV1 of the second transistor 210 within the junction temperature range of 50° C. to 70° C. is the breakdown voltage BVDSS3 when the junction temperature of the second diode 220 is 50° C. and the junction temperature of 300° C. and the breakdown voltage BVDSS4 at that time.
  • the junction temperature of the first diode 120 is, for example, 50° C. or higher and 70° C. or lower while the switching operations shown in FIGS. Therefore, the first diode 120 does not break down due to the rise in junction temperature.
  • a voltage lower than the rated voltage is applied between the P terminal 3 and the first O terminal 5 or the second O terminal 6 .
  • an overvoltage exceeding the rated voltage may be applied between the P terminal 3 and the O terminal, and the upper arm 100 may transition to a dynamic avalanche state.
  • Overvoltage is applied, for example, when a short circuit occurs due to a load failure and a surge voltage is generated when the protection circuit is turned off, or when the switching speed is excessively increased due to an insufficient gate resistance, the surge voltage is also excessive. and is applied.
  • the junction temperature during operation of the first diode 120 and the like for example, 50° C. or higher and 70° C. or lower is a relatively low temperature.
  • the junction temperature is 50° C. or higher and 70° C. or lower immediately after the start of the switching operation, at low load, in a low temperature environment, or the like.
  • the junction temperature may be higher or lower than the range of 50° C. or higher and 70° C. or lower.
  • the junction temperature of the second diode 220 is, for example, 50° C. or more and 70° C. or less while the switching operations shown in FIGS. Therefore, the second diode 220 does not break down due to the rise in junction temperature.
  • a voltage lower than the rated voltage is applied between the N terminal 4 and the first O terminal 5 or the second O terminal 6 .
  • an overvoltage exceeding the rated voltage may be applied between the N terminal 4 and the O terminal, and the lower arm 200 may transition to a dynamic avalanche state.
  • the first diode 120 Since the breakdown voltage BV2 of the first diode 120 is lower than the breakdown voltage BV1 of the first transistor 110, the first diode 120 will preempt the first transistor 110 when the upper arm 100 transitions to the dynamic avalanche state. break down to Then, an avalanche current flows through the first diode 120, and the junction temperature of the first diode 120 rises due to heat generated by the avalanche energy. When the junction temperature of the first diode 120 reaches the breakdown temperature, the first diode 120 breaks down.
  • the breakdown voltage BV2 of the second diode 220 is lower than the breakdown voltage BV1 of the second transistor 210, so that when the lower arm 200 transitions to the dynamic avalanche state, the second diode 220 will cause the second transistor 210 to Break down before. Then, an avalanche current flows through the second diode 220, and the junction temperature of the second diode 220 rises due to heat generated by the avalanche energy. When the junction temperature of the second diode 220 reaches the breakdown temperature, the second diode 220 breaks down.
  • the junction temperature of the first diode 120 and the junction temperature of the second diode 220 are suppressed from reaching the breakdown temperature, and the avalanche resistance is improved. can improve.
  • the first diode 120 and the first transistor 110 are arranged on different conductors. Therefore, when the first diode 120 undergoes avalanche breakdown, the temperature rises faster and the temperature rises earlier than when the first diode 120 and the first transistor 110 are placed on a common conductor. , the avalanche breakdown voltage rises and breakdown of the first transistor 110 begins. Therefore, the avalanche current can be borne by the first diode 120 and the first transistor 110 at an early stage, and damage to the first diode 120 due to the concentrated borne by only the first diode 120 can be suppressed.
  • the second diode 220 and the second transistor 210 are arranged on different conductors. Therefore, when the second diode 220 undergoes avalanche breakdown, the temperature rises faster and the temperature rises earlier than when the second diode 220 and the second transistor 210 are placed on a common conductor. , the avalanche breakdown voltage rises and breakdown of the second transistor 210 begins. Therefore, the avalanche current can be borne by the second diode 220 and the second transistor 210 at an early stage, and damage to the second diode 220 due to the concentrated borne by only the second diode 220 can be suppressed.
  • FIG. 14 is a timing chart showing voltage and current changes in the lower arm 200 when transitioning to the dynamic avalanche state.
  • the junction temperature TjTr of the second transistor 210 and the junction temperature TjDi of the second diode 220 are, for example, 50° C. or higher and 70° C. in both the ON state and the OFF state. °C or less.
  • the junction temperature TjTr of the second transistor 210 and the junction temperature TjDi of the second diode 220 may be the same or different.
  • the inter-terminal voltage V ON between the N terminal 4 and the O terminal is substantially 0 V
  • the current I Tr greater than 0 A flows through the second transistor 210 .
  • the current IDi flowing through the second diode 220 is substantially 0A.
  • the breakdown voltage BV2 of the second diode 220 within the junction temperature range of 50° C. or higher and 70° C. or lower is the breakdown voltage of the second transistor 210 within the junction temperature range of 50° C. or higher and 70° C. or lower. Lower than BV1. Therefore, the second diode 220 breaks down before the second transistor 210 breaks down. Further, as the second diode 220 breaks down, the terminal voltage VON sharply rises from 0 V to the breakdown voltage BV2 corresponding to the junction temperature TjDi of the second diode 220 at that time.
  • the current IDi flowing through the second diode 220 sharply increases and then gradually decreases. That is, an avalanche current flows through the second diode 220 . For this reason, the second diode 220 consumes power determined by the product of the voltage VON across the terminals and the current IDi . Junction temperature TjDi rises.
  • the breakdown voltage BV2 of the second diode 220 has temperature dependence and increases as the junction temperature increases. Therefore, when the junction temperature TjDi rises, the breakdown voltage BV2 of the second diode 220 rises and the terminal voltage VON rises.
  • the second transistor 210 breaks down, an avalanche current starts to flow in the second transistor 210 as well, and the avalanche current flowing in the second diode 220 is reduced accordingly. Therefore, the temperature rise of the second diode 220 is suppressed, and the junction temperature TjDi of the second diode 220 is prevented from reaching the breakdown temperature.
  • the junction temperature TjDi of the second diode 220 slightly rises after the avalanche current starts flowing through the second transistor 210, but the junction temperature TjDi of the second diode 220 rises immediately after the avalanche current starts flowing. TjDi may decrease.
  • the breakdown of the second diode 220 is suppressed, and the avalanche resistance can be improved.
  • the first transistor 110 breaks down in the same manner as when the lower arm 200 transitions to the dynamic avalanche state (see FIG. 14).
  • First diode 120 breaks down before, and an avalanche current flows through first diode 120 . Therefore, the junction temperature TjDi of the first diode 120 increases. As the junction temperature TjDi rises, the breakdown voltage BV2 of the first diode 120 rises, and the terminal voltage VPO between the P terminal 3 and the O terminal rises.
  • the breakdown voltage BV1 of the first transistor 110 within the junction temperature range of 50° C. or more and 70° C. or less is the breakdown voltage BVDSS3 when the junction temperature is 50° C. and the breakdown voltage BVDSS4 when the junction temperature is 300°C. Therefore, before the junction temperature TjDi of the first diode 120 reaches 300° C., the terminal voltage VPO reaches the breakdown voltage BV1 of the first transistor 110 within the junction temperature range of 50° C. or more and 70° C. or less. reaches and breaks down the first transistor 110 as well.
  • the avalanche current starts flowing through the first transistor 110 as well, and the avalanche current flowing through the first diode 120 is reduced accordingly. Therefore, the temperature rise of the first diode 120 is suppressed, and the junction temperature TjDi of the first diode 120 is prevented from reaching the breakdown temperature.
  • the breakdown of the first diode 120 is suppressed, and the avalanche resistance can be improved.
  • a plurality of sets of first transistors 110 and first diodes 120 are connected in parallel between the P terminal 3 and the first O terminal 5 and the second O terminal 6, and the second transistors 210 and the second diodes 220 are connected to the N terminal 4.
  • a plurality of sets are connected in parallel between the first O-terminal 5 and the second O-terminal 6 . Therefore, a larger current can flow.
  • the breakdown voltage BV1 and the breakdown voltage BV2 have junction temperature dependence.
  • the temperature of the environment in which the transistor or diode is placed environmental temperature (also referred to as ambient temperature)), such as the temperature of a thermostat, is used as the junction temperature of the transistor or diode.
  • the junction temperature dependence is equivalent to the environmental temperature dependence, and in the above embodiment, as shown in FIG. , lower than the first breakdown voltage BV1 within the environmental temperature range of 50° C. or higher and 70° C. or lower, and the second breakdown voltage BV2 is lower than the third breakdown voltage BVDSS3 when the environmental temperature is 50° C.
  • FIG. 15 is a diagram showing another example of the characteristics of the first transistor 110, the second transistor 210, the first diode 120 and the second diode 220.
  • FIG. The horizontal axis in FIG. 15 indicates the environmental temperature Te , and the vertical axis indicates the breakdown voltage.
  • a solid line in FIG. 15 indicates the characteristics of the first transistor 110 and the second transistor 210 , and a two-dot chain line indicates the characteristics of the first diode 120 and the second diode 220 .
  • the breakdown voltage BV2 is the breakdown voltage BVDSS5 when the junction temperature or the environmental temperature is 250° C.
  • the breakdown voltage BV1 within the range of the junction temperature or the environmental temperature of 50° C. or higher and 70° C. or lower is the breakdown voltage. It may be between BVDSS3 and breakdown voltage BVDSS5.
  • the breakdown temperature of the first diode 120 and the second diode 220 is 300° C. or less, if the breakdown temperature exceeds 250° C., the first diode 120 and the second diode 220 will be destroyed before An avalanche current can flow through the first transistor 110 and the second transistor 210, and the avalanche resistance of the upper arm 100 and the lower arm 200 can be improved.
  • the breakdown voltage BVDSS5 is an example of a fifth breakdown voltage or an eleventh breakdown voltage.
  • the breakdown voltage BV2 has a breakdown voltage BVDSS6 when the junction temperature or the environmental temperature is 175° C.
  • the breakdown voltage BV1 within the range of the junction temperature or the environmental temperature of 50° C. or higher and 70° C. or lower is the breakdown voltage. It may be between BVDSS3 and breakdown voltage BVDSS6.
  • the breakdown voltage BVDSS6 is an example of a sixth breakdown voltage or a twelfth breakdown voltage.
  • the structure of a diode is simpler than that of a transistor, so the breakdown voltage of a diode is easier to adjust than the breakdown voltage of a transistor.
  • the first diode 120 breaks down before the first transistor 110, and in the lower arm 200, the breakdown voltage is adjusted so that the second diode 220 breaks down before the second transistor 210.
  • BV2 is adjusted. Therefore, the semiconductor device 1 according to this embodiment is easy to manufacture.
  • the breakdown voltages of the first transistor 110, the first diode 120, the second transistor 210, and the second diode 220 can be adjusted, for example, by the impurity concentration of the semiconductor layers forming these, the termination structure, and the like.
  • the first transistor 110 and the second transistor 210 may be field effect transistors such as MOS (metal-oxide-semiconductor) field effect transistors made of silicon carbide.
  • First diode 120 and second diode 220 may be Schottky barrier diodes made of silicon carbide. By using silicon carbide, excellent breakdown voltage can be obtained.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

半導体装置は、第１端子と、第２端子と、前記第１端子と前記第２端子との間に接続され、接合温度依存性を有する第１ブレイクダウン電圧を備えた第１スイッチング素子と、前記第１端子と前記第２端子との間に、前記第１スイッチング素子に並列に接続され、接合温度依存性を有する第２ブレイクダウン電圧を備えた第１ダイオード素子と、を有し、５０℃以上７０℃以下の接合温度の範囲内の前記第２ブレイクダウン電圧は、５０℃以上７０℃以下の接合温度の範囲内の前記第１ブレイクダウン電圧よりも低く、前記第２ブレイクダウン電圧は、接合温度が５０℃のときの第３ブレイクダウン電圧と、接合温度が３００℃のときの第４ブレイクダウン電圧と、を含み、５０℃以上７０℃以下の接合温度の範囲内の前記第１ブレイクダウン電圧は、前記第３ブレイクダウン電圧と前記第４ブレイクダウン電圧との間にある。

Description

半導体装置
　本開示は、半導体装置に関する。
　本出願は、２０２１年１月２５日出願の日本出願第２０２１－００９８８２号に基づく優先権を主張し、前記日本出願に記載された全ての記載内容を援用するものである。
　パワーモジュールに使用される半導体装置として、２つの端子の間にスイッチング素子とダイオード素子とが並列に接続され、ダイオード素子のブレイクダウン電圧がスイッチング素子のブレイクダウン電圧よりも小さくされた半導体装置が提案されている（特許文献１、２）。
日本国特開２０１３－２２９９５６号公報 日本国特開２０１７－１５３０６４号公報
　本開示の半導体装置は、第１端子と、第２端子と、前記第１端子と前記第２端子との間に接続され、接合温度依存性を有する第１ブレイクダウン電圧を備えた第１スイッチング素子と、前記第１端子と前記第２端子との間に、前記第１スイッチング素子に並列に接続され、接合温度依存性を有する第２ブレイクダウン電圧を備えた第１ダイオード素子と、を有し、５０℃以上７０℃以下の接合温度の範囲内の前記第２ブレイクダウン電圧は、５０℃以上７０℃以下の接合温度の範囲内の前記第１ブレイクダウン電圧よりも低く、前記第２ブレイクダウン電圧は、接合温度が５０℃のときの第３ブレイクダウン電圧と、接合温度が３００℃のときの第４ブレイクダウン電圧と、を含み、５０℃以上７０℃以下の接合温度の範囲内の前記第１ブレイクダウン電圧は、前記第３ブレイクダウン電圧と前記第４ブレイクダウン電圧との間にある。
図１は、実施形態に係る半導体装置を示す斜視図である。 図２は、実施形態に係る半導体装置を示す上面図である。 図３は、実施形態に係る半導体装置における放熱板と、第１絶縁基板と、第２絶縁基板との関係を示す断面図である。 図４は、第１トランジスタを示す断面図である。 図５は、第１ダイオードを示す断面図である。 図６は、第２トランジスタを示す断面図である。 図７は、第２ダイオードを示す断面図である。 図８は、実施形態に係る半導体装置を示す回路図である。 図９は、実施形態に係る半導体装置の動作を示す模式図（その１）である。 図１０は、実施形態に係る半導体装置の動作を示す模式図（その２）である。 図１１は、実施形態に係る半導体装置の動作を示す模式図（その３）である。 図１２は、実施形態に係る半導体装置の動作を示す模式図（その４）である。 図１３は、第１トランジスタ、第２トランジスタ、第１ダイオード及び第２ダイオードの特性の一例を示す図である。 図１４は、動的なアバランシェ状態に遷移するときの下アームにおける電圧及び電流の変化を示すタイミングチャートである。 図１５は、第１トランジスタ、第２トランジスタ、第１ダイオード及び第２ダイオードの特性の他の一例を示す図である。
　［本開示が解決しようとする課題］
　従来の半導体装置では、十分なアバランシェ耐量が得られないことがある。
　本開示は、アバランシェ耐量を向上できる半導体装置を提供することを目的とする。
　［本開示の効果］
　本開示によれば、アバランシェ耐量を向上できる。
　実施するための形態について、以下に説明する。
　［本開示の実施形態の説明］
　最初に本開示の実施態様を列記して説明する。以下の説明では、同一または対応する要素には同一の符号を付し、それらについて同じ説明は繰り返さない。
　〔１〕　本開示の一態様に係る半導体装置は、第１端子と、第２端子と、前記第１端子と前記第２端子との間に接続され、接合温度依存性を有する第１ブレイクダウン電圧を備えた第１スイッチング素子と、前記第１端子と前記第２端子との間に、前記第１スイッチング素子に並列に接続され、接合温度依存性を有する第２ブレイクダウン電圧を備えた第１ダイオード素子と、を有し、５０℃以上７０℃以下の接合温度の範囲内の前記第２ブレイクダウン電圧は、５０℃以上７０℃以下の接合温度の範囲内の前記第１ブレイクダウン電圧よりも低く、前記第２ブレイクダウン電圧は、接合温度が５０℃のときの第３ブレイクダウン電圧と、接合温度が３００℃のときの第４ブレイクダウン電圧と、を含み、５０℃以上７０℃以下の接合温度の範囲内の前記第１ブレイクダウン電圧は、前記第３ブレイクダウン電圧と前記第４ブレイクダウン電圧との間にある。
　本半導体装置では、動的なアバランシェ状態に遷移すると、第１ダイオード素子が第１スイッチング素子よりも先にブレイクダウンする。第１ダイオード素子のブレイクダウンに伴って、第１端子と第２端子との間の端子間電圧が上昇するとともに、第１ダイオード素子にアバランシェ電流が流れる。このため、第１ダイオード素子の接合温度が上昇し、第２ブレイクダウンが上昇する。第２ブレイクダウン電圧の上昇に伴って端子間電圧が上昇し、第１ダイオード素子の接合温度が３００℃に到達する前に端子間電圧が第１スイッチング素子の第１ブレイクダウン電圧に到達し、第１スイッチング素子もブレイクダウンする。そして、第１トランジスタ素子がブレイクダウンすることで、第１トランジスタ素子にもアバランシェ電流が流れ始め、その分だけ第１ダイオード素子に流れるアバランシェ電流が低下する。このため、第１ダイオード素子にのみ電流が流れる場合に比べ、電流の一部を第１スイッチング素子に逃がすことにより、第１ダイオード素子での発熱を抑えることができる。従って、第１ダイオード素子の接合温度が破壊温度に到達しにくくなり、アバランシェ耐量を向上できる。
　〔２〕　〔１〕において、前記第２ブレイクダウン電圧は、接合温度が２５０℃のときの第５ブレイクダウン電圧を備え、５０℃以上７０℃以下の接合温度の範囲内の前記第１ブレイクダウン電圧は、前記第３ブレイクダウン電圧と前記第５ブレイクダウン電圧との間にあってもよい。この場合、第１ダイオード素子の接合温度が２５０℃に到達する前に端子間電圧が第１スイッチング素子の第１ブレイクダウン電圧に到達し、第１スイッチング素子がブレイクダウンする。
　〔３〕　〔１〕において、前記第２ブレイクダウン電圧は、接合温度が１７５℃のときの第６ブレイクダウン電圧を備え、５０℃以上７０℃以下の接合温度の範囲内の前記第１ブレイクダウン電圧は、前記第３ブレイクダウン電圧と前記第６ブレイクダウン電圧との間にあってもよい。この場合、第１ダイオード素子の接合温度が１７５℃に到達する前に端子間電圧が第１スイッチング素子の第１ブレイクダウン電圧に到達し、第１スイッチング素子がブレイクダウンする。
　〔４〕　本開示の他の一態様に係る半導体装置は、第１端子と、第２端子と、前記第１端子と前記第２端子との間に接続され、環境温度依存性を有する第１ブレイクダウン電圧を備えた第１スイッチング素子と、前記第１端子と前記第２端子との間に、前記第１スイッチング素子に並列に接続され、環境温度依存性を有する第２ブレイクダウン電圧を備えた第１ダイオード素子と、を有し、５０℃以上７０℃以下の環境温度の範囲内の前記第２ブレイクダウン電圧は、５０℃以上７０℃以下の環境温度の範囲内の前記第１ブレイクダウン電圧よりも低く、前記第２ブレイクダウン電圧は、環境温度が５０℃のときの第３ブレイクダウン電圧と、環境温度が３００℃のときの第４ブレイクダウン電圧と、を含み、５０℃以上７０℃以下の環境温度の範囲内の前記第１ブレイクダウン電圧は、前記第３ブレイクダウン電圧と前記第４ブレイクダウン電圧との間にある。〔１〕に記載の半導体装置と同様に、第１ダイオード素子の接合温度が破壊温度に到達しにくくなり、アバランシェ耐量を向上できる。
　〔５〕　〔４〕において、前記第２ブレイクダウン電圧は、環境温度が２５０℃のときの第５ブレイクダウン電圧を備え、５０℃以上７０℃以下の環境温度の範囲内の前記第１ブレイクダウン電圧は、前記第３ブレイクダウン電圧と前記第５ブレイクダウン電圧との間にあってもよい。この場合、第１ダイオード素子の環境温度が２５０℃に到達する前に端子間電圧が第１スイッチング素子の第１ブレイクダウン電圧に到達し、第１スイッチング素子がブレイクダウンする。
　〔６〕　〔４〕において、前記第２ブレイクダウン電圧は、環境温度が１７５℃のときの第６ブレイクダウン電圧を備え、５０℃以上７０℃以下の環境温度の範囲内の前記第１ブレイクダウン電圧は、前記第３ブレイクダウン電圧と前記第６ブレイクダウン電圧との間にあってもよい。この場合、第１ダイオード素子の環境温度が１７５℃に到達する前に端子間電圧が第１スイッチング素子の第１ブレイクダウン電圧に到達し、第１スイッチング素子がブレイクダウンする。
　〔７〕　本開示の他の一態様に係る半導体装置は、第１端子と、第２端子と、前記第１端子と前記第２端子との間に接続され、接合温度依存性を有する第１ブレイクダウン電圧を備えた第１スイッチング素子と、前記第１端子と前記第２端子との間に、前記第１スイッチング素子に並列に接続され、接合温度依存性を有する第２ブレイクダウン電圧を備えた第１ダイオード素子と、を有し、５０℃以上７０℃以下の接合温度の範囲内の前記第２ブレイクダウン電圧は、５０℃以上７０℃以下の接合温度の範囲内の前記第１ブレイクダウン電圧よりも低く、動的なアバランシェ状態に遷移したときに、前記第１ダイオード素子にアバランシェ電流が流れ、前記アバランシェ電流が流れることで前記第１ダイオード素子の接合温度が上昇し、前記第１ダイオード素子の接合温度が上昇することで前記第１端子と前記第２端子との間の端子間電圧が上昇し、前記端子間電圧が上昇し、前記第１スイッチング素子の前記第１ブレイクダウン電圧に到達することで、前記第１ダイオード素子が破壊する前に前記第１スイッチング素子にアバランシェ電流が流れる。
　本半導体装置では、動的なアバランシェ状態に遷移すると、第１ダイオード素子にアバランシェ電流が流れ、その後、第１ダイオード素子が破壊する前に第１スイッチング素子にアバランシェ電流が流れる。第１ダイオード素子及び第１スイッチング素子にアバランシェ電流が流れるため、アバランシェ耐量を向上できる。
　〔８〕　本開示の他の一態様に係る半導体装置は、第１端子と、第２端子と、前記第１端子と前記第２端子との間に接続され、環境温度依存性を有する第１ブレイクダウン電圧を備えた第１スイッチング素子と、前記第１端子と前記第２端子との間に、前記第１スイッチング素子に並列に接続され、環境温度依存性を有する第２ブレイクダウン電圧を備えた第１ダイオード素子と、を有し、５０℃以上７０℃以下の環境温度の範囲内の前記第２ブレイクダウン電圧は、５０℃以上７０℃以下の環境温度の範囲内の前記第１ブレイクダウン電圧よりも低く、動的なアバランシェ状態に遷移したときに、前記第１ダイオード素子にアバランシェ電流が流れ、前記アバランシェ電流が流れることで前記第１ダイオード素子の接合温度が上昇し、前記第１ダイオード素子の接合温度が上昇することで前記第１端子と前記第２端子との間の端子間電圧が上昇し、前記端子間電圧が上昇し、前記第１スイッチング素子の前記第１ブレイクダウン電圧に到達することで、前記第１ダイオード素子が破壊する前に前記第１スイッチング素子にアバランシェ電流が流れる。〔７〕に記載の半導体装置と同様に、アバランシェ耐量を向上できる。
　〔９〕　〔１〕～〔６〕において、動的なアバランシェ状態に遷移したときに、前記第１ダイオード素子にアバランシェ電流が流れ、前記アバランシェ電流が流れることで前記第１ダイオード素子の接合温度が上昇し、前記第１ダイオード素子の接合温度が上昇することで前記第１端子と前記第２端子との間の端子間電圧が上昇し、前記端子間電圧が上昇し、前記第１スイッチング素子の前記第１ブレイクダウン電圧に到達することで、前記第１ダイオード素子が破壊する前に前記第１スイッチング素子にアバランシェ電流が流れてもよい。この場合、動的なアバランシェ状態に遷移すると、第１ダイオード素子にアバランシェ電流が流れ、その後、第１ダイオード素子が破壊する前に第１スイッチング素子にアバランシェ電流が流れる。
　〔１０〕　〔１〕～〔９〕において、前記第１端子と前記第２端子との間に、前記第１スイッチング素子及び前記第１ダイオード素子が複数組並列に接続されていてもよい。この場合、より大きな電流を流すことができる。
　〔１１〕　〔１〕～〔１０〕において、前記第１スイッチング素子は、炭化珪素を用いて構成された電界効果トランジスタであり、前記第１ダイオード素子は、炭化珪素を用いて構成されたショットキーバリアダイオードであってもよい。一般に、炭化珪素を用いて構成された電界効果トランジスタを用いることで、高耐圧でありながら高速動作を実現できる。その一方で、高速な電流変位に起因するサージ電圧が大きくなり、アバランシェ状態に遷移する可能性が高まる。本半導体装置では、アバランシェ耐量を向上できるため、第１スイッチング素子によって高耐圧及び高速動作を実現しつつ、アバランシェ状態に遷移しても、第１スイッチング素子の破壊を抑制することができる。
　動的なアバランシェ状態には、例えばターンオフ時のサージ電圧が過大になったときに遷移する。ターンオフ直前には、第１スイッチング素子に電流が流れており、電力相応の熱が第１スイッチング素子に発生している。このため、第１スイッチング素子が第１ダイオード素子よりも先にブレイクダウンすると、アバランシェエネルギーによる発熱が第１スイッチング素子に重畳されることになる。本半導体装置では、第１ダイオード素子が第１スイッチング素子よりも先にブレイクダウンするため、アバランシェ電流を第１ダイオード素子が担い、上記の熱の重畳を防止できる。
　〔１２〕　〔１〕～〔１１〕において、第３端子と、前記第３端子と前記第２端子との間に接続され、接合温度依存性を有する第７ブレイクダウン電圧を備えた第２スイッチング素子と、前記第３端子と前記第２端子との間に、前記第２スイッチング素子に並列に接続され、接合温度依存性を有する第８ブレイクダウン電圧を備えた第２ダイオード素子と、を有し、５０℃以上７０℃以下の接合温度の範囲内の前記第８ブレイクダウン電圧は、５０℃以上７０℃以下の接合温度の範囲内の前記第７ブレイクダウン電圧よりも低く、前記第８ブレイクダウン電圧は、接合温度が５０℃のときの第９ブレイクダウン電圧と、接合温度が３００℃のときの第１０ブレイクダウン電圧と、を含み、５０℃以上７０℃以下の接合温度の範囲内の前記第７ブレイクダウン電圧は、前記第９ブレイクダウン電圧と前記第１０ブレイクダウン電圧との間にあってもよい。この場合、第１端子と第３端子との間に直列に接続された２つのアームを構成できる。
　〔１３〕　〔１２〕において、前記第８ブレイクダウン電圧は、接合温度が２５０℃のときの第１１ブレイクダウン電圧を備え、５０℃以上７０℃以下の接合温度の範囲内の前記第７ブレイクダウン電圧は、前記第９ブレイクダウン電圧と前記第１１ブレイクダウン電圧との間にあってもよい。この場合、第２ダイオード素子の接合温度が２５０℃に到達する前に端子間電圧が第２スイッチング素子の第７ブレイクダウン電圧に到達し、第２スイッチング素子がブレイクダウンする。
　〔１４〕　〔１２〕において、前記第８ブレイクダウン電圧は、接合温度が１７５℃のときの第１２ブレイクダウン電圧を備え、５０℃以上７０℃以下の接合温度の範囲内の前記第７ブレイクダウン電圧は、前記第９ブレイクダウン電圧と前記第１２ブレイクダウン電圧との間にあってもよい。この場合、第２ダイオード素子の接合温度が１７５℃に到達する前に端子間電圧が第２スイッチング素子の第７ブレイクダウン電圧に到達し、第２スイッチング素子がブレイクダウンする。
　〔１５〕　〔１〕～〔１１〕において、第３端子と、前記第３端子と前記第２端子との間に接続され、環境温度依存性を有する第７ブレイクダウン電圧を備えた第２スイッチング素子と、前記第３端子と前記第２端子との間に、前記第２スイッチング素子に並列に接続され、環境温度依存性を有する第８ブレイクダウン電圧を備えた第２ダイオード素子と、を有し、５０℃以上７０℃以下の環境温度の範囲内の前記第８ブレイクダウン電圧は、５０℃以上７０℃以下の環境温度の範囲内の前記第７ブレイクダウン電圧よりも低く、前記第８ブレイクダウン電圧は、環境温度が５０℃のときの第９ブレイクダウン電圧と、環境温度が３００℃のときの第１０ブレイクダウン電圧と、を含み、５０℃以上７０℃以下の環境温度の範囲内の前記第７ブレイクダウン電圧は、前記第９ブレイクダウン電圧と前記第１０ブレイクダウン電圧との間にあってもよい。この場合、第１端子と第３端子との間に直列に接続された２つのアームを構成できる。
　〔１６〕　〔１５〕において、前記第８ブレイクダウン電圧は、環境温度が２５０℃のときの第１１ブレイクダウン電圧を備え、５０℃以上７０℃以下の環境温度の範囲内の前記第７ブレイクダウン電圧は、前記第９ブレイクダウン電圧と前記第１１ブレイクダウン電圧との間にあってもよい。この場合、第２ダイオード素子の環境温度が２５０℃に到達する前に端子間電圧が第２スイッチング素子の第７ブレイクダウン電圧に到達し、第２スイッチング素子がブレイクダウンする。
　〔１７〕　〔１５〕において、前記第８ブレイクダウン電圧は、環境温度が１７５℃のときの第１２ブレイクダウン電圧を備え、５０℃以上７０℃以下の環境温度の範囲内の前記第７ブレイクダウン電圧は、前記第９ブレイクダウン電圧と前記第１２ブレイクダウン電圧との間にあってもよい。この場合、第２ダイオード素子の環境温度が１７５℃に到達する前に端子間電圧が第２スイッチング素子の第７ブレイクダウン電圧に到達し、第２スイッチング素子がブレイクダウンする。
　〔１８〕　〔１〕～〔１１〕において、第３端子と、前記第３端子と前記第２端子との間に接続され、接合温度依存性を有する第７ブレイクダウン電圧を備えた第２スイッチング素子と、前記第３端子と前記第２端子との間に、前記第２スイッチング素子に並列に接続され、接合温度依存性を有する第８ブレイクダウン電圧を備えた第２ダイオード素子と、を有し、５０℃以上７０℃以下の接合温度の範囲内の前記第８ブレイクダウン電圧は、５０℃以上７０℃以下の接合温度の範囲内の前記第７ブレイクダウン電圧よりも低く、動的なアバランシェ状態に遷移したときに、前記第２ダイオード素子にアバランシェ電流が流れ、前記アバランシェ電流が流れることで前記第２ダイオード素子の接合温度が上昇し、前記第２ダイオード素子の接合温度が上昇することで前記第３端子と前記第２端子との間の端子間電圧が上昇し、前記端子間電圧が上昇し、前記第２スイッチング素子の前記第７ブレイクダウン電圧に到達することで、前記第２ダイオード素子が破壊する前に前記第２スイッチング素子にアバランシェ電流が流れてもよい。この場合、第１端子と第３端子との間に直列に接続された２つのアームを構成できる。
　〔１９〕　〔１〕～〔１１〕において、第３端子と、前記第３端子と前記第２端子との間に接続され、環境温度依存性を有する第７ブレイクダウン電圧を備えた第２スイッチング素子と、前記第３端子と前記第２端子との間に、前記第２スイッチング素子に並列に接続され、環境温度依存性を有する第８ブレイクダウン電圧を備えた第２ダイオード素子と、を有し、５０℃以上７０℃以下の環境温度の範囲内の前記第８ブレイクダウン電圧は、５０℃以上７０℃以下の環境温度の範囲内の前記第７ブレイクダウン電圧よりも低く、動的なアバランシェ状態に遷移したときに、前記第２ダイオード素子にアバランシェ電流が流れ、前記アバランシェ電流が流れることで前記第２ダイオード素子の接合温度が上昇し、前記第２ダイオード素子の接合温度が上昇することで前記第３端子と前記第２端子との間の端子間電圧が上昇し、前記端子間電圧が上昇し、前記第２スイッチング素子の前記第７ブレイクダウン電圧に到達することで、前記第２ダイオード素子が破壊する前に前記第２スイッチング素子にアバランシェ電流が流れてもよい。この場合、第１端子と第３端子との間に直列に接続された２つのアームを構成できる。
　〔２０〕　〔１２〕～〔１７〕において、動的なアバランシェ状態に遷移したときに、前記第２ダイオード素子にアバランシェ電流が流れ、前記アバランシェ電流が流れることで前記第２ダイオード素子の接合温度が上昇し、前記第２ダイオード素子の接合温度が上昇することで前記第３端子と前記第２端子との間の端子間電圧が上昇し、前記端子間電圧が上昇し、前記第２スイッチング素子の前記第７ブレイクダウン電圧に到達することで、前記第２ダイオード素子が破壊する前に前記第２スイッチング素子にアバランシェ電流が流れてもよい。この場合、動的なアバランシェ状態に遷移すると、第２ダイオード素子にアバランシェ電流が流れ、その後、第２ダイオード素子が破壊する前に第２スイッチング素子にアバランシェ電流が流れる。
　〔２１〕　〔１２〕～〔２０〕において、前記第３端子と前記第２端子との間に、前記第２スイッチング素子及び前記第２ダイオード素子が複数組並列に接続されていてもよい。この場合、より大きな電流を流すことができる。
　〔２２〕　〔１２〕～〔２１〕において、前記第２スイッチング素子は、炭化珪素を用いて構成された電界効果トランジスタであり、前記第２ダイオード素子は、炭化珪素を用いて構成されたショットキーバリアダイオードであってもよい。本半導体装置では、アバランシェ耐量を向上できるため、第２スイッチング素子によって高耐圧及び高速動作を実現しつつ、アバランシェ状態に遷移しても、第２スイッチング素子の破壊を抑制することができる。
　［本開示の実施形態の詳細］
　以下、本開示の実施形態について詳細に説明するが、本実施形態はこれらに限定されるものではない。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複した説明を省くことがある。
　図１は、実施形態に係る半導体装置を示す斜視図である。図２は、実施形態に係る半導体装置を示す上面図である。ただし、図２では、ケースを透視している。図３は、実施形態に係る半導体装置における放熱板と、第１絶縁基板と、第２絶縁基板との関係を示す断面図である。図３は、図２中のIII-III線に沿った断面図に相当する。
　実施形態に係る半導体装置１は、主として、放熱板２と、ケース９と、Ｐ端子３と、Ｎ端子４と、第１Ｏ端子５と、第２Ｏ端子６とを有する。以下、第１Ｏ端子５及び第２Ｏ端子６を総称してＯ端子ということがある。Ｐ端子３は正極側の電源端子であり、Ｎ端子４は負極側の電源端子であり、第１Ｏ端子５及び第２Ｏ端子６は出力端子である。Ｐ端子３、Ｎ端子４、第１Ｏ端子５及び第２Ｏ端子６はケース９に組み付けられている。ケース９には、更に、第１ゲート端子１３１と、第１センスソース端子１３２と、センスドレイン端子１３３と、第２ゲート端子２３１と、第２センスソース端子２３２と、第１サーミスタ端子３３１と、第２サーミスタ端子３３２とが組み付けられている。Ｐ端子３及びＮ端子４は第１端子又は第３端子の一例であり、第１Ｏ端子５及び第２Ｏ端子６は第２端子の一例である。
　本開示において、Ｘ１－Ｘ２方向、Ｙ１－Ｙ２方向、Ｚ１－Ｚ２方向を相互に直交する方向とする。Ｘ１－Ｘ２方向及びＹ１－Ｙ２方向を含む面をＸＹ面とし、Ｙ１－Ｙ２方向及びＺ１－Ｚ２方向を含む面をＹＺ面とし、Ｚ１－Ｚ２方向及びＸ１－Ｘ２方向を含む面をＺＸ面とする。便宜上、Ｚ１方向を上方向、Ｚ２方向を下方向とする。また、本開示において平面視とは、Ｚ１側から対象物を視ることをいう。Ｘ１－Ｘ２方向は平面視で矩形状の放熱板２及びケース９の長辺に沿う方向であり、Ｙ１－Ｙ２方向は放熱板２及びケース９の短辺に沿う方向であり、Ｚ１－Ｚ２方向は放熱板２及びケース９の法線に沿う方向である。
　放熱板２は、例えば平面視で矩形状の厚さが一様の板状体である。放熱板２は、第１主面２Ａと、第１主面２Ａとは反対側の第２主面２Ｂとを備える。放熱板２の材料は、熱伝導率の高い素材である金属、例えば銅（Ｃｕ）、銅合金、アルミニウム（Ａｌ）等である。放熱板２は、熱界面材料（thermal interface material：ＴＩＭ）等を用いて冷却器等に固定される。
　ケース９は、例えば平面視において枠状に形成されており、ケース９の外形は放熱板２の外形と同等である。ケース９の材料は樹脂等の絶縁体である。ケース９は、互いに対向する一対の側壁部９１及び９２と、側壁部９１及び９２の両端をつなぐ一対の端壁部９３及び９４とを有する。側壁部９１及び９２はＺＸ平面に平行に配置され、端壁部９３及び９４はＹＺ平面に平行に配置されている。側壁部９２は側壁部９１のＹ２側に配置され、端壁部９４は端壁部９３のＸ２側に配置されている。ケース９は、端壁部９３からＸ１方向に突出する端子台９５と、端壁部９４からＸ２方向に突出する端子台９６とを有する。
　端子台９５の上面（Ｚ１側の表面）にＰ端子３及びＮ端子４が配置され、端子台９６の上面（Ｚ１側の表面）に第１Ｏ端子５及び第２Ｏ端子６が配置されている。例えば、Ｎ端子４がＰ端子３のＹ２側に配置され、第２Ｏ端子６が第１Ｏ端子５のＹ２側に配置されている。Ｐ端子３、Ｎ端子４、第１Ｏ端子５及び第２Ｏ端子６は金属板から構成されている。Ｐ端子３及びＮ端子４のそれぞれの一方の端部が端壁部９３のＸ２側に露出し、それぞれの他方の端部が端子台９５の上面に引き出されている。第１Ｏ端子５及び第２Ｏ端子６のそれぞれの一方の端部が端壁部９４のＸ１側に露出し、それぞれの他方の端部が端子台９６の上面に引き出されている。
　側壁部９１に、第１ゲート端子１３１、第１センスソース端子１３２、センスドレイン端子１３３、第１サーミスタ端子３３１及び第２サーミスタ端子３３２が取り付けられている。第１ゲート端子１３１、第１センスソース端子１３２、センスドレイン端子１３３、第１サーミスタ端子３３１及び第２サーミスタ端子３３２のそれぞれの一方の端部が側壁部９１のＹ２側に露出し、それぞれの他方の端部が側壁部９１の上面（Ｚ１側の表面）からケース９の外方（Ｚ１側）に突出している。センスドレイン端子１３３は、側壁部９１のＸ２側の端部近傍に配置されている。第１サーミスタ端子３３１及び第２サーミスタ端子３３２は、側壁部９１のＸ１側の端部近傍に配置されている。例えば、第２サーミスタ端子３３２は第１サーミスタ端子３３１のＸ１側に配置されている。第１ゲート端子１３１及び第１センスソース端子１３２は、側壁部９１のＸ１－Ｘ２方向の中心の近傍で、かつＸ１－Ｘ２方向の中心よりもＸ２側に配置されている。例えば、第１センスソース端子１３２は第１ゲート端子１３１のＸ２側に配置されている。
　側壁部９２に、第２ゲート端子２３１及び第２センスソース端子２３２が取り付けられている。第２ゲート端子２３１及び第２センスソース端子２３２のそれぞれの一方の端部が側壁部９２のＹ１側に露出し、それぞれの他方の端部が側壁部９２の上面（Ｚ１側の表面）からケース９の外方（Ｚ１側）に突出している。第２ゲート端子２３１及び第２センスソース端子２３２は、側壁部９２のＸ１－Ｘ２方向の中心の近傍で、かつＸ１－Ｘ２方向の中心よりもＸ１側に配置されている。例えば、第２センスソース端子２３２は第２ゲート端子２３１のＸ１側に配置されている。
　放熱板２のＺ１側に、第１絶縁基板１０と、第２絶縁基板２０とが配置されている。つまり、放熱板２の第１主面２Ａに第１絶縁基板１０と、第２絶縁基板２０とが配置されている。例えば、第２絶縁基板２０は第１絶縁基板１０のＸ１側に配置されている。
　第１絶縁基板１０は、Ｚ１側の面に導電層１１、１２、１３、１４及び１８を有し、Ｚ２側の面に導電層１９を有する。導電層１９が、はんだ等の接合材７により放熱板２に接合されている。導電層１３の上に複数個、例えば４個の第１トランジスタ１１０が実装されている。４個の第１トランジスタ１１０はＸ１－Ｘ２方向に並んでいる。４個の第１トランジスタ１１０から第１トランジスタ群１１０Ａが構成される。導電層１２の上に複数個、例えば８個の第２ダイオード２２０が実装されている。８個の第２ダイオード２２０は、２列になってＸ１－Ｘ２方向に４個ずつ並んでいる。８個の第２ダイオード２２０から第２ダイオード群２２０Ａが構成される。本実施形態では、第２導体と第７導体とは、一体である導電層１２から構成されている。なお、これの変形例として、第２導体の構成する導電層と、第７導体を構成する導電層とが別々の導電層から構成され、これらが接続されていてもよい。つまり、本開示は、第２導体と第７導体とが一体である導電層１２から構成された形態に限定されるものではない。
　第２絶縁基板２０は、Ｚ１側の面に導電層２１、２２、２３、２４、２５、２６、２７及び２８を有し、Ｚ２側の面に導電層２９を有する。導電層２９が、はんだ等の接合材８により放熱板２に接合されている。導電層２３の上に複数個、例えば４個の第２トランジスタ２１０が実装されている。４個の第２トランジスタ２１０はＸ１－Ｘ２方向に並んでいる。４個の第２トランジスタ２１０から第２トランジスタ群２１０Ａが構成される。導電層２５の上に複数個、例えば８個の第１ダイオード１２０が実装されている。８個の第１ダイオード１２０は、２列になってＸ１－Ｘ２方向に４個ずつ並んでいる。８個の第１ダイオード１２０から第１ダイオード群１２０Ａが構成される。
　ここで、第１トランジスタ１１０、第１ダイオード１２０、第２トランジスタ２１０及び第２ダイオード２２０について説明する。図４は、第１トランジスタを示す断面図である。図５は、第１ダイオードを示す断面図である。図６は、第２トランジスタを示す断面図である。図７は、第２ダイオードを示す断面図である。
　図４に示すように、第１トランジスタ１１０は、第１ゲート電極１１１と、第１ソース電極１１２と、第１ドレイン電極１１３とを有する。第１ゲート電極１１１及び第１ソース電極１１２は第１トランジスタ１１０のＺ１側の主面に配置され、第１ドレイン電極１１３は第１トランジスタ１１０のＺ２側の主面に配置されている。第１ドレイン電極１１３がはんだ等の接合材（図示せず）により導電層１３に接合されている。第１トランジスタ１１０は第１スイッチング素子又は第２スイッチング素子の一例である。
　図５に示すように、第１ダイオード１２０は、第１アノード電極１２１と、第１カソード電極１２２とを有する。第１アノード電極１２１は第１ダイオード１２０のＺ１側の主面に配置され、第１カソード電極１２２は第１ダイオード１２０のＺ２側の主面に配置されている。第１カソード電極１２２がはんだ等の接合材（図示せず）により導電層２５に接合されている。第１ダイオード１２０は第１ダイオード素子又は第２ダイオード素子の一例である。
　図６に示すように、第２トランジスタ２１０は、第２ゲート電極２１１と、第２ソース電極２１２と、第２ドレイン電極２１３とを有する。第２ゲート電極２１１及び第２ソース電極２１２は第２トランジスタ２１０のＺ１側の主面に配置され、第２ドレイン電極２１３は第２トランジスタ２１０のＺ２側の主面に配置されている。第２ドレイン電極２１３がはんだ等の接合材（図示せず）により導電層２３に接合されている。第２トランジスタ２１０は第１スイッチング素子又は第２スイッチング素子の一例である。
　図７に示すように、第２ダイオード２２０は、第２アノード電極２２１と、第２カソード電極２２２とを有する。第２アノード電極２２１は第２ダイオード２２０のＺ１側の主面に配置され、第２カソード電極２２２は第２ダイオード２２０のＺ２側の主面に配置されている。第２カソード電極２２２がはんだ等の接合材（図示せず）により導電層１２に接合されている。第２ダイオード２２０は第１ダイオード素子又は第２ダイオード素子の一例である。
　半導体装置１は、複数本のワイヤ３１と、複数本のワイヤ３２と、複数本のワイヤ４１と、複数本のワイヤ４２とを有する。ワイヤ３１は、第１絶縁基板１０に設けられた導電層１３と第２絶縁基板２０に設けられた導電層２５とを接続する。ワイヤ３２は、第１絶縁基板１０に設けられた導電層１２と第２絶縁基板２０に設けられた導電層２４とを接続する。ワイヤ４１は、第１絶縁基板１０に設けられた導電層１２と第２絶縁基板２０に設けられた導電層２３とを接続する。ワイヤ４２は、第１絶縁基板１０に設けられた導電層１４と第２絶縁基板２０に設けられた導電層２２とを接続する。
　半導体装置１は、複数本のワイヤ５１と、複数本のワイヤ５２と、複数本のワイヤ５３と、複数本のワイヤ５４と、複数本のワイヤ５５とを有する。ワイヤ５１は、４個の第１トランジスタ１１０にそれぞれ設けられた第１ゲート電極１１１と第１絶縁基板１０に設けられた導電層１１とを接続する。ワイヤ５２は、４個の第１トランジスタ１１０にそれぞれ設けられた第１ソース電極１１２と第１絶縁基板１０に設けられた導電層１２とを接続する。ワイヤ５３は、４個の第１トランジスタ１１０にそれぞれ設けられた第１センスソース電極（図示せず）と第１絶縁基板１０に設けられた導電層１８とを接続する。ワイヤ５４は、８個の第２ダイオード２２０のうちＹ１側に配置された４個の第２ダイオード２２０にそれぞれ設けられた第２アノード電極２２１と第１絶縁基板１０に設けられた導電層１４とを接続する。ワイヤ５５は、８個の第２ダイオード２２０のうちＹ１側に配置された４個の第２ダイオード２２０にそれぞれ設けられた第２アノード電極２２１とＹ２側に配置された４個の第２ダイオード２２０にそれぞれ設けられた第２アノード電極２２１とを接続する。
　半導体装置１は、ワイヤ６１と、複数本のワイヤ６２と、複数本のワイヤ６３と、ワイヤ６４と、ワイヤ６５とを有する。ワイヤ６１は、第１絶縁基板１０に設けられた導電層１１と第１ゲート端子１３１とを接続する。ワイヤ６２は、第１絶縁基板１０に設けられた導電層１２と第１Ｏ端子５とを接続する。ワイヤ６３は、第１絶縁基板１０に設けられた導電層１２と第２Ｏ端子６とを接続する。ワイヤ６４は、第１絶縁基板１０に設けられた導電層１３とセンスドレイン端子１３３とを接続する。ワイヤ６５は、第１絶縁基板１０に設けられた導電層１８と第１センスソース端子１３２とを接続する。
　半導体装置１は、複数本のワイヤ７１と、複数本のワイヤ７２と、複数本のワイヤ７３と、複数本のワイヤ７４と、複数本のワイヤ７５とを有する。ワイヤ７１は、４個の第２トランジスタ２１０にそれぞれ設けられた第２ゲート電極２１１と第２絶縁基板２０に設けられた導電層２１とを接続する。ワイヤ７２は、４個の第２トランジスタ２１０にそれぞれ設けられた第２ソース電極２１２と第２絶縁基板２０に設けられた導電層２２とを接続する。ワイヤ７３は、４個の第２トランジスタ２１０にそれぞれ設けられた第２センスソース電極（図示せず）と第２絶縁基板２０に設けられた導電層２８とを接続する。ワイヤ７４は、８個の第１ダイオード１２０のうちＹ２側に配置された４個の第１ダイオード１２０にそれぞれ設けられた第１アノード電極１２１と第２絶縁基板２０に設けられた導電層２４とを接続する。ワイヤ７５は、８個の第１ダイオード１２０のうちＹ２側に配置された４個の第１ダイオード１２０にそれぞれ設けられた第１アノード電極１２１とＹ１側に配置された４個の第１ダイオード１２０にそれぞれ設けられた第１アノード電極１２１とを接続する。
　半導体装置１は、ワイヤ８１と、複数本のワイヤ８２と、複数本のワイヤ８３と、ワイヤ８５と、ワイヤ８６と、ワイヤ８７とを有する。ワイヤ８１は、第２絶縁基板２０に設けられた導電層２１と第２ゲート端子２３１とを接続する。ワイヤ８２は、第２絶縁基板２０に設けられた導電層２２とＮ端子４とを接続する。ワイヤ８３は、第２絶縁基板２０に設けられた導電層２５とＰ端子３とを接続する。ワイヤ８５は、第２絶縁基板２０に設けられた導電層２８と第２センスソース端子２３２とを接続する。ワイヤ８６は、第２絶縁基板２０に設けられた導電層２６と第１サーミスタ端子３３１とを接続する。ワイヤ８７は、第２絶縁基板２０に設けられた導電層２７と第２サーミスタ端子３３２とを接続する。半導体装置１は、導電層２６及び導電層２７に接続されたサーミスタ３３０を有する。
　ここで、実施形態に係る半導体装置１の回路構成について説明する。図８は、実施形態に係る半導体装置を示す回路図である。
　Ｐ端子３に、ワイヤ８３と、導電層２５とを介して第１ダイオード１２０の第１カソード電極１２２が接続される。また、Ｐ端子３に、ワイヤ８３と、導電層２５と、ワイヤ３１と、導電層１３とを介して第１トランジスタ１１０の第１ドレイン電極１１３が接続される。導電層１２が、ワイヤ６２を介して第１Ｏ端子５に接続され、ワイヤ６３を介して第２Ｏ端子６に接続される。導電層１２に、ワイヤ５２を介して第１トランジスタ１１０の第１ソース電極１１２が接続される。また、導電層１２に、ワイヤ３２と、導電層２４と、ワイヤ７４及び７５とを介して第１ダイオードの第１アノード電極１２１が接続される。
　第１ゲート端子１３１に、ワイヤ６１と、導電層１１と、ワイヤ５１とを介して第１トランジスタ１１０の第１ゲート電極１１１が接続される。第１センスソース端子１３２に、ワイヤ６５と、導電層１８と、ワイヤ５３とを介して第１トランジスタ１１０の第１センスソース電極が接続される。センスドレイン端子１３３に、ワイヤ６４と、導電層１３とを介して第１トランジスタ１１０の第１ドレイン電極１１３が接続される。
　Ｎ端子４に、ワイヤ８２と、導電層２２と、ワイヤ７２とを介して第２トランジスタ２１０の第２ソース電極２１２が接続される。また、Ｎ端子４に、ワイヤ８２と、導電層２２と、ワイヤ４２と、ワイヤ５４及び５５とを介して第２ダイオード２２０の第２アノード電極２２１が接続される。導電層１２に第２トランジスタ２１０の第２カソード電極２２２が接続される。また、導電層１２に、ワイヤ４１と、導電層２３とを介して第２トランジスタ２１０の第２ドレイン電極２１３が接続される。
　第２ゲート端子２３１に、ワイヤ８１と、導電層２１と、ワイヤ７１とを介して第２トランジスタ２１０の第２ゲート電極２１１が接続される。第２センスソース端子２３２に、ワイヤ８５と、導電層２８と、ワイヤ７３とを介して第２トランジスタ２１０の第２センスソース電極が接続される。第１サーミスタ端子３３１に、ワイヤ８６と、導電層２６とを介してサーミスタ３３０の一方の電極が接続される。第２サーミスタ端子３３２に、ワイヤ８７と、導電層２７とを介してサーミスタ３３０の他方の電極が接続される。
　図８に示すように、第１トランジスタ１１０の第１ドレイン電極１１３と第１ダイオード１２０の第１カソード電極１２２とがＰ端子３に共通に接続され、第１ソース電極１１２と第１アノード電極１２１とが第１Ｏ端子５及び第２Ｏ端子６に共通に接続されている。つまり、第１トランジスタ１１０と第１ダイオード１２０とが、Ｐ端子３と、第１Ｏ端子５及び第２Ｏ端子６との間に並列に接続されている。図１及び図２に示すように、第１トランジスタ１１０と第１ダイオード１２０とは、Ｐ端子３と、第１Ｏ端子５及び第２Ｏ端子６との間に複数組並列に接続されている。
　また、第２トランジスタ２１０の第２ドレイン電極２１３と第２ダイオード２２０の第２カソード電極２２２とが第１Ｏ端子５及び第２Ｏ端子６に共通に接続され、第２ソース電極２１２と第２アノード電極２２１とがＮ端子４に共通に接続されている。つまり、第２トランジスタ２１０と第２ダイオード２２０とが、Ｎ端子４と、第１Ｏ端子５及び第２Ｏ端子６との間に並列に接続されている。図１及び図２に示すように、第２トランジスタ２１０と第２ダイオード２２０とは、Ｎ端子４と、第１Ｏ端子５及び第２Ｏ端子６との間に複数組並列に接続されている。
　上アーム１００は、第１トランジスタ１１０（第１トランジスタ群１１０Ａ）と、第１ダイオード１２０（第１ダイオード群１２０Ａ）とを含む。下アーム２００は、第２トランジスタ２１０（第２トランジスタ群２１０Ａ）と、第２ダイオード２２０（第２ダイオード群２２０Ａ）とを含む。Ｐ端子３とＮ端子４との間に上アーム１００と下アーム２００とが直列に接続されている。上アーム１００がＰ端子３及びＯ端子を含んでもよく、下アーム２００がＮ端子及びＯ端子を含んでもよい。
　上アーム１００に含まれる複数の第１トランジスタ１１０が第１絶縁基板１０のみに設けられ、上アーム１００に含まれる複数の第１ダイオード１２０が第２絶縁基板２０のみに設けられてもよい。また、下アーム２００に含まれる複数の第２トランジスタ２１０が第２絶縁基板２０のみに設けられ、下アーム２００に含まれる複数の第２ダイオード２２０が第１絶縁基板１０のみに設けられてもよい。
　次に、実施形態に係る半導体装置１の動作について説明する。図９～図１２は、実施形態に係る半導体装置の動作を示す模式図である。
　図９は、Ｐ端子３から第１Ｏ端子５及び第２Ｏ端子６に流れる電流Ｉ１の経路を示す。図９に示すように、電流Ｉ１は、Ｐ端子３から、ワイヤ８３と、導電層２５と、ワイヤ３１と、導電層１３と、第１トランジスタ群１１０Ａと、ワイヤ５２と、導電層１２と、ワイヤ６２及び６３とを介して、第１Ｏ端子５及び第２Ｏ端子６に流れる。
　図１０は、第１Ｏ端子５及び第２Ｏ端子６からＰ端子３に流れる電流Ｉ２の経路を示す。図１０に示すように、電流Ｉ２は、第１Ｏ端子５及び第２Ｏ端子６から、ワイヤ６２及び６３と、導電層１２と、ワイヤ３２と、導電層２４と、ワイヤ７４及び７５と、第１ダイオード群１２０Ａと、導電層２５と、ワイヤ８３とを介して、Ｐ端子３に流れる。
　このように、Ｐ端子３から第１Ｏ端子５及び第２Ｏ端子６に流れる電流Ｉ１は、ワイヤ３１を流れるが、ワイヤ３２を流れない。一方、第１Ｏ端子５及び第２Ｏ端子６からＰ端子３に流れる電流Ｉ２は、ワイヤ３２を流れるが、ワイヤ３１を流れない。
　図１１は、Ｎ端子４から第１Ｏ端子５及び第２Ｏ端子６に流れる電流Ｉ３の経路を示す。図１１に示すように、電流Ｉ３は、Ｎ端子４から、ワイヤ８２と、導電層２２と、ワイヤ７２と、第２トランジスタ群２１０Ａと、導電層２３と、ワイヤ４１と、導電層１２と、ワイヤ６２及び６３とを介して、第１Ｏ端子５及び第２Ｏ端子６に流れる。
　図１２は、第１Ｏ端子５及び第２Ｏ端子６からＮ端子４に流れる電流Ｉ４の経路を示す。図１２に示すように、電流Ｉ４は、第１Ｏ端子５及び第２Ｏ端子６から、ワイヤ６２及び６３と、導電層１２と、第２ダイオード群２２０Ａと、ワイヤ５４及び５５と、導電層１４と、ワイヤ４２と、導電層２２と、ワイヤ８２とを介して、Ｎ端子４に流れる。
　このように、Ｎ端子４から第１Ｏ端子５及び第２Ｏ端子６に流れる電流Ｉ３は、ワイヤ４１を流れるが、ワイヤ４２を流れない。一方、第１Ｏ端子５及び第２Ｏ端子６からＮ端子４に流れる電流Ｉ４は、ワイヤ４２を流れるが、ワイヤ４１を流れない。
　実施形態に係る半導体装置１では、上アーム１００に第１トランジスタ１１０及び第１ダイオード１２０が含まれ、第１トランジスタ１１０は第１絶縁基板１０に設けられ、第１ダイオード１２０は第２絶縁基板２０に設けられている。このため、Ｐ端子３から第１Ｏ端子５及び第２Ｏ端子６に流れる電流Ｉ１と、第１Ｏ端子５及び第２Ｏ端子６からＰ端子３に流れる電流Ｉ２との間で、経由するワイヤ３１、３２が相違する。従って、第１絶縁基板１０と第２絶縁基板２０との間を流れる電流が同一の接続部材を経由する場合と比較して、ワイヤ３１及び３２における発熱量を低減できる。
　同様に、下アーム２００に第２トランジスタ２１０及び第２ダイオード２２０が含まれ、第２トランジスタ２１０は第２絶縁基板２０に設けられ、第２ダイオード２２０は第１絶縁基板１０に設けられている。このため、Ｎ端子４から第１Ｏ端子５及び第２Ｏ端子６に流れる電流Ｉ３と、第１Ｏ端子５及び第２Ｏ端子６からＮ端子４に流れる電流Ｉ４との間で、経由するワイヤ４１、４２が相違する。従って、第１絶縁基板１０と第２絶縁基板２０との間を流れる電流が同一の接続部材を経由する場合と比較して、ワイヤ４１及び４２における発熱量を低減できる。
　このように発熱量を低減することによって、接続部材、ワイヤの発熱量が過大となるおそれを抑制し、ワイヤが溶断に至るおそれを低減することが可能となる。
　半導体装置１は、例えば、サージ電圧が過大になったときに動的なアバランシェ状態に遷移する。過大なサージ電圧はターンオフ時に発生することがある。また、負荷の故障等による短絡故障に起因して短絡電流が第１トランジスタ１１０又は第２トランジスタ２１０に流れ、保護回路による電流遮断が発生した時にサージ電圧が過大になることがある。
　本実施形態では、第１トランジスタ１１０、第２トランジスタ２１０、第１ダイオード１２０及び第２ダイオード２２０が下記のような特性を備えているため、優れたアバランシェ耐量が得られる。
　ここで、第１トランジスタ１１０、第２トランジスタ２１０、第１ダイオード１２０及び第２ダイオード２２０のブレイクダウン電圧について説明する。図１３は、第１トランジスタ１１０、第２トランジスタ２１０、第１ダイオード１２０及び第２ダイオード２２０の特性の一例を示す図である。図１３中の横軸は使用中の接合温度Ｔｊを示し、縦軸はブレイクダウン電圧を示す。図１３中の実線は第１トランジスタ１１０及び第２トランジスタ２１０の特性を示し、二点鎖線は第１ダイオード１２０及び第２ダイオード２２０の特性を示す。
　図１３に示すように、第１トランジスタ１１０及び第２トランジスタ２１０は、接合温度依存性を有するブレイクダウン電圧ＢＶ１を備える。ブレイクダウン電圧ＢＶ１は、接合温度が高いほど高くなる。一般に、アバランシェブレイクダウンの状態では、電子が半導体内で高速に加速されて原子に衝突し、なだれのように更に電子が生成される。また、接合温度が高いほど、半導体内での格子振動が大きく、電子の加速が抑制される。このため、接合温度が高いほど、アバランシェブレイクダウンが生じにくくなり、ブレイクダウン電圧が高くなる。ブレイクダウン電圧ＢＶ１は第１ブレイクダウン電圧又は第７ブレイクダウン電圧の一例である。
　トランジスタのある接合温度Ｔｊでのブレイクダウン電圧は、次の２種類の方法により特定できる。なお、ここでは、ブレイクダウン電圧とは、電流値が１ｍＡに到達したときの電圧と定義する。
　第１方法では、半導体装置中の、測定したいトランジスタのワイヤ等を切断等し、他のトランジスタ及びダイオード等に対して、以下のブレイクダウン電圧測定時に、回路的に独立した状態にする。当該トランジスタ自体を恒温槽に設置するか、又は当該トランジスタを含む半導体装置を恒温槽に設置し、恒温槽の温度を接合温度Ｔｊと等しい温度Ｔｓに設定する。そして、恒温槽の温度が温度Ｔｓで安定した状態でブレイクダウン電圧を測定する。ブレイクダウン電圧の測定には、キーサイト・テクノロジー社の半導体デバイス・アナライザ（型番：ＢＡ１５００Ａ）を使用できる。
　第２方法では、サーミスタ３３０に接続された第１サーミスタ端子３３１及び第２サーミスタ端子３３２からの出力信号に基づいて、サーミスタ３３０が設置された部分のケース９の温度Ｔｃを測定する。そして、各トランジスタ等の素子に流れる電流値と電圧値から求められる発生した損失、すなわち発熱Ｐと、設計値又はデータシートから読み取れる熱抵抗Ｒｔｈ（ｊ－ｃ）とを用いて各トランジスタ等の素子の温度変化ΔＴｊを算出する。すなわち、発熱Ｐと熱抵抗Ｒｔｈ（ｊ－ｃ）との積から、各トランジスタ等の素子の温度変化ΔＴｊを算出する。これらのデータを使い、シミュレーション等を活用して、解析することにより、測定したいトランジスタの接合温度Ｔｊを特定する。
　第２方法の変形例として、熱電対を用いて放熱板２の裏面の温度を測定することで、ケース９の温度Ｔｃを取得してもよい。この場合も、各トランジスタ等の素子に流れる電流値と電圧値から求められる発生した損失、すなわち発熱Ｐと、設計値又はデータシートから読み取れる熱抵抗Ｒｔｈ（ｊ－ｃ）を用いて各トランジスタ等の素子の温度変化ΔＴｊを算出する。すなわち、発熱Ｐと熱抵抗Ｒｔｈ（ｊ－ｃ）との積から、各トランジスタ等の素子の温度変化ΔＴｊを算出する。これらのデータを使い、シミュレーション等を活用して、解析することにより、測定したいトランジスタの接合温度Ｔｊを特定する。
　第２方法でも、ブレイクダウン電圧の測定には、キーサイト・テクノロジー社の半導体デバイス・アナライザ（型番：ＢＡ１５００Ａ）を使用できる。
　図１３に示すように、第１ダイオード１２０及び第２ダイオード２２０は、接合温度依存性を有するブレイクダウン電圧ＢＶ２を備える。ブレイクダウン電圧ＢＶ２は、接合温度が高いほど高くなる。ブレイクダウン電圧ＢＶ２は、接合温度が５０℃のときのブレイクダウン電圧ＢＶＤＳＳ３と、接合温度が３００℃のときのブレイクダウン電圧ＢＶＤＳＳ４とを含む。ブレイクダウン電圧ＢＶ２は第２ブレイクダウン電圧又は第８ブレイクダウン電圧の一例であり、ブレイクダウン電圧ＢＶＤＳＳ３は第３ブレイクダウン電圧又は第９ブレイクダウン電圧の一例であり、ブレイクダウン電圧ＢＶＤＳＳ４は第４ブレイクダウン電圧又は第１０ブレイクダウン電圧の一例である。
　ダイオードのある接合温度Ｔｊでのブレイクダウン電圧は、上記のトランジスタのブレイクダウン電圧の測定方法と同様の方法で測定できる。
　第１ダイオード１２０の５０℃以上７０℃以下の接合温度の範囲内のブレイクダウン電圧ＢＶ２は、第１トランジスタ１１０の５０℃以上７０℃以下の接合温度の範囲内のブレイクダウン電圧ＢＶ１よりも低い。すなわち、第１ダイオード１２０の接合温度が７０℃のときのブレイクダウン電圧ＢＶ２は、第１トランジスタ１１０の接合温度が５０℃のときのブレイクダウン電圧ＢＶ１よりも低い。従って、第１トランジスタ１１０の接合温度及び第１ダイオード１２０の接合温度が５０℃以上７０℃以下の温度範囲内にある場合、上アーム１００が動的なアバランシェ状態に遷移すると、第１ダイオード１２０が第１トランジスタ１１０よりも先にブレイクダウンする。なお、半導体装置１の動作中、第１トランジスタ１１０の接合温度と第１ダイオード１２０の接合温度とが一致している必要はない。
　第２ダイオード２２０の５０℃以上７０℃以下の接合温度の範囲内のブレイクダウン電圧ＢＶ２は、第２トランジスタ２１０の５０℃以上７０℃以下の接合温度の範囲内のブレイクダウン電圧ＢＶ１よりも低い。すなわち、第２ダイオード２２０の接合温度が７０℃のときのブレイクダウン電圧ＢＶ２は、第２トランジスタ２１０の接合温度が５０℃のときのブレイクダウン電圧ＢＶ１よりも低い。従って、第２トランジスタ２１０の接合温度及び第２ダイオード２２０の接合温度が５０℃以上７０℃以下の温度範囲内にある場合、下アーム２００が動的なアバランシェ状態に遷移すると、第２ダイオード２２０が第２トランジスタ２１０よりも先にブレイクダウンする。なお、半導体装置１の動作中、第２トランジスタ２１０の接合温度と第２ダイオード２２０の接合温度とが一致している必要はない。
　本実施形態では、第１トランジスタ１１０の５０℃以上７０℃以下の接合温度の範囲内のブレイクダウン電圧ＢＶ１は、第１ダイオード１２０の接合温度が５０℃のときのブレイクダウン電圧ＢＶＤＳＳ３と接合温度が３００℃のときのブレイクダウン電圧ＢＶＤＳＳ４との間にある。
　また、第２トランジスタ２１０の５０℃以上７０℃以下の接合温度の範囲内のブレイクダウン電圧ＢＶ１は、第２ダイオード２２０の接合温度が５０℃のときのブレイクダウン電圧ＢＶＤＳＳ３と接合温度が３００℃のときのブレイクダウン電圧ＢＶＤＳＳ４との間にある。
　第１ダイオード１２０に着目すると、図９～図１２に示すスイッチング動作が行われている間、第１ダイオード１２０の接合温度は、例えば５０℃以上７０℃以下である。このため、第１ダイオード１２０に接合温度の上昇による破壊は生じない。例えば、スイッチング動作では、Ｐ端子３と、第１Ｏ端子５又は第２Ｏ端子６との間に定格電圧よりも低い電圧が印加される。ただし、種々の要因により、Ｐ端子３とＯ端子との間に定格電圧を超える過電圧が印加されて、上アーム１００が動的なアバランシェ状態に遷移することがある。過電圧は、例えば、負荷故障での短絡の発生により保護回路がオフしたときのサージ電圧の発生により印加されたり、ゲート抵抗の不備により過度にスイッチング速度が速くなったときにサージ電圧も合わせて過大となって印加されたりする。
　なお、第１ダイオード１２０等の動作時の接合温度として、例えば５０℃以上７０℃以下は、低めの温度である。例えば、スイッチング動作の開始直後、低負荷時、低温環境等において、接合温度が５０℃以上７０℃以下となる。半導体装置１の使用環境によっては、接合温度が５０℃以上７０℃以下の範囲より高くなることも、低くなることもあり得る。
　第２ダイオード２２０に着目すると、図９～図１２に示すスイッチング動作が行われている間、第２ダイオード２２０の接合温度は、例えば５０℃以上７０℃以下である。このため、第２ダイオード２２０に接合温度の上昇による破壊は生じない。例えば、スイッチング動作では、Ｎ端子４と、第１Ｏ端子５又は第２Ｏ端子６との間に定格電圧よりも低い電圧が印加される。ただし、種々の要因により、Ｎ端子４とＯ端子との間に定格電圧を超える過電圧が印加されて、下アーム２００が動的なアバランシェ状態に遷移することがある。
　第１ダイオード１２０のブレイクダウン電圧ＢＶ２が、第１トランジスタ１１０のブレイクダウン電圧ＢＶ１よりも低いため、上アーム１００が動的なアバランシェ状態に遷移すると、第１ダイオード１２０が第１トランジスタ１１０よりも先にブレイクダウンする。そして、第１ダイオード１２０にアバランシェ電流が流れ、アバランシェエネルギーによる発熱によって第１ダイオード１２０の接合温度が上昇する。第１ダイオード１２０の接合温度が破壊温度に達すると、第１ダイオード１２０が破壊に至る。
　同様に、第２ダイオード２２０のブレイクダウン電圧ＢＶ２が、第２トランジスタ２１０のブレイクダウン電圧ＢＶ１よりも低いため、下アーム２００が動的なアバランシェ状態に遷移すると、第２ダイオード２２０が第２トランジスタ２１０よりも先にブレイクダウンする。そして、第２ダイオード２２０にアバランシェ電流が流れ、アバランシェエネルギーによる発熱によって第２ダイオード２２０の接合温度が上昇する。第２ダイオード２２０の接合温度が破壊温度に達すると、第２ダイオード２２０が破壊に至る。
　これに対し、本実施形態によれば、下記のように、第１ダイオード１２０の接合温度の破壊温度への到達及び第２ダイオード２２０の接合温度の破壊温度への到達を抑制し、アバランシェ耐量を向上できる。
　なお、本実施形態では、第１ダイオード１２０と第１トランジスタ１１０とが異なる導体の上に配置されている。このため、第１ダイオード１２０と第１トランジスタ１１０とが共通の導体の上に配置されている場合に比べて、アバランシェブレイクダウンを第１ダイオード１２０が起こしたときに、温度が早く上昇し、早期にアバランシェブレイクダウン電圧が上昇し、第１トランジスタ１１０のブレイクダウンが始まる。従って、早期にアバランシェ電流を第１ダイオード１２０及び第１トランジスタ１１０で担うことができ、第１ダイオード１２０のみが集中的に担うことによる第１ダイオード１２０のダメージを抑制することができる。
　同様に、本実施形態では、第２ダイオード２２０と第２トランジスタ２１０とが異なる導体の上に配置されている。このため、第２ダイオード２２０と第２トランジスタ２１０とが共通の導体の上に配置されている場合に比べて、アバランシェブレイクダウンを第２ダイオード２２０が起こしたときに、温度が早く上昇し、早期にアバランシェブレイクダウン電圧が上昇し、第２トランジスタ２１０のブレイクダウンが始まる。従って、早期にアバランシェ電流を第２ダイオード２２０及び第２トランジスタ２１０で担うことができ、第２ダイオード２２０のみが集中的に担うことによる第２ダイオード２２０のダメージを抑制することができる。
　ここで、一例として、半導体装置１がスイッチング動作をしている期間において、電流Ｉ４が流れるオン状態（図１２参照）からオフ状態に切り替わる時に動的なアバランシェ状態に遷移するときの下アーム２００における電圧及び電流の変化について説明する。図１４は、動的なアバランシェ状態に遷移するときの下アーム２００における電圧及び電流の変化を示すタイミングチャートである。
　半導体装置１がスイッチング動作をしている期間では、第２トランジスタ２１０の接合温度ＴｊＴｒ及び第２ダイオード２２０の接合温度ＴｊＤｉは、オン状態、オフ状態のいずれにおいても、例えば、５０℃以上７０℃以下である。第２トランジスタ２１０の接合温度ＴｊＴｒと第２ダイオード２２０の接合温度ＴｊＤｉとが互いに一致していてもよく、相違していてもよい。
　そして、電流Ｉ４が流れるオン状態（図１２参照）では、Ｎ端子４とＯ端子との間の端子間電圧ＶＯＮが実質的に０Ｖであり、第２トランジスタ２１０には０Ａより大きい電流ＩＴｒが流れ、第２ダイオード２２０に流れる電流ＩＤｉは実質的に０Ａである。
　電流Ｉ４が流れるオン状態（図１２参照）からオフ状態に切り替わる時にＮ端子４とＯ端子との間に過電圧が印加されると、下アーム２００が動的なアバランシェ状態に遷移する。本実施形態では、第２ダイオード２２０の５０℃以上７０℃以下の接合温度の範囲内のブレイクダウン電圧ＢＶ２が、第２トランジスタ２１０の５０℃以上７０℃以下の接合温度の範囲内のブレイクダウン電圧ＢＶ１よりも低い。このため、第２トランジスタ２１０がブレイクダウンする前に第２ダイオード２２０がブレイクダウンする。また、第２ダイオード２２０のブレイクダウンに伴って、端子間電圧ＶＯＮは０Ｖから、その時の第２ダイオード２２０の接合温度ＴｊＤｉに対応するブレイクダウン電圧ＢＶ２まで急峻に上昇する。
　ブレイクダウンにより、第２ダイオード２２０を流れる電流ＩＤｉは、急峻に上昇し、その後、徐々に低下していく。つまり、第２ダイオード２２０にアバランシェ電流が流れる。このため、第２ダイオード２２０は端子間電圧ＶＯＮと電流ＩＤｉとの積で求まる電力を消費し、時間の経過につれて電力と時間の積とで求まる熱エネルギーが発生し、第２ダイオード２２０の接合温度ＴｊＤｉが上昇する。
　図１３に示すように、第２ダイオード２２０のブレイクダウン電圧ＢＶ２は、温度依存性を有し、接合温度が高いほど高くなる。従って、接合温度ＴｊＤｉが上昇すると、第２ダイオード２２０のブレイクダウン電圧ＢＶ２が上昇し、端子間電圧ＶＯＮが上昇する。
　また、図１３に示すように、本実施形態では、第２トランジスタ２１０の５０℃以上７０℃以下の接合温度の範囲内のブレイクダウン電圧ＢＶ１は、接合温度が５０℃のときのブレイクダウン電圧ＢＶＤＳＳ３と接合温度が３００℃のときのブレイクダウン電圧ＢＶＤＳＳ４との間にある。従って、第２ダイオード２２０の接合温度ＴｊＤｉが３００℃に到達する前に、端子間電圧ＶＯＮが、５０℃以上７０℃以下の接合温度の範囲内の第２トランジスタ２１０のブレイクダウン電圧ＢＶ１に到達し、第２トランジスタ２１０もブレイクダウンする。
　そして、第２トランジスタ２１０がブレイクダウンすることで、第２トランジスタ２１０にもアバランシェ電流が流れ始め、その分だけ第２ダイオード２２０に流れるアバランシェ電流が低下する。従って、第２ダイオード２２０の温度上昇が抑制され、第２ダイオード２２０の接合温度ＴｊＤｉの破壊温度への到達が防止される。なお、図１３では、第２トランジスタ２１０にアバランシェ電流が流れ始めた後に第２ダイオード２２０の接合温度ＴｊＤｉが若干上昇しているが、アバランシェ電流が流れ始めた直後から第２ダイオード２２０の接合温度ＴｊＤｉが低下してもよい。
　従って、本実施形態によれば、下アーム２００が動的なアバランシェ状態に遷移した場合でも、第２ダイオード２２０の破壊が抑制され、アバランシェ耐量を向上することができる。
　図示を省略するが、上アーム１００が動的なアバランシェ状態に遷移する場合、下アーム２００が動的なアバランシェ状態に遷移する場合と同様に（図１４参照）、第１トランジスタ１１０がブレイクダウンする前に第１ダイオード１２０がブレイクダウンし、第１ダイオード１２０にアバランシェ電流が流れる。このため、第１ダイオード１２０の接合温度ＴｊＤｉが上昇する。そして、接合温度ＴｊＤｉの上昇に伴って、第１ダイオード１２０のブレイクダウン電圧ＢＶ２が上昇し、Ｐ端子３とＯ端子との間の端子間電圧ＶＰＯが上昇する。
　また、図１３に示すように、本実施形態では、第１トランジスタ１１０の５０℃以上７０℃以下の接合温度の範囲内のブレイクダウン電圧ＢＶ１は、接合温度が５０℃のときのブレイクダウン電圧ＢＶＤＳＳ３と接合温度が３００℃のときのブレイクダウン電圧ＢＶＤＳＳ４との間にある。従って、第１ダイオード１２０の接合温度ＴｊＤｉが３００℃に到達する前に、端子間電圧ＶＰＯが、５０℃以上７０℃以下の接合温度の範囲内の第１トランジスタ１１０のブレイクダウン電圧ＢＶ１に到達し、第１トランジスタ１１０もブレイクダウンする。
　そして、第１トランジスタ１１０がブレイクダウンすることで、第１トランジスタ１１０にもアバランシェ電流が流れ始め、その分だけ第１ダイオード１２０に流れるアバランシェ電流が低下する。従って、第１ダイオード１２０の温度上昇が抑制され、第１ダイオード１２０の接合温度ＴｊＤｉの破壊温度への到達が防止される。
　従って、本実施形態によれば、上アーム１００が動的なアバランシェ状態に遷移した場合でも、第１ダイオード１２０の破壊が抑制され、アバランシェ耐量を向上することができる。
　また、第１トランジスタ１１０及び第１ダイオード１２０がＰ端子３と第１Ｏ端子５及び第２Ｏ端子６との間に複数組並列に接続され、第２トランジスタ２１０及び第２ダイオード２２０がＮ端子４と第１Ｏ端子５及び第２Ｏ端子６との間に複数組並列に接続されている。このため、より大きな電流を流すことができる。
　上述のように、ブレイクダウン電圧ＢＶ１及びブレイクダウン電圧ＢＶ２は接合温度依存性を有する。また、上記のように、接合温度依存性の測定に際して、恒温槽の温度等、当該トランジスタ又はダイオードが置かれた環境の温度（環境温度（雰囲気温度ともいう））をトランジスタ又はダイオードの接合温度とみなすことができる。従って、接合温度依存性は環境温度依存性と等価であり、上記の実施形態については、図１５に示すように、５０℃以上７０℃以下の環境温度の範囲内の第２ブレイクダウン電圧ＢＶ２が、５０℃以上７０℃以下の環境温度の範囲内の第１ブレイクダウン電圧ＢＶ１よりも低く、第２ブレイクダウン電圧ＢＶ２が、環境温度が５０℃のときの第３ブレイクダウン電圧ＢＶＤＳＳ３と、環境温度が３００℃のときの第４ブレイクダウン電圧ＢＶＤＳＳ４とを含むとみなすことができる。図１５は、第１トランジスタ１１０、第２トランジスタ２１０、第１ダイオード１２０及び第２ダイオード２２０の特性の他の一例を示す図である。図１５中の横軸は環境温度Ｔeを示し、縦軸はブレイクダウン電圧を示す。図１５中の実線は第１トランジスタ１１０及び第２トランジスタ２１０の特性を示し、二点鎖線は第１ダイオード１２０及び第２ダイオード２２０の特性を示す。
　なお、ブレイクダウン電圧ＢＶ２が、接合温度又は環境温度が２５０℃のときのブレイクダウン電圧ＢＶＤＳＳ５を備え、５０℃以上７０℃以下の接合温度又は環境温度の範囲内のブレイクダウン電圧ＢＶ１がブレイクダウン電圧ＢＶＤＳＳ３とブレイクダウン電圧ＢＶＤＳＳ５との間にあってもよい。この場合、第１ダイオード１２０、第２ダイオード２２０の破壊温度が３００℃以下であっても、当該破壊温度が２５０℃超であれば、第１ダイオード１２０、第２ダイオード２２０が破壊に至る前に第１トランジスタ１１０、第２トランジスタ２１０にアバランシェ電流を流すことができ、上アーム１００及び下アーム２００のアバランシェ耐量を向上できる。ブレイクダウン電圧ＢＶＤＳＳ５は第５ブレイクダウン電圧又は第１１ブレイクダウン電圧の一例である。
　また、ブレイクダウン電圧ＢＶ２が、接合温度又は環境温度が１７５℃のときのブレイクダウン電圧ＢＶＤＳＳ６を備え、５０℃以上７０℃以下の接合温度又は環境温度の範囲内のブレイクダウン電圧ＢＶ１がブレイクダウン電圧ＢＶＤＳＳ３とブレイクダウン電圧ＢＶＤＳＳ６との間にあってもよい。この場合、第１ダイオード１２０、第２ダイオード２２０の破壊温度が２５０℃以下であっても、当該破壊温度が１７５℃超であれば、第１ダイオード１２０、第２ダイオード２２０が破壊に至る前に第１トランジスタ１１０、第２トランジスタ２１０にアバランシェ電流を流すことができ、上アーム１００及び下アーム２００のアバランシェ耐量を向上できる。ブレイクダウン電圧ＢＶＤＳＳ６は第６ブレイクダウン電圧又は第１２ブレイクダウン電圧の一例である。
　一般に、ダイオードの構造はトランジスタの構造よりも単純であるため、ダイオードのブレイクダウン電圧の方が、トランジスタのブレイクダウン電圧よりも調整しやすい。そして、上アーム１００では、第１トランジスタ１１０よりも先に第１ダイオード１２０がブレイクダウンし、下アーム２００では、第２トランジスタ２１０よりも先に第２ダイオード２２０がブレイクダウンするようにブレイクダウン電圧ＢＶ２が調整されている。このため、本実施形態に係る半導体装置１は製造しやすい。
　なお、第１トランジスタ１１０、第１ダイオード１２０、第２トランジスタ２１０及び第２ダイオード２２０のブレイクダウン電圧は、例えばこれらを構成する半導体層の不純物濃度、終端構造等により調整することができる。
　第１トランジスタ１１０及び第２トランジスタ２１０は、炭化珪素を用いて構成されたＭＯＳ（metal-oxide-semiconductor）電界効果トランジスタ（field effect transistor）等の電界効果トランジスタであってもよい。第１ダイオード１２０及び第２ダイオード２２０は、炭化珪素を用いて構成されたショットキーバリアダイオードあってもよい。炭化珪素を用いることにより、優れた耐圧が得られる。
　以上、実施形態について詳述したが、特定の実施形態に限定されるものではなく、請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
１：半導体装置
２：放熱板
２Ａ：第１主面
２Ｂ：第２主面
３：Ｐ端子（第１端子、第３端子）
４：Ｎ端子（第１端子、第３端子）
５：第１Ｏ端子（第２端子）
６：第２Ｏ端子（第２端子）
７、８：接合材
９：ケース
１０：第１絶縁基板
１１、１２、１３、１４、１８、１９：導電層
２０：第２絶縁基板
２１、２２、２３、２４、２５、２６、２７、２８、２９：導電層
３１、３２、４１、４２、５１、５２、５３、５４、５５、６１、６２、６３、６４、６５、７１、７２、７３、７４、７５、８１、８２、８３、８５、８６、８７：ワイヤ
９１、９２：側壁部
９３、９４：端壁部
９５、９６：端子台
１００：上アーム
１１０：第１トランジスタ（第１スイッチング素子、第２スイッチング素子）
１１０Ａ：第１トランジスタ群
１１１：第１ゲート電極
１１２：第１ソース電極
１１３：第１ドレイン電極
１２０：第１ダイオード（第１ダイオード素子、第２ダイオード素子）
１２０Ａ：第１ダイオード群
１２１：第１アノード電極
１２２：第１カソード電極
１３１：第１ゲート端子
１３２：第１センスソース端子
１３３：センスドレイン端子
２００：下アーム
２１０：第２トランジスタ（第１スイッチング素子、第２スイッチング素子）
２１０Ａ：第２トランジスタ群
２１１：第２ゲート電極
２１２：第２ソース電極
２１３：第２ドレイン電極
２２０：第２ダイオード（第１ダイオード素子、第２ダイオード素子）
２２０Ａ：第２ダイオード群
２２１：第２アノード電極
２２２：第２カソード電極
２３１：第２ゲート端子
２３２：第２センスソース端子
３３０：サーミスタ
３３１：第１サーミスタ端子
３３２：第２サーミスタ端子
ＢＶ１：ブレイクダウン電圧（第１ブレイクダウン電圧、第７ブレイクダウン電圧）
ＢＶ２：ブレイクダウン電圧（第２ブレイクダウン電圧、第８ブレイクダウン電圧）
ＢＶＤＳＳ３：ブレイクダウン電圧（第３ブレイクダウン電圧、第９ブレイクダウン電圧）
ＢＶＤＳＳ４：ブレイクダウン電圧（第４ブレイクダウン電圧、第１０ブレイクダウン電圧）
ＢＶＤＳＳ５：ブレイクダウン電圧（第５ブレイクダウン電圧、第１１ブレイクダウン電圧）
ＢＶＤＳＳ６：ブレイクダウン電圧（第６ブレイクダウン電圧、第１２ブレイクダウン電圧）
Ｉ１、Ｉ２、Ｉ３、Ｉ４、ＩＤｉ、ＩＴｒ：電流
ＴｊＤｉ、ＴｊＴｒ：接合温度
ＶＯＮ、ＶＰＯ：端子間電圧

Claims (22)

  1. 　第１端子と、
    　第２端子と、
    　前記第１端子と前記第２端子との間に接続され、接合温度依存性を有する第１ブレイクダウン電圧を備えた第１スイッチング素子と、
    　前記第１端子と前記第２端子との間に、前記第１スイッチング素子に並列に接続され、接合温度依存性を有する第２ブレイクダウン電圧を備えた第１ダイオード素子と、
    　を有し、
    　５０℃以上７０℃以下の接合温度の範囲内の前記第２ブレイクダウン電圧は、５０℃以上７０℃以下の接合温度の範囲内の前記第１ブレイクダウン電圧よりも低く、
    　前記第２ブレイクダウン電圧は、接合温度が５０℃のときの第３ブレイクダウン電圧と、接合温度が３００℃のときの第４ブレイクダウン電圧と、を含み、
    　５０℃以上７０℃以下の接合温度の範囲内の前記第１ブレイクダウン電圧は、前記第３ブレイクダウン電圧と前記第４ブレイクダウン電圧との間にある半導体装置。
  2. 　前記第２ブレイクダウン電圧は、接合温度が２５０℃のときの第５ブレイクダウン電圧を備え、
    　５０℃以上７０℃以下の接合温度の範囲内の前記第１ブレイクダウン電圧は、前記第３ブレイクダウン電圧と前記第５ブレイクダウン電圧との間にある請求項１に記載の半導体装置。
  3. 　前記第２ブレイクダウン電圧は、接合温度が１７５℃のときの第６ブレイクダウン電圧を備え、
    　５０℃以上７０℃以下の接合温度の範囲内の前記第１ブレイクダウン電圧は、前記第３ブレイクダウン電圧と前記第６ブレイクダウン電圧との間にある請求項１に記載の半導体装置。
  4. 　第１端子と、
    　第２端子と、
    　前記第１端子と前記第２端子との間に接続され、環境温度依存性を有する第１ブレイクダウン電圧を備えた第１スイッチング素子と、
    　前記第１端子と前記第２端子との間に、前記第１スイッチング素子に並列に接続され、環境温度依存性を有する第２ブレイクダウン電圧を備えた第１ダイオード素子と、
    　を有し、
    　５０℃以上７０℃以下の環境温度の範囲内の前記第２ブレイクダウン電圧は、５０℃以上７０℃以下の環境温度の範囲内の前記第１ブレイクダウン電圧よりも低く、
    　前記第２ブレイクダウン電圧は、環境温度が５０℃のときの第３ブレイクダウン電圧と、環境温度が３００℃のときの第４ブレイクダウン電圧と、を含み、
    　５０℃以上７０℃以下の環境温度の範囲内の前記第１ブレイクダウン電圧は、前記第３ブレイクダウン電圧と前記第４ブレイクダウン電圧との間にある半導体装置。
  5. 　前記第２ブレイクダウン電圧は、環境温度が２５０℃のときの第５ブレイクダウン電圧を備え、
    　５０℃以上７０℃以下の環境温度の範囲内の前記第１ブレイクダウン電圧は、前記第３ブレイクダウン電圧と前記第５ブレイクダウン電圧との間にある請求項４に記載の半導体装置。
  6. 　前記第２ブレイクダウン電圧は、環境温度が１７５℃のときの第６ブレイクダウン電圧を備え、
    　５０℃以上７０℃以下の環境温度の範囲内の前記第１ブレイクダウン電圧は、前記第３ブレイクダウン電圧と前記第６ブレイクダウン電圧との間にある請求項４に記載の半導体装置。
  7. 　第１端子と、
    　第２端子と、
    　前記第１端子と前記第２端子との間に接続され、接合温度依存性を有する第１ブレイクダウン電圧を備えた第１スイッチング素子と、
    　前記第１端子と前記第２端子との間に、前記第１スイッチング素子に並列に接続され、接合温度依存性を有する第２ブレイクダウン電圧を備えた第１ダイオード素子と、
    　を有し、
    　５０℃以上７０℃以下の接合温度の範囲内の前記第２ブレイクダウン電圧は、５０℃以上７０℃以下の接合温度の範囲内の前記第１ブレイクダウン電圧よりも低く、
    　動的なアバランシェ状態に遷移したときに、
    　　前記第１ダイオード素子にアバランシェ電流が流れ、
    　　前記アバランシェ電流が流れることで前記第１ダイオード素子の接合温度が上昇し、
    　　前記第１ダイオード素子の接合温度が上昇することで前記第１端子と前記第２端子との間の端子間電圧が上昇し、
    　　前記端子間電圧が上昇し、前記第１スイッチング素子の前記第１ブレイクダウン電圧に到達することで、前記第１ダイオード素子が破壊する前に前記第１スイッチング素子にアバランシェ電流が流れる半導体装置。
  8. 　第１端子と、
    　第２端子と、
    　前記第１端子と前記第２端子との間に接続され、環境温度依存性を有する第１ブレイクダウン電圧を備えた第１スイッチング素子と、
    　前記第１端子と前記第２端子との間に、前記第１スイッチング素子に並列に接続され、環境温度依存性を有する第２ブレイクダウン電圧を備えた第１ダイオード素子と、
    　を有し、
    　５０℃以上７０℃以下の環境温度の範囲内の前記第２ブレイクダウン電圧は、５０℃以上７０℃以下の環境温度の範囲内の前記第１ブレイクダウン電圧よりも低く、
    　動的なアバランシェ状態に遷移したときに、
    　　前記第１ダイオード素子にアバランシェ電流が流れ、
    　　前記アバランシェ電流が流れることで前記第１ダイオード素子の接合温度が上昇し、
    　　前記第１ダイオード素子の接合温度が上昇することで前記第１端子と前記第２端子との間の端子間電圧が上昇し、
    　　前記端子間電圧が上昇し、前記第１スイッチング素子の前記第１ブレイクダウン電圧に到達することで、前記第１ダイオード素子が破壊する前に前記第１スイッチング素子にアバランシェ電流が流れる半導体装置。
  9. 　動的なアバランシェ状態に遷移したときに、
    　　前記第１ダイオード素子にアバランシェ電流が流れ、
    　　前記アバランシェ電流が流れることで前記第１ダイオード素子の接合温度が上昇し、
    　　前記第１ダイオード素子の接合温度が上昇することで前記第１端子と前記第２端子との間の端子間電圧が上昇し、
    　　前記端子間電圧が上昇し、前記第１スイッチング素子の前記第１ブレイクダウン電圧に到達することで、前記第１ダイオード素子が破壊する前に前記第１スイッチング素子にアバランシェ電流が流れる請求項１から請求項６のいずれか１項に記載の半導体装置。
  10. 　前記第１端子と前記第２端子との間に、前記第１スイッチング素子及び前記第１ダイオード素子が複数組並列に接続されている請求項１から請求項９のいずれか１項に記載の半導体装置。
  11. 　前記第１スイッチング素子は、炭化珪素を用いて構成された電界効果トランジスタであり、
    　前記第１ダイオード素子は、炭化珪素を用いて構成されたショットキーバリアダイオードである請求項１から請求項１０のいずれか１項に記載の半導体装置。
  12. 　第３端子と、
    　前記第３端子と前記第２端子との間に接続され、接合温度依存性を有する第７ブレイクダウン電圧を備えた第２スイッチング素子と、
    　前記第３端子と前記第２端子との間に、前記第２スイッチング素子に並列に接続され、接合温度依存性を有する第８ブレイクダウン電圧を備えた第２ダイオード素子と、
    　を有し、
    　５０℃以上７０℃以下の接合温度の範囲内の前記第８ブレイクダウン電圧は、５０℃以上７０℃以下の接合温度の範囲内の前記第７ブレイクダウン電圧よりも低く、
    　前記第８ブレイクダウン電圧は、接合温度が５０℃のときの第９ブレイクダウン電圧と、接合温度が３００℃のときの第１０ブレイクダウン電圧と、を含み、
    　５０℃以上７０℃以下の接合温度の範囲内の前記第７ブレイクダウン電圧は、前記第９ブレイクダウン電圧と前記第１０ブレイクダウン電圧との間にある請求項１から請求項１１のいずれか１項に記載の半導体装置。
  13. 　前記第８ブレイクダウン電圧は、接合温度が２５０℃のときの第１１ブレイクダウン電圧を備え、
    　５０℃以上７０℃以下の接合温度の範囲内の前記第７ブレイクダウン電圧は、前記第９ブレイクダウン電圧と前記第１１ブレイクダウン電圧との間にある請求項１２に記載の半導体装置。
  14. 　前記第８ブレイクダウン電圧は、接合温度が１７５℃のときの第１２ブレイクダウン電圧を備え、
    　５０℃以上７０℃以下の接合温度の範囲内の前記第７ブレイクダウン電圧は、前記第９ブレイクダウン電圧と前記第１２ブレイクダウン電圧との間にある請求項１２に記載の半導体装置。
  15. 　第３端子と、
    　前記第３端子と前記第２端子との間に接続され、環境温度依存性を有する第７ブレイクダウン電圧を備えた第２スイッチング素子と、
    　前記第３端子と前記第２端子との間に、前記第２スイッチング素子に並列に接続され、環境温度依存性を有する第８ブレイクダウン電圧を備えた第２ダイオード素子と、
    　を有し、
    　５０℃以上７０℃以下の環境温度の範囲内の前記第８ブレイクダウン電圧は、５０℃以上７０℃以下の環境温度の範囲内の前記第７ブレイクダウン電圧よりも低く、
    　前記第８ブレイクダウン電圧は、環境温度が５０℃のときの第９ブレイクダウン電圧と、環境温度が３００℃のときの第１０ブレイクダウン電圧と、を含み、
    　５０℃以上７０℃以下の環境温度の範囲内の前記第７ブレイクダウン電圧は、前記第９ブレイクダウン電圧と前記第１０ブレイクダウン電圧との間にある請求項１から請求項１１のいずれか１項に記載の半導体装置。
  16. 　前記第８ブレイクダウン電圧は、環境温度が２５０℃のときの第１１ブレイクダウン電圧を備え、
    　５０℃以上７０℃以下の環境温度の範囲内の前記第７ブレイクダウン電圧は、前記第９ブレイクダウン電圧と前記第１１ブレイクダウン電圧との間にある請求項１５に記載の半導体装置。
  17. 　前記第８ブレイクダウン電圧は、環境温度が１７５℃のときの第１２ブレイクダウン電圧を備え、
    　５０℃以上７０℃以下の環境温度の範囲内の前記第７ブレイクダウン電圧は、前記第９ブレイクダウン電圧と前記第１２ブレイクダウン電圧との間にある請求項１５に記載の半導体装置。
  18. 　第３端子と、
    　前記第３端子と前記第２端子との間に接続され、接合温度依存性を有する第７ブレイクダウン電圧を備えた第２スイッチング素子と、
    　前記第３端子と前記第２端子との間に、前記第２スイッチング素子に並列に接続され、接合温度依存性を有する第８ブレイクダウン電圧を備えた第２ダイオード素子と、
    　を有し、
    　５０℃以上７０℃以下の接合温度の範囲内の前記第８ブレイクダウン電圧は、５０℃以上７０℃以下の接合温度の範囲内の前記第７ブレイクダウン電圧よりも低く、
    　動的なアバランシェ状態に遷移したときに、
    　　前記第２ダイオード素子にアバランシェ電流が流れ、
    　　前記アバランシェ電流が流れることで前記第２ダイオード素子の接合温度が上昇し、
    　　前記第２ダイオード素子の接合温度が上昇することで前記第３端子と前記第２端子との間の端子間電圧が上昇し、
    　　前記端子間電圧が上昇し、前記第２スイッチング素子の前記第７ブレイクダウン電圧に到達することで、前記第２ダイオード素子が破壊する前に前記第２スイッチング素子にアバランシェ電流が流れる請求項１から請求項１１のいずれか１項に記載の半導体装置。
  19. 　第３端子と、
    　前記第３端子と前記第２端子との間に接続され、環境温度依存性を有する第７ブレイクダウン電圧を備えた第２スイッチング素子と、
    　前記第３端子と前記第２端子との間に、前記第２スイッチング素子に並列に接続され、環境温度依存性を有する第８ブレイクダウン電圧を備えた第２ダイオード素子と、
    　を有し、
    　５０℃以上７０℃以下の環境温度の範囲内の前記第８ブレイクダウン電圧は、５０℃以上７０℃以下の環境温度の範囲内の前記第７ブレイクダウン電圧よりも低く、
    　動的なアバランシェ状態に遷移したときに、
    　　前記第２ダイオード素子にアバランシェ電流が流れ、
    　　前記アバランシェ電流が流れることで前記第２ダイオード素子の接合温度が上昇し、
    　　前記第２ダイオード素子の接合温度が上昇することで前記第３端子と前記第２端子との間の端子間電圧が上昇し、
    　　前記端子間電圧が上昇し、前記第２スイッチング素子の前記第７ブレイクダウン電圧に到達することで、前記第２ダイオード素子が破壊する前に前記第２スイッチング素子にアバランシェ電流が流れる請求項１から請求項１１のいずれか１項に記載の半導体装置。
  20. 　動的なアバランシェ状態に遷移したときに、
    　　前記第２ダイオード素子にアバランシェ電流が流れ、
    　　前記アバランシェ電流が流れることで前記第２ダイオード素子の接合温度が上昇し、
    　　前記第２ダイオード素子の接合温度が上昇することで前記第３端子と前記第２端子との間の端子間電圧が上昇し、
    　　前記端子間電圧が上昇し、前記第２スイッチング素子の前記第７ブレイクダウン電圧に到達することで、前記第２ダイオード素子が破壊する前に前記第２スイッチング素子にアバランシェ電流が流れる請求項１２から請求項１７のいずれか１項に記載の半導体装置。
  21. 　前記第３端子と前記第２端子との間に、前記第２スイッチング素子及び前記第２ダイオード素子が複数組並列に接続されている請求項１２から請求項２０のいずれか１項に記載の半導体装置。
  22. 　前記第２スイッチング素子は、炭化珪素を用いて構成された電界効果トランジスタであり、
    　前記第２ダイオード素子は、炭化珪素を用いて構成されたショットキーバリアダイオードである請求項１２から請求項２１のいずれか１項に記載の半導体装置。
PCT/JP2022/002472 2021-01-25 2022-01-24 半導体装置 WO2022158597A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022576774A JPWO2022158597A1 (ja) 2021-01-25 2022-01-24

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021009882 2021-01-25
JP2021-009882 2021-01-25

Publications (1)

Publication Number Publication Date
WO2022158597A1 true WO2022158597A1 (ja) 2022-07-28

Family

ID=82548762

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/002472 WO2022158597A1 (ja) 2021-01-25 2022-01-24 半導体装置

Country Status (2)

Country Link
JP (1) JPWO2022158597A1 (ja)
WO (1) WO2022158597A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03236280A (ja) * 1990-02-14 1991-10-22 Hitachi Ltd 半導体装置
JP2009254158A (ja) * 2008-04-08 2009-10-29 Toyota Motor Corp スイッチング装置
JP2011108684A (ja) * 2009-11-12 2011-06-02 Sumitomo Electric Ind Ltd 半導体装置
JP2013229956A (ja) * 2012-04-24 2013-11-07 Fuji Electric Co Ltd パワー半導体モジュール
JP2013236507A (ja) * 2012-05-10 2013-11-21 Fuji Electric Co Ltd パワー半導体モジュール

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03236280A (ja) * 1990-02-14 1991-10-22 Hitachi Ltd 半導体装置
JP2009254158A (ja) * 2008-04-08 2009-10-29 Toyota Motor Corp スイッチング装置
JP2011108684A (ja) * 2009-11-12 2011-06-02 Sumitomo Electric Ind Ltd 半導体装置
JP2013229956A (ja) * 2012-04-24 2013-11-07 Fuji Electric Co Ltd パワー半導体モジュール
JP2013236507A (ja) * 2012-05-10 2013-11-21 Fuji Electric Co Ltd パワー半導体モジュール

Also Published As

Publication number Publication date
JPWO2022158597A1 (ja) 2022-07-28

Similar Documents

Publication Publication Date Title
US11056563B2 (en) Semiconductor device, semiconductor module, and packaged semiconductor device
US9019674B2 (en) Input power port protection component
TWI591802B (zh) 半導體裝置及其製造方法
JP2016167635A (ja) 電力用半導体モジュール
US9589904B2 (en) Semiconductor device with bypass functionality and method thereof
JP6632910B2 (ja) パワー半導体素子およびそれを用いるパワー半導体モジュール
CN100380679C (zh) 芯片级肖特基器件
US10707858B2 (en) Power module with improved reliability
JP2007157835A (ja) 実装基板
JP7481343B2 (ja) 半導体装置
WO2022158597A1 (ja) 半導体装置
WO2022158596A1 (ja) 半導体装置
JP7422799B2 (ja) パワー半導体デバイス、パッケージ構造および電子デバイス
WO2022059272A1 (ja) 半導体装置
US20230047789A1 (en) Semiconductor device and method of manufacturing semiconductor device
US10847489B2 (en) Semiconductor device
US11152327B2 (en) Semiconductor device with fuse portion comprising wires of different electrical resistance
EP3324434A1 (en) Semiconductor assembly with bonding pedestal and method for operating such semiconductor assembly
CN211062712U (zh) 一种散热效果好的智能功率模块
CN112992834B (zh) 一种源栅间接电连接的先进二极管封装结构
US20230109365A1 (en) Device, semiconductor apparatus, gate driver, and power module
CN114784085A (zh) 一种可调整pn结接触面积的贴片二极管

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22742716

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022576774

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22742716

Country of ref document: EP

Kind code of ref document: A1