JP2013236507A - パワー半導体モジュール - Google Patents

パワー半導体モジュール Download PDF

Info

Publication number
JP2013236507A
JP2013236507A JP2012108483A JP2012108483A JP2013236507A JP 2013236507 A JP2013236507 A JP 2013236507A JP 2012108483 A JP2012108483 A JP 2012108483A JP 2012108483 A JP2012108483 A JP 2012108483A JP 2013236507 A JP2013236507 A JP 2013236507A
Authority
JP
Japan
Prior art keywords
voltage
sic
power semiconductor
static
avalanche voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012108483A
Other languages
English (en)
Other versions
JP6007578B2 (ja
Inventor
Masatake Nakazawa
将剛 中沢
Susumu Iwamoto
進 岩本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2012108483A priority Critical patent/JP6007578B2/ja
Publication of JP2013236507A publication Critical patent/JP2013236507A/ja
Application granted granted Critical
Publication of JP6007578B2 publication Critical patent/JP6007578B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Inverter Devices (AREA)

Abstract

【課題】サージ電圧やSi−スイッチング素子のダイナミックアバランシェ電圧がSiC−還流ダイオードに印加された場合にSiC−還流ダイオードの破壊が防止できるパワー半導体モジュールを提供する。
【解決手段】使用中の接合温度の全範囲において、SiC−SBD2の静的アバランシェ電圧Vavs2がSi−IGBT1の静的アバランシェ電圧Vavs1より高いSiC−SBD2を用いてパワー半導体モジュールを構成する。この構成により、使用中の接合温度の全範囲において、SiC−SBD2にサージ電圧やSi−IGBT1のダイナミックアバランシェ電圧Vavdが印加されても、この電圧よりSiC−SBC2の静的アバランシェ電圧Vavs2が高いため、SiC−SBD2は破壊することがない。
【選択図】 図1

Description

この発明は、IGBT(絶縁ゲート型バイポーラトランジスタ)などのスイッチング素子とこのスイッチング素子に逆並列に接続される還流ダイオードである例えばショットキーバリアダイオードを有するパワー半導体モジュールに関するものである。
パワー半導体モジュールが使用される分野は、家電製品から電気鉄道、電気自動車、産業用ロボット、電力系統と広くにおよんでいる。パワー半導体装置の有用性が広がるにしたがい、その性能の向上が期待され、高周波化、小型化、大電力化がますます望まれている。
これらの分野で使用されるパワー半導体モジュールの多くは、交流−直流変換、直流−交流変換、直流−直流変換などの変換回路で使用されている。これらのパワー半導体モジュール内には、例えばMOSFET(MOS型電界効果トランジスタ)やIGBT(絶縁ゲート型バイポーラトランジスタ)などのスイッチング素子と、これらスイッチング素子と逆並列に接続される還流ダイオードであるFWDが搭載されている。
図6は、単相ブリッジインバータ回路図である。これは従来のインバータ回路の1例であり、破線で囲んだ部分の6A、6B、6C、6Dはパワー半導体モジュールを示している。
この例では、それぞれのパワー半導体モジュール6A、6B、6C、6Dは、1つの還流ダイオード(FWD)7A、7B、7C、7Dと1つのスイッチング素子(この例ではIGBT)3A、3B、3C、3Dをペアで搭載している。還流ダイオードは、スイッチング素子であるそれぞれのIGBTに逆並列に接続されてる。図中の符号の54は負荷でありインダクタンスを有する。55は直流の電源である。
自己消弧機能を持つIGBTやMOSFET等のスイッチング素子を含むインバータ回路を用いて直流−交流変換を行う場合、PWM(パルス幅変調)方式が一般的に使用されている。
図7は、図6の単相ブリッジインバータ回路を用いてPWM方式により直流−交流変換を行う時の負荷への出力波形図である。PWM方式ではスイッチング素子のゲート信号の方形パルス波形を、時間平均的に見れば負荷電圧が交流波形となる様に変調する。IGBT3A、3Dのオン・オフ動作で負荷54に正方向のパルス幅を変調したパルス電圧を出力すると、パルス電圧波形を時間平均的に見れば図7の実線Vmに示されている様な正弦波の半波が負荷に出力される。但し、この動作期間中(TAD)スイッチング素子であるIGBT3B、3Cはオフ状態である。次にIGBT3B、3Cのオン・オフ動作で負荷54に負方向のパルス電圧を出力し、残り半周期分(TBC)の正弦波の半波を負荷に出力する。
図6のIGBT3A、3Dのパルス動作期間中において、例えば、IGBT3Aがオン状態からオフになる時に、IGBT3Aに接続する回路配線の浮遊インダクタンスにより、IGBT3Aのコレクタ電圧は、図8に示すように、IGBT3Aのダイナミックアバランシェ電圧Vavd0(クランプ電圧)まで跳ね上がり、一定期間ダイナミックアバランシェ電圧Vavd0(クランプ電圧)を保持する。その後、IGBT3Aのコレクタ電圧は電源電圧に保持される。尚、図中の符号でIcはIGBTのコレクタ電流、Vcはコレクタ電圧である。
特許文献1では、図6のFWDを2直列接続にしたSiC−SBDで構成して、FWDで発生する逆回復損失を減少させる例が記載されている。
以下の説明において、Siはシリコンであり、SiCは炭化珪素を指し、シリコン基板に形成したデバイスをSiで示し、炭化珪素基板に形成したデバイスをSiCで示す。また、SBDはショットキーバリアダイオードである。つまり、Si−IGBTはSi基板に形成されたIGBTであり、SiC−SBDはSiC基板に形成されたSBDである。さらに、前記したようにFWD(フリー・ホイーリング・ダイオード)は還流ダイオードであり、ここではSBDである。
特許文献2では、SiC−SIT(静電誘導型トランジスタ)とSiC−Di(ダイオード)でDC−DCコンバータを構成してSi−スイッチング素子を用いるよりもオン抵抗、スイッチング速度、温度特性を改善し、接合温度を160℃〜300℃で用いた例が記載されている。
特許文献3では、Si−FWDとSiC−FWDを直列接続し、Si−FWDの温度特性をSiC−FWDの温度特性で打ち消して、Si−FWDの熱暴走を防ぐ例が記載されている。
特許文献4では、SiC−FWDを用いることでSi−FWDの場合よりチップの温度上昇を半分にすることができた例が記載されている。
特許第4594477号公報 特開2006−187147号公報([0054]〜[0056]) 特許第4808290号公報([0033]、[0067]) 特許第4722229号公報([0052])
図9は、従来のインバータの1相分30の回路図である。ここでは1相分30とは上アームと下アームを直列接続した回路をいう。Si基板に形成したデバイスとSiC基板に形成したデバイスを組み合わせモジュールを構成する場合は、通常、Si−IGBT31の電圧定格とSiC−SBD32の電圧定格を整合させてパワー半導体モジュールを製作する。
しかし、電圧定格を整合させても、この電圧定格の1.1倍から1.2倍程度高く設計する静的アバランシェ電圧(通常、アバランシェ電圧と言われている)は両者で異なる。SiC−SBD32の静的アバランシェ電圧が低いと、サージ電圧や、Si−IGBT31のターンオフ時にインバータ回路の浮遊インダクタンス(L)とコレクタ電流Icの立下り(di/dt)の積で発生するダイナミックアバランシェ電圧(クランプ電圧)はSiC−SBD32の静的アバランシェ電圧で抑えられ、SiC−SBD32にはアバランシェ電流が流れる。
通常、SiC−SBD32のアバランシェ耐量はSi−IGBT31のアバランシェ耐量より低いため、このサージ電圧やSi−IGBT31のダイナミックアバランシェ電圧がSiC−SBD32に印加されると、SiC−SBD32が破壊する場合が生じる。尚、アバランシェ耐量とは素子がアバランシェに突入して発生する損失で破壊しない耐量のことである。また、図中の符号でPは正極端子、Nは負極端子、Mは中間電位端子である。
また、特許文献1〜特許文献4では、Si−スイッチング素子とSiC−還流ダイオード(FWD)の組み合わせでインバータ回路のアームを構成した場合、SiC−還流ダイオードの静的アバランシェ電圧をSi−スイッチング素子の静的アバランシェ電圧より高い素子を選定することで、使用中の接合温度の全範囲でSiC−還流ダイオードの破壊を防止することについては記載されていない。
この発明の目的は、前記の課題を解決して、サージ電圧やSi−スイッチング素子のダイナミックアバランシェ電圧がSiC−還流ダイオードに印加された場合にSiC−還流ダイオードの破壊が防止できるパワー半導体モジュールを提供することである。
前記の目的を達成するために、特許請求の範囲の請求項1に記載の発明によれば、スイッチング素子と、該スイッチング素子と逆並列接続される還流ダイオードを有するパワー半導体モジュールにおいて、前記スイッチング素子がシリコン基板に形成され、前記還流ダイオードがワイドバンドギャップ基板に形成され、使用中の接合温度の全範囲において前記還流ダイオードの静的アバランシェ電圧が前記スイッチング素子の静的アバランシェ電圧より高い素子を用いて構成にする。
また、特許請求の範囲の請求項2記載の発明によれば、請求項1に記載の発明において、前記ワイドバンドギャップ基板が炭化珪素からなる半導体基板であるとよい。
また、特許請求の範囲の請求項3記載の発明によれば、請求項1に記載の発明において、前記スイッチング素子が絶縁ゲート型バイポーラトランジスタもしくはMOS型電界効果トランジスタであり、前記還流ダイオードがショットキーバリアダイオードであるとよい。
この発明によると、使用中の接合温度の全範囲において、SiC−FWD(SiC−SBD)の静的アバランシェ電圧がSi−スイッチング素子(Si−IGBTまたはSi−MOSFET)の静的アバランシェ電圧より高いSiC−FWDを用いてパワー半導体モジュールを構成する。この構成により、使用中の接合温度の全範囲において、SiC−FWDにサージ電圧やSi−スイッチング素子のダイナミックアバランシェ電圧が印加されても、この電圧よりSiC−SBCの静的アバランシェ電圧が高いため、SiC−SBDは破壊することがない。
この発明の一実施例に係るパワー半導体モジュール100の回路構成図である。 Si−IGBT1とSiC−SBD2の静的アバランシェ電圧Vavs1,Vavs2と接合温度の関係を示す図である。 静的アバランシェ電圧を説明する模式図である。 ダイナミックアバランシェ電圧Vavdを説明する模式図である。 静的アバランシェ電圧Vavsが温度が高くなると上昇するメカニズムを説明した模式図である。 単相ブリッジインバータ回路図である。 図6の単相ブリッジインバータ回路を用いてPWM方式により直流−交流変換を行う時の負荷への出力波形図である。 IGBT3Aのターンオフ時に発生するクランプ電圧を説明する模式図である。 従来のインバータの1相分30の回路図である。
実施の形態を以下の実施例で説明する。
<実施例>
図1は、この発明の一実施例に係るパワー半導体モジュール100の回路構成図である。ここで、パワー半導体モジュール100は、スイッチング素子とFWDとの逆並列回路1組をパッケージに格納し、1in1モジュールを構成する場合を例に挙げた。上記の逆並列回路を2個直列に接続して1つのパッケージに格納すると2in1モジュールとなる。上記の逆並列回路を2個直列に接続し、この直列回路をを2個並列接続して1つのパッケージに格納すると4in1モジュールとなり単相インバータが構成される。同様に、上記の直列回路を3個並列接続して1つのパッケージに格納すると6in1の3相インバータが構成される。
パワー半導体モジュール100は、Si−IGBT1と、これに逆並列接続されたSiC−SBD2とを備えている。Si−IGBT1のコレクタ1aとSiC−SBD2のカソード2bはそれぞれ接続し、さらにコレクタ端子3に接続する。Si−IGBT1のエミッタ1bとSiC−SBD2のアノード2aはそれぞれ接続し、さらにエミッタ端子4に接続する。
図示は省略するが、この例では、Si−IGBT1のコレクタ1aとSiC−SBD2のカソード2bは、絶縁基板の回路パターンに接合され、この回路パターンを介して外部導出端子(コレクタ端子3)に接続される。また、Si−IGBT1のエミッタ1bとSiC−SBD2のアノード2aは、ボンディングワイヤによって接続されて外部導出端子(エミッタ端子4)に接続される。
このパワー半導体モジュール100の使用中の接合温度の全範囲において、SiC−SBD2の静的アバランシェ電圧Vavs2がSi−IGBT1の静的アバランシェ電圧Vavs1より高いSiC−SBD2を選定する。
この選定はパワー半導体モジュールの組立工程に先立って行う。また、素子の諸特性を実測して選定する。
これによって、Si−IGBT1がオフするときに配線の浮遊インダクタンスによって発生するダイナミックアバランシェ電圧VavdがSiC−SBD2に印加されても、この電圧VavdよりSiC−SBD2の静的アバランシェ電圧Vavs2が高いため、SiC−SBD2は破壊することはない。また、サージ電圧など過電圧がパワー半導体モジュール100に印加された場合、SiC−SBDの静的アバランシェ電圧Vavs2より低いSi−IGBT1の静的アバランシェ電圧Vavs1で抑制されるので、SiC−SBD2はアバランシェに突入せず、破壊することがない。
尚、Si−IGBT1のダイナミックアバランシェ電圧VavdはSi−IGBT1の静的アバランシェ電圧Vavs1より低くなる。
図2は、Si−IGBT1とSiC−SBD2の静的アバランシェ電圧Vavs1,Vavs2と接合温度の関係を示す模式図である。参考までにSi−IGBT1のダイナミックアバランシェ電圧Vavdも点線で示した。これらのデータは実験で求めた。また、図中の符号のToは最高接合温度である。ここではToを175℃としているが、この値は素子設計に依存し200℃や125℃などの場合もある。
SiC−SBD2の静的アバランシェ電圧Vavs2の接合温度依存性は、Si−IGBT1の静的アバランシェ電圧Vavs1に比べて緩やかになる。また、静的アバランシェ電圧Vavs1,Vavs2はSi−IGBT1およびSiC−SBD2の双方とも接合温度Tjが高くなると高くなる。
図3は、静的アバランシェ電圧を説明する模式図である。縦軸は電流であり横軸は電圧である。素子に電圧が印加されると漏れ電流が流れる。印加電圧を上昇させ、印加電圧が雪崩を発生させる電界強度に達すると(立ち上がり電圧に達すると)、電子が格子へ衝突して発生する電子の数が雪崩的に増大して急激に漏れ電流は立ち上がりアバランシェ電流となり、立ち上がった電圧が静的アバランシェ電圧となる。
図4は、ダイナミックアバランシェ電圧Vavdを説明する模式図である。インダクタンスを通してSi−IGBT1にコレクタ電流Icを流す。Si−IGBT1がターンオフすると、コレクタ電流Icは下降する。そのコレクタ電流Icの下降の過程(ターンオフ過程)で、L×(di/dt)により電圧が発生する。この電圧が高くなると、Si−IGBTはアバランシェ(降伏)に突入し、アバランシェ電流を流しながら一定の電圧になる。この一定になった電圧をダイナミックアバランシェ電圧Vavdもしくはクランプ電圧と称す。このダイナミックアバランシェ電圧Vavdは前記の静的アバランシェ電圧Vavs1より低い電圧になる。
図5は、静的アバランシェ電圧Vavsが温度が高くなると上昇するメカニズムを説明した模式図である。ここではSi結晶を例として挙げたがSiC結晶の場合も同様である。
Si基板10の両端に電圧Voを印加する。Si基板10の温度が上がると結晶格子11の振動12が激しくなる。この格子振動が激しくなると、電子13が格子11に衝突するまでの距離D(平均自由行程)が短くなる。そうすると、電子13は衝突までに十分高いエネルギーを得ることができない。そのため、電子13が格子11に衝突しても格子11に拘束されている電子13aを弾き飛ばせなくなり、アバランシェが起きにくくなる。この状態でアバランシェを起こすためには印加する電圧Voをさらに高くする必要がある。そのため、静的アバランシェ電圧Vavsの温度依存性は、温度が高くなると高くなる。また、実験によるとSiC−SBD2の温度依存性の方がSi−IGBT1の温度依存性より小さい。
図2に示す最高接合温度Toにおいて、SiC−SBD2の静的アバランシェ電圧Vavs2をSi−IGBT1の静的アバランシェ電圧Vavs1より高い素子を選定することで、使用中の接合温度の全範囲でSiC−SBD2の静的アバランシェ電圧Vavs2をSi−IGBT1の静的アバランシェ電圧Vavs1より高くすることができる。
そのため、SiC−SBD2とSi−IGBT1の静的アバランシェ電圧Vavs2、Vavs1は使用中の接合温度の最高温度Toの一点で測定し、SiC−SBD2の静的アバランシェ電圧Vavs2をSi−IGBT1の静的アバランシェ電圧Vavs1より高い素子を選定すれば、使用中の接合温度の全範囲でSiC−SBD2の静的アバランシェ電圧Vavs2をSi−IGBT1の静的アバランシェ電圧Vavs1より高くすることができる。Si−IGBT1のターンオフ時に発生するダイナミックアバランシェ電圧VavdはSi−IGBT1の静的アバランシェ電圧Vavs1より低いため、Si−IGBT1の静的アバランシェ電圧Vavs1より高い静的アバランシェ電圧Vavs2を有するSiC−SBD2は破壊することはない。また、サージ電圧などが印加された場合もSi−IGBT1の静的アバランシェ電圧Vavs1で印加される電圧が抑えられるのでSiC−SBD2は破壊することはない。静的アバランシェ電圧Vavs1,Vavs2はカーブトレーサなどの耐圧測定装置を用いて容易に測定することができる。
SiC−SBD2の静的アバランシェ電圧を高くする方策としては、基板を構成するエピタキシャル層の不純物濃度および厚みを制御するとよい。つまり、エピタキシャル層の厚みを厚くする、または比抵抗を高くする、もしくは両方を適用するとよい。
パワー半導体モジュール100の使用中の接合温度の全範囲において、Si−IGBT1がターンオフしたときに発生するダイナミックアバランシェ電圧VavdがSiC−SBC2の静的アバランシェ電圧Vavs2より低いため、SiC−SBD2は破壊することはない。また、印加される電圧はSi−IGBT1の静的アバランシェ電圧Vavs1とダイナミックアバランシェ電圧Vavdで抑制され、SiC−SBD2にはSiC−SBD2の静的アバランシェ電圧Vavs2に達しない電圧が印加される。そのためSiC−SBD2は破壊することがない。
尚、前記の説明ではSi−IGBT1とSiC−SBD2の組み合わせの例に挙げたが、Si−MOSFET(MOS型電界効果トランジスタ)とSiC−SBD2の組み合わせの場合も本発明を適用できる。
1 Si−IGBT
1a コレクタ
1b エミッタ
2 SiC−SBD
2a アノード
2b カソード
3 コレクタ端子
4 エミッタ端子
5 ゲート端子
10 基板
11 結晶格子
12 格子振動
13 電子
13a 弾き飛んだ電子
100 パワー半導体モジュール
Iav アバランシェ電流
Vavs1、Vavs2 静的アバランシェ電圧
Vavd ダイナミックアバランシェ電圧

Claims (3)

  1. スイッチング素子と、該スイッチング素子と逆並列接続される還流ダイオードを有するパワー半導体モジュールにおいて、
    前記スイッチング素子がシリコン基板に形成され、前記還流ダイオードがワイドバンドギャップ基板に形成され、使用中の接合温度の全範囲において前記還流ダイオードの静的アバランシェ電圧が前記スイッチング素子の静的アバランシェ電圧より高いことを特徴とするパワー半導体モジュール。
  2. 前記ワイドバンドギャップ基板が炭化珪素からなる半導体基板であることを特徴とする請求項1に記載のパワー半導体モジュール。
  3. 前記スイッチング素子が絶縁ゲート型バイポーラトランジスタもしくはMOS型電界効果トランジスタであり、前記還流ダイオードがショットキーバリアダイオードであることを特徴とする請求項1または2に記載のパワー半導体モジュール。
JP2012108483A 2012-05-10 2012-05-10 パワー半導体モジュールおよびその組立方法 Active JP6007578B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012108483A JP6007578B2 (ja) 2012-05-10 2012-05-10 パワー半導体モジュールおよびその組立方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012108483A JP6007578B2 (ja) 2012-05-10 2012-05-10 パワー半導体モジュールおよびその組立方法

Publications (2)

Publication Number Publication Date
JP2013236507A true JP2013236507A (ja) 2013-11-21
JP6007578B2 JP6007578B2 (ja) 2016-10-12

Family

ID=49762172

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012108483A Active JP6007578B2 (ja) 2012-05-10 2012-05-10 パワー半導体モジュールおよびその組立方法

Country Status (1)

Country Link
JP (1) JP6007578B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113261174A (zh) * 2019-03-29 2021-08-13 华为技术有限公司 一种光伏变换器组串、控制方法及系统
CN113396321A (zh) * 2019-12-17 2021-09-14 创科无线普通合伙 Mosfet过热检测
WO2022158597A1 (ja) * 2021-01-25 2022-07-28 住友電気工業株式会社 半導体装置
WO2022158596A1 (ja) * 2021-01-25 2022-07-28 住友電気工業株式会社 半導体装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03195376A (ja) * 1989-12-22 1991-08-26 Hitachi Ltd ダイオード及びigbtとの並列回路とそのモジュール及びそれを用いた電力変換装置
JP2001245479A (ja) * 2000-02-29 2001-09-07 Mitsubishi Electric Corp 電力半導体モジュール
JP2006187147A (ja) * 2004-12-28 2006-07-13 Hitachi Ltd 双方向絶縁型dc−dcコンバータ
JP2008047565A (ja) * 2006-08-10 2008-02-28 Denso Corp ダイオード
JP2010252568A (ja) * 2009-04-17 2010-11-04 Hitachi Ltd 半導体素子の駆動回路
WO2011086705A1 (ja) * 2010-01-18 2011-07-21 三菱電機株式会社 パワー半導体モジュール、電力変換装置および鉄道車両
WO2011111262A1 (ja) * 2010-03-09 2011-09-15 三菱電機株式会社 パワー半導体モジュール、電力変換装置および鉄道車両

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03195376A (ja) * 1989-12-22 1991-08-26 Hitachi Ltd ダイオード及びigbtとの並列回路とそのモジュール及びそれを用いた電力変換装置
JP2001245479A (ja) * 2000-02-29 2001-09-07 Mitsubishi Electric Corp 電力半導体モジュール
JP2006187147A (ja) * 2004-12-28 2006-07-13 Hitachi Ltd 双方向絶縁型dc−dcコンバータ
JP2008047565A (ja) * 2006-08-10 2008-02-28 Denso Corp ダイオード
JP2010252568A (ja) * 2009-04-17 2010-11-04 Hitachi Ltd 半導体素子の駆動回路
WO2011086705A1 (ja) * 2010-01-18 2011-07-21 三菱電機株式会社 パワー半導体モジュール、電力変換装置および鉄道車両
US20120256574A1 (en) * 2010-01-18 2012-10-11 Mitsubishi Electric Corporation Power semiconductor module, power converting apparatus and railway car
WO2011111262A1 (ja) * 2010-03-09 2011-09-15 三菱電機株式会社 パワー半導体モジュール、電力変換装置および鉄道車両

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113261174A (zh) * 2019-03-29 2021-08-13 华为技术有限公司 一种光伏变换器组串、控制方法及系统
CN113261174B (zh) * 2019-03-29 2024-05-17 华为数字能源技术有限公司 一种光伏变换器组串、控制方法及系统
CN113396321A (zh) * 2019-12-17 2021-09-14 创科无线普通合伙 Mosfet过热检测
CN113396321B (zh) * 2019-12-17 2024-04-30 创科无线普通合伙 Mosfet过热检测
WO2022158597A1 (ja) * 2021-01-25 2022-07-28 住友電気工業株式会社 半導体装置
WO2022158596A1 (ja) * 2021-01-25 2022-07-28 住友電気工業株式会社 半導体装置

Also Published As

Publication number Publication date
JP6007578B2 (ja) 2016-10-12

Similar Documents

Publication Publication Date Title
JP4594477B2 (ja) 電力半導体モジュール
JP4869454B1 (ja) パワー半導体モジュール、電力変換装置および鉄道車両
US8791662B2 (en) Power semiconductor module, electric-power conversion apparatus, and railway vehicle
WO2010150549A1 (ja) 電力変換装置
US8619448B2 (en) Power converter and motor driving device using the same
JP5822773B2 (ja) 電力変換装置
JP6136011B2 (ja) 半導体装置、および電力変換装置
WO2014181450A1 (ja) 絶縁ゲート型半導体素子の制御装置およびそれを用いた電力変換装置
JP6457800B2 (ja) 電力変換装置およびこれを備えた鉄道車両
De et al. An all SiC MOSFET high performance PV converter cell
JP5095803B2 (ja) 電力半導体モジュール
JP2013162590A (ja) 半導体スイッチング素子の駆動回路並びにそれを用いた電力変換回路
JP6007578B2 (ja) パワー半導体モジュールおよびその組立方法
Liang et al. Performance evaluation of sic mosfet, si coolmos and igbt
JP4724251B2 (ja) 電力半導体モジュール
JP6024177B2 (ja) パワー半導体モジュール
JP2015033222A (ja) 半導体素子の駆動装置およびそれを用いる電力変換装置
US9950898B2 (en) Semiconductor device, inverter circuit, driving device, vehicle, and elevator
JP2017041989A (ja) 電力変換装置
Yamano et al. Expansion of power rating with 7th-Generation" X Series" RC-IGBT Modules for Industrial Applications
Korkh et al. Dynamic characteristic evaluation of a 600V reverse blocking IGBT device
WO2016194487A1 (ja) 電力変換装置およびモータ装置
Ocklenburg et al. Potentials and requirements of silicon carbide hybrid power modules for railway onboard auxiliary power supplies
Yamano et al. The Series of 7th-Generation" X Series" RC-IGBT Modules for Industrial Applications
Li et al. Switching performance of a 3.3-kv sic hybrid power module for railcar converters

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150316

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20151005

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20151005

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160530

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160816

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160829

R150 Certificate of patent or registration of utility model

Ref document number: 6007578

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250