JP2008047565A - ダイオード - Google Patents

ダイオード Download PDF

Info

Publication number
JP2008047565A
JP2008047565A JP2006218800A JP2006218800A JP2008047565A JP 2008047565 A JP2008047565 A JP 2008047565A JP 2006218800 A JP2006218800 A JP 2006218800A JP 2006218800 A JP2006218800 A JP 2006218800A JP 2008047565 A JP2008047565 A JP 2008047565A
Authority
JP
Japan
Prior art keywords
diode
impurity region
conductivity type
insulating buried
diode according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006218800A
Other languages
English (en)
Other versions
JP5092312B2 (ja
Inventor
Shinji Amano
伸治 天野
Yukio Tsuzuki
幸夫 都築
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2006218800A priority Critical patent/JP5092312B2/ja
Publication of JP2008047565A publication Critical patent/JP2008047565A/ja
Application granted granted Critical
Publication of JP5092312B2 publication Critical patent/JP5092312B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】半導体基板の第1面側と第2面側とで対となる電極を有した縦型のダイオードであって、キャリア注入量の低減と高耐圧化を両立することのできるダイオードを提供する。
【解決手段】第1導電型(N−)半導体基板1の第1面1S側における表層部に、第2導電型(P)不純物領域2が形成され、基板面内の第2導電型不純物領域2が形成された領域内に、深さの揃った複数の絶縁埋め込みトレンチTが、基板断面において先端が第2導電型不純物領域2から突出するようにして形成され、第1面1S側の電極4が、第2導電型不純物領域2に接続されてなるダイオード100とする。
【選択図】図1

Description

本発明は、半導体基板の第1面側と第2面側とで対となる電極を有した、縦型のダイオードに関する。
半導体基板の第1面側と第2面側とで対となる電極を有した縦型のダイオードが、例えば、特開平11−8399号公報(特許文献1)、特開平11−204804号公報(特許文献2)、特開2002−50773号公報(特許文献3)に開示されている。
上記縦型のダイオードは種々の用途に用いられるが、例えば車載用のモータ等を駆動するインバータ回路において、フリーホイールダイオード(またはフライホイールダイオードと呼ばれる、以下FWDと略記)として用いられる。直流電圧を交流電圧に変換して誘導性のモータに給電するインバータ回路において、FWDは、スイッチング素子であるMOSトランジスタ(Metal Oxide Semiconductor Field Effect Transistor、以下MOSFETと略記)や絶縁ゲートバイポーラトランジスタ(Insulated Gate Bipolar Transistor、以下IGBTと略記)と共に用いられる。FWDは、MOSFETやIGBTのオフ中にモータに流れる電流を迂回還流させ、モータを流れる電流自体がMOSFETやIGBTのスイッチングにより変化しないようにしている。より具体的には、直流電源とモータとを繋ぎ、モータに電圧を印加していたMOSFETやIGBTがオフすると、モータを流れていた電流がモータのインダクタンスLに蓄積されているエネルギーによりFWDを通って直流電流を逆流し、モータは、逆の直流電圧が印加されているのと等価な状態となる。これによって、モータの電流をMOSFETやIGBTのスイッチングにより急激に遮断することなく、直流電源から交流電圧を給電することができる。
上記動作を行うため、インバータ回路に用いられるFWDは、リカバリー特性および順方向損失が重要な特性となる。このリカバリー特性を向上するためには、動作時のキャリア注入量をできるだけ減らす必要がある。また、厳しい環境で使用される車載用のインバータ回路においては、FWDの耐圧がもう一つの重要な特性であり、できるだけ高い耐圧を有することが望ましい。
特開平11−8399号公報 特開平11−204804号公報 特開2002−50773号公報
ダイオードの特性に関して、上記したキャリア注入量の低減と耐圧の向上は、一般的に相反する要求である。
図7は、従来のダイオードの一例で、特許文献2に開示されたダイオードと同様の構造を有する、縦型のダイオード90の模式的な断面図である。
図7のダイオード90では、アノード電極4が配置されたN導電型(N−)半導体基板1の第1面1S側における表層部に、P導電型高濃度(P+)不純物領域2aとP導電型低濃度(P−)不純物領域2bが交互に配置されている。ダイオード90においては、低濃度不純物領域2bを導入することで、全面を高濃度不純物領域2aとする場合に較べて、動作時のキャリア注入量を減らすことができる。また、動作時のキャリア注入量を減らすためには、例えば図7のダイオード90において、低濃度不純物領域2bを形成することなく、表面に露出するN−層(半導体基板)1とアノード電極4を直接接合して、ショットキー障壁を形成するようにしてもいい。
一方、図7のダイオード90では、低濃度不純物領域2bを導入したことで、全面を高濃度不純物領域2aとする場合に較べて、逆バイアス時の空乏層の広がりが均一でなくなり、耐圧が低下してしまう。キャリア注入量を減らすために低濃度不純物領域2bの占有面積を広げるほど、ダイオード90の耐圧は低下し、リーク電流が増大する。特に、ショットキー障壁を形成したダイオードでは、高耐圧化を図ることは困難である。
そこで本発明は、半導体基板の第1面側と第2面側とで対となる電極を有した縦型のダイオードであって、キャリア注入量の低減と高耐圧化を両立することのできるダイオードを提供することを目的としている。
請求項1に記載のダイオードは、第1導電型半導体基板の第1面側と第2面側とで対となる電極を有した、縦型のダイオードであって、前記半導体基板の第1面側における表層部に、第2導電型不純物領域が形成され、基板面内の前記第2導電型不純物領域が形成された領域内に、深さの揃った複数の絶縁埋め込みトレンチが、基板断面において先端が前記第2導電型不純物領域から突出するようにして形成され、前記第1面側の電極が、前記第2導電型不純物領域に接続されてなることを特徴としている。
上記ダイオードは、第2導電型不純物領域と第1導電型半導体基板の境界面でPN接合が形成された通常のPN接合ダイオードであって、基板面内の第2導電型不純物領域が形成されている領域内に、第2導電型不純物領域より深くて先端の揃った複数の絶縁埋め込みトレンチが形成された構成となっている。
上記ダイオードにおいては、耐圧とキャリア注入量を別の構造部位に担わせることができる。すなわち、上記ダイオードの耐圧は、深さの揃った複数の絶縁埋め込みトレンチの先端付近における電位分布(従って、電界分布)で決定され、複数の絶縁埋め込みトレンチの間隔を適宜設定することで、必要とする耐圧を確保することができる。また、上記ダイオードのキャリア注入量については、絶縁埋め込みトレンチより浅く形成されている第2導電型不純物領域の不純物濃度を適宜設定することで、必要とするキャリア注入量に設定することができる。
以上のようにして、上記ダイオードは、半導体基板の第1面側と第2面側とで対となる電極を有した縦型のダイオードであって、キャリア注入量の低減と高耐圧化を両立することのできるダイオードとなっている。
上記ダイオードにおける前記絶縁埋め込みトレンチの基板面内形状は、例えば請求項2〜請求項4に記載のように、円形状、直線形状、リング形状のいずれであってもよい。
尚、上記円形状、直線形状、リング形状のいずれかの基板面内形状を用いる場合には、請求項5に記載のように、前記複数の絶縁埋め込みトレンチが、等間隔に配置されてなることが好ましい。これによれば、耐圧を担う深さの揃った複数の絶縁埋め込みトレンチの先端付近における電位分布(従って、電界分布)が、特定の絶縁埋め込みトレンチに偏ることなく、均等になる。このため、ダイオード全体として、高耐圧を確保することができる。
また、請求項6に記載のように、前記絶縁埋め込みトレンチによる基板面内パターンは、格子状パターンまたはハニカム状パターンであってもよい。この場合には、格子状パターンまたはハニカム状パターンからなる絶縁埋め込みトレンチに取り囲まれた第2導電型不純物領域の横方向の熱拡散が抑制されるため、第2導電型不純物領域について高精度の不純物濃度設定が可能である。
上記ダイオードにおいては、請求項7に記載のように、前記第2導電型不純物領域を、低濃度不純物領域と高濃度不純物領域からなるように構成してもよい。これによれば、上記第2導電型不純物領域について、より詳細な不純物濃度の設定が可能となる。このため、キャリア注入量について、用途に合わせたより詳細な設定が可能となる。
この場合、請求項8に記載のように、前記低濃度不純物領域が、前記高濃度不純物領域より浅く形成されてなることが好ましい。これによれば、低濃度不純物領域が高濃度不純物領域より深く形成される場合に較べて、低濃度不純物領域の導入に伴う耐圧低下をより抑制することができる。従って、キャリア注入量の低減と耐圧確保をより高度に両立させることができる。
上記ダイオードに関して良好な特性を得るためには、特に請求項9に記載のように、前記第1導電型をN導電型とし、前記第2導電型をP導電型とすることが好ましい。
以上に示したダイオードは、キャリア注入量の低減と高耐圧化を両立することのできるダイオードである。従って、上記ダイオードは、請求項10に記載のように、インバータ回路のフリーホイールダイオードとして好適である。
また、請求項11と請求項12に記載のように、上記ダイオードは、前記半導体基板に形成されるIGBTまたはMOSFETと共に、ダイオード内蔵IGBTまたはダイオード内蔵MOSFETとして構成することができる。
この場合には、MOSFETあるいはIGBTの耐圧に対してダイオード部分の耐圧を任意に設定でき、以下の利点を有する。すなわち、ダイオード部分の耐圧をMOSFETあるいはIGBTの耐圧に対して高く設定したる場合は、MOSFETあるいはIGBTでブレークダウンが発生する。これにより、例えばインバータ回路において、キャリア注入量を変更することなく、フリーホイールダイオードの耐圧がMOSFETあるいはIGBTの耐圧よりも高い設計を実現することができる。また、ダイオード部分の耐圧をMOSFETあるいはIGBTの耐圧に対して低く設定した場合は、ダイオード部分でブレークダウンのエネルギーを消費させることができる。従って、ブレークダウン時に破壊しやすいMOSFETあるいはIGBT(例えばフィールドストップ型IGBT)と組み合わせることで、ダイオード内蔵MOSFETあるいはダイオード内蔵IGBTの素子破壊を防止することができる。
尚、上記ダイオードの第2導電型不純物領域内に形成される絶縁埋め込みトレンチは、MOSFETやIGBTで用いられる側壁酸化膜を介して内部に多結晶シリコンが埋め込まれた、トレンチゲート構造と同じ断面構造であってよい。従って、上記ダイオードをダイオード内蔵MOSFETあるいはダイオード内蔵IGBTとして構成する場合には、上記ダイオードの絶縁埋め込みトレンチの形成工程とMOSFETあるいはIGBTのトレンチゲートの形成工程を共通化することができ、製造コストを低減することができる。
また、上記ダイオードは、高耐圧も確保することができるため、請求項13に記載のように、車載用の半導体装置に用いられて好適である。
以下、本発明を実施するための最良の形態を、図に基づいて説明する。
図1(a),(b)は、本発明におけるダイオードの一例で、それぞれ、ダイオード100,101の模式的な断面図である。尚、図1(a),(b)のダイオード100,101において、図7に示した従来のダイオード90と同様の部分については、同じ符号を付した。
図1(a),(b)に示すダイオード100,101は、図7に示した従来のダイオード90と同様に、いずれも、N導電型(N−)半導体基板1の第1面1S側と第2面2S側とで対となる電極を有した、縦型のダイオードである。尚、図1(a),(b)では、簡略化のため、第1面1S側の(アノード)電極4のみを図示している。半導体基板1の第2面2S側にあるN導電型高濃度(N+)層3は、ダイオード100,101のカソード領域で、このN導電型高濃度層3に接続する(カソード)電極は図示を省略している。
図1(a),(b)のダイオード100,101では、半導体基板1の第1面1S側における表層部に、P導電型(P)不純物領域2が形成されている。また、基板面内のP導電型不純物領域2が形成された領域内に、深さの揃った複数の絶縁埋め込みトレンチTが、基板断面において先端がP導電型不純物領域2から突出するようにして形成されている。尚、図1(a)のダイオード100では、複数の絶縁埋め込みトレンチTが、全て等しい間隔wで配置されている。一方、図1(b)のダイオード101では、絶縁埋め込みトレンチTが、異なる間隔で配置されている。
P導電型不純物領域2は、ダイオード100,101のアノード領域に相当し、アノード電極である第1面1S側の電極4が、このP導電型不純物領域2に接続されている。従って、図1(a),(b)に示すダイオード100,101は、P導電型不純物領域2とN導電型半導体基板1の境界面でPN接合が形成された通常のPN接合ダイオードであって、基板面内のP導電型不純物領域2が形成されている領域内に、P導電型不純物領域2より深くて先端の揃った複数の絶縁埋め込みトレンチTが形成された構成となっている。
図1(a),(b)のダイオード100,101においては、耐圧とキャリア注入量を別の構造部位に担わせることができる。すなわち、ダイオード100,101の耐圧は、深さの揃った複数の絶縁埋め込みトレンチTの先端付近における電位分布(従って、電界分布)で決定され、複数の絶縁埋め込みトレンチTの間隔wを適宜設定することで、必要とする耐圧を確保することができる。また、ダイオード100,101のキャリア注入量については、絶縁埋め込みトレンチTより浅く形成されているP導電型不純物領域2の不純物濃度を適宜設定することで、必要とするキャリア注入量に設定することができる。
図1(a),(b)のダイオード100,101における絶縁埋め込みトレンチTの基板面内形状は、任意であってよい。図2(a)〜(c)は、絶縁埋め込みトレンチの基板面内形状の例を示した模式的な平面図である。また、図3(a),(b)は、絶縁埋め込みトレンチの基板面内パターンの例を示した模式的な平面図である。
図2(a)では円形状の絶縁埋め込みトレンチTa、図2(b)では直線形状の絶縁埋め込みトレンチTb、図2(c)ではリング形状の絶縁埋め込みトレンチTcが、それぞれ、基板面内のP導電型不純物領域2が形成されている領域内に配置されている。
尚、絶縁埋め込みトレンチの基板面内形状として、円形状、直線形状、リング形状のいずれかを用いる場合には、図2(a)〜(c)に示すように、複数の絶縁埋め込みトレンチTa〜Tcが、等間隔wa〜wcに配置されてなることが好ましい。これにより、後述するように、耐圧を担う深さの揃った複数の絶縁埋め込みトレンチTa〜Tcの先端付近における電位分布(従って、電界分布)が、特定の絶縁埋め込みトレンチTa〜Tcに偏ることなく、均等になる。このため、ダイオード全体として、高耐圧を確保することができる。
また、図3(a)では格子状パターンを有する直線形状の絶縁埋め込みトレンチTbが、図3(b)ではハニカム状パターンを有する直線形状の絶縁埋め込みトレンチTbが、基板面内のP導電型不純物領域2が形成されている領域内に配置されている。
図1(a),(b)のダイオード100,101におけるP導電型不純物領域2は、低濃度不純物領域と高濃度不純物領域からなるように構成してもよい。図4(a)〜(c)は、別のダイオードの例で、それぞれ、ダイオード102〜104の模式的な断面図である。尚、図4(a)〜(c)のダイオード102〜104において、図1(a),(b)に示したダイオード100,101と同様の部分については、同じ符号を付した。
図4(a)〜(c)のダイオード102〜104においても、図1(a),(b)のダイオード100,101と同様に、深さの揃った複数の絶縁埋め込みトレンチTが、P導電型不純物領域2c〜2hが形成されている領域内に、先端がP導電型不純物領域2c〜2hから突出するようにして形成されている。一方、図4(a)〜(c)に示すダイオード102〜104では、図1(a),(b)のダイオード100,101と異なり、いずれも、P導電型不純物領域が、低濃度(P−)不純物領域2d,2f,2hと高濃度(P+)不純物領域2c,2e,2gからなっている。従って、図4(a)〜(c)のダイオード102〜104は、図1(a),(b)のダイオード100,101と較べて、P導電型不純物領域についてのより詳細な不純物濃度の設定が可能な構造となっており、用途に合わせたキャリア注入量のより詳細な設定が可能となる。
図4(a),(b)のダイオード102,103では、低濃度不純物領域2d,2fが、高濃度不純物領域2c,2eより浅く形成されている。これによって、図4(a),(b)のダイオード102,103では、図4(c)の低濃度不純物領域2hが高濃度不純物領域2gより深く形成されたダイオード104に較べて、低濃度不純物領域2d,2fの導入に伴う耐圧低下をより抑制することができる。従って、図4(a),(b)のダイオード102,103では、キャリア注入量の低減と耐圧確保をより高度に両立させることができる。
尚、図4(a),(c)のダイオード102,104における高濃度不純物領域2c,2gは、図4(b)のダイオード103における高濃度不純物領域2eと異なり、隣り合った絶縁埋め込みトレンチTにより取り囲まれた領域の全面に形成されている。この場合には、高濃度不純物領域2c,2gにおける不純物が、絶縁埋め込みトレンチTを越えて横方向に熱拡散することがない。このため、ダイオード102,104の不純物濃度設計が容易で、設計通りの不純物濃度を有するダイオード102,104を簡単に製造することができる。
図5は、図4(a)に示すダイオード102のシミュレーション結果の一例で、図5(a)は、シミュレーションに用いたダイオード102の各部の不純物濃度分布を示す等濃度線図であり、図5(b)は電位分布を示す等電位線図である。
図5(b)に示すように、深さの揃った複数の絶縁埋め込みトレンチTが基板断面において先端がP導電型不純物領域2c,2dから突出するようにして形成されているダイオード102においては、電位分布(従って、電界分布)が、絶縁埋め込みトレンチTの先端付近に集中していることがわかる。すなわち、深さの揃った複数の絶縁埋め込みトレンチTが基板断面において先端がP導電型不純物領域2c,2dから突出するようにして形成されているダイオード102においては、耐圧が、深さの揃った複数の絶縁埋め込みトレンチTの先端付近における電位分布(従って、電界分布)で決定される。また、複数の絶縁埋め込みトレンチTの間隔を等しくして、特定の絶縁埋め込みトレンチTに電界が偏るのを防止し、間隔wを適宜設定することで電位分布を直線に近づけ、電界集中を緩和することで、必要とする耐圧を確保することができる。
以上示したように、上記したダイオード100〜104は、いずれも、半導体基板1の第1面1S側と第2面2S側とで対となる電極を有した縦型のダイオードであって、キャリア注入量の低減と高耐圧化を両立することのできるダイオードとなっている。
尚、良好な特性を得るためには、上記ダイオード100〜104のように、N導電型半導体基板の表層部にP導電型不純物領域が形成された縦型のダイオードとすることが好ましい。しかしながら、本発明はこれに限らず、上記ダイオード100〜104における各部の導電型が全て逆転したダイオードであってもよい。
以上に示したダイオードは、キャリア注入量の低減と高耐圧化を両立することのできるダイオードである。従って、上記ダイオードは、インバータ回路のフリーホイールダイオードとして好適である。
また、図6(a),(b)は、それぞれ、ダイオード内蔵IGBTとダイオード内蔵MOSFETの模式的な断面図で、以上に示したダイオードをIGBTまたはMOSFETと共に一つの半導体基板に形成したものである。
上記したダイオードは、キャリア注入量の低減と高耐圧化を両立することのできるダイオードであり、MOSFETあるいはIGBTの耐圧に対してダイオード部分の耐圧を任意に設定できるため、以下の利点を有する。すなわち、ダイオード部分の耐圧をMOSFETあるいはIGBTの耐圧に対して高く設定したる場合は、MOSFETあるいはIGBTでブレークダウンが発生する。これにより、例えばインバータ回路において、キャリア注入量を変更することなく、フリーホイールダイオードの耐圧がMOSFETあるいはIGBTの耐圧よりも高い設計を実現することができる。また、ダイオード部分の耐圧をMOSFETあるいはIGBTの耐圧に対して低く設定した場合は、ダイオード部分でブレークダウンのエネルギーを消費させることができる。従って、ブレークダウン時に破壊しやすいMOSFETあるいはIGBT(例えばフィールドストップ型IGBT)と組み合わせることで、ダイオード内蔵MOSFETあるいはダイオード内蔵IGBTの素子破壊を防止することができる。
尚、図6(a),(b)に示すように、上記ダイオードの第2導電型(P)不純物領域2内に形成される絶縁埋め込みトレンチTは、MOSFETやIGBTで用いられる側壁酸化膜5を介して内部に多結晶シリコン6が埋め込まれた、トレンチゲートGの構造と同じ断面構造であってよい。従って、図6(a),(b)に示すように、上記ダイオードをダイオード内蔵MOSFETあるいはダイオード内蔵IGBTとして構成する場合には、上記ダイオードの絶縁埋め込みトレンチTの形成工程とMOSFETあるいはIGBTのトレンチゲートGの形成工程を共通化することができ、製造コストを低減することができる。
また、上記ダイオードは、高耐圧も確保することができるため、車載用の半導体装置に用いられて好適である。
(a),(b)は、本発明におけるダイオードの一例で、それぞれ、ダイオード100,101の模式的な断面図である。 (a)〜(c)は、絶縁埋め込みトレンチの基板面内形状の例を示した模式的な平面図である。 (a),(b)は、絶縁埋め込みトレンチの基板面内パターンの例を示した模式的な平面図である。 (a)〜(c)は、別のダイオードの例で、それぞれ、ダイオード102〜104の模式的な断面図である。 図4(a)に示すダイオード102のシミュレーション結果の一例で、(a)は、シミュレーションに用いたダイオード102の各部の不純物濃度分布を示す等濃度線図であり、(b)は電位分布を示す等電位線図である。 (a),(b)は、それぞれ、ダイオード内蔵IGBTとダイオード内蔵MOSFETの模式的な断面図である。 従来のダイオードの一例で、縦型のダイオード90の模式的な断面図である。
符号の説明
90,100〜104 ダイオード
1 N導電型(N−)半導体基板
2 P導電型(P)不純物領域
2a,2c,2e,2g 高濃度(P+)不純物領域
2b,2d,2f,2h 低濃度(P−)不純物領域
3 N導電型高濃度(N+)層
4 (アノード)電極
T,Ta〜Tc 絶縁埋め込みトレンチ

Claims (13)

  1. 第1導電型半導体基板の第1面側と第2面側とで対となる電極を有した、縦型のダイオードであって、
    前記半導体基板の第1面側における表層部に、第2導電型不純物領域が形成され、
    基板面内の前記第2導電型不純物領域が形成された領域内に、深さの揃った複数の絶縁埋め込みトレンチが、基板断面において先端が前記第2導電型不純物領域から突出するようにして形成され、
    前記第1面側の電極が、前記第2導電型不純物領域に接続されてなることを特徴とするダイオード。
  2. 前記絶縁埋め込みトレンチの基板面内形状が、円形状であることを特徴とする請求項1に記載のダイオード。
  3. 前記絶縁埋め込みトレンチの基板面内形状が、直線形状であることを特徴とする請求項1に記載のダイオード。
  4. 前記絶縁埋め込みトレンチの基板面内形状が、リング形状であることを特徴とする請求項1に記載のダイオード。
  5. 前記複数の絶縁埋め込みトレンチが、等間隔に配置されてなることを特徴とする請求項2乃至4のいずれか一項に記載のダイオード。
  6. 前記絶縁埋め込みトレンチによる基板面内パターンが、格子状パターンまたはハニカム状パターンであることを特徴とする請求項1に記載のダイオード。
  7. 前記第2導電型不純物領域が、低濃度不純物領域と高濃度不純物領域からなることを特徴とする請求項1乃至6のいずれか一項に記載のダイオード。
  8. 前記低濃度不純物領域が、前記高濃度不純物領域より浅く形成されてなることを特徴とする請求項7に記載のダイオード。
  9. 前記第1導電型が、N導電型であり、前記第2導電型が、P導電型であることを特徴とする請求項1乃至8のいずれか一項に記載のダイオード。
  10. 前記ダイオードが、インバータ回路のフリーホイールダイオードとして用いられることを特徴とする請求項1乃至9のいずれか一項に記載のダイオード。
  11. 前記ダイオードが、前記半導体基板に形成されるIGBTと共に、ダイオード内蔵IGBTとして構成されることを特徴とする請求項1乃至10のいずれか一項に記載のダイオード。
  12. 前記ダイオードが、前記半導体基板に形成されるMOSFETと共に、ダイオード内蔵MOSFETとして構成されることを特徴とする請求項1乃至10のいずれか一項に記載のダイオード。
  13. 前記ダイオードが、車載用の半導体装置に用いられることを特徴とする請求項1乃至12のいずれか一項に記載のダイオード。
JP2006218800A 2006-08-10 2006-08-10 ダイオード Expired - Fee Related JP5092312B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006218800A JP5092312B2 (ja) 2006-08-10 2006-08-10 ダイオード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006218800A JP5092312B2 (ja) 2006-08-10 2006-08-10 ダイオード

Publications (2)

Publication Number Publication Date
JP2008047565A true JP2008047565A (ja) 2008-02-28
JP5092312B2 JP5092312B2 (ja) 2012-12-05

Family

ID=39181050

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006218800A Expired - Fee Related JP5092312B2 (ja) 2006-08-10 2006-08-10 ダイオード

Country Status (1)

Country Link
JP (1) JP5092312B2 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009170670A (ja) * 2008-01-16 2009-07-30 Toyota Motor Corp 半導体装置とその半導体装置を備えている給電装置の駆動方法
US8299496B2 (en) 2009-09-07 2012-10-30 Toyota Jidosha Kabushiki Kaisha Semiconductor device having semiconductor substrate including diode region and IGBT region
US8334193B2 (en) 2009-12-15 2012-12-18 Toyota Jidosha Kabushiki Kaisha Method of manufacturing semiconductor device
JP2013222798A (ja) * 2012-04-16 2013-10-28 Toyota Central R&D Labs Inc ダイオード、半導体装置およびmosfet
JP2013236507A (ja) * 2012-05-10 2013-11-21 Fuji Electric Co Ltd パワー半導体モジュール
JP2014056942A (ja) * 2012-09-12 2014-03-27 Toshiba Corp 電力用半導体装置
CN104078493A (zh) * 2013-03-25 2014-10-01 株式会社东芝 半导体装置
WO2015050262A1 (ja) 2013-10-04 2015-04-09 富士電機株式会社 半導体装置
JP2016219774A (ja) * 2015-05-15 2016-12-22 富士電機株式会社 半導体装置
JP2016225583A (ja) * 2014-10-15 2016-12-28 富士電機株式会社 半導体装置
WO2019020255A1 (de) * 2017-07-24 2019-01-31 Robert Bosch Gmbh Halbleiteranordnung mit einer pin-diode
US10297593B2 (en) 2015-01-28 2019-05-21 Kabushiki Kaisha Toshiba Semiconductor device
WO2021131611A1 (ja) * 2019-12-25 2021-07-01 ローム株式会社 半導体モジュール

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57122533A (en) * 1981-01-22 1982-07-30 Mitsubishi Electric Corp Semiconductor device
JPS61183940A (ja) * 1985-02-08 1986-08-16 Toshiba Corp 半導体装置の製造方法
JPH08125009A (ja) * 1994-10-21 1996-05-17 Takaoka Electric Mfg Co Ltd プレーナ型半導体素子およびその製造方法
JPH09181334A (ja) * 1995-12-25 1997-07-11 Fuji Electric Co Ltd 半導体装置
JPH10303436A (ja) * 1997-04-23 1998-11-13 Fuji Electric Co Ltd 半導体装置
JP2003031821A (ja) * 2001-07-17 2003-01-31 Toshiba Corp 半導体装置
JP2004186413A (ja) * 2002-12-03 2004-07-02 Toshiba Corp 半導体装置
JP2004335720A (ja) * 2003-05-07 2004-11-25 Fuji Electric Holdings Co Ltd 炭化珪素半導体装置およびその製造方法
JP2004342763A (ja) * 2003-05-14 2004-12-02 Sumitomo Electric Ind Ltd 整流素子
JP2005086162A (ja) * 2003-09-11 2005-03-31 Kohei Shuku SMD(SurfaceMountDevice)のチップタイプダイオード

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57122533A (en) * 1981-01-22 1982-07-30 Mitsubishi Electric Corp Semiconductor device
JPS61183940A (ja) * 1985-02-08 1986-08-16 Toshiba Corp 半導体装置の製造方法
JPH08125009A (ja) * 1994-10-21 1996-05-17 Takaoka Electric Mfg Co Ltd プレーナ型半導体素子およびその製造方法
JPH09181334A (ja) * 1995-12-25 1997-07-11 Fuji Electric Co Ltd 半導体装置
JPH10303436A (ja) * 1997-04-23 1998-11-13 Fuji Electric Co Ltd 半導体装置
JP2003031821A (ja) * 2001-07-17 2003-01-31 Toshiba Corp 半導体装置
JP2004186413A (ja) * 2002-12-03 2004-07-02 Toshiba Corp 半導体装置
JP2004335720A (ja) * 2003-05-07 2004-11-25 Fuji Electric Holdings Co Ltd 炭化珪素半導体装置およびその製造方法
JP2004342763A (ja) * 2003-05-14 2004-12-02 Sumitomo Electric Ind Ltd 整流素子
JP2005086162A (ja) * 2003-09-11 2005-03-31 Kohei Shuku SMD(SurfaceMountDevice)のチップタイプダイオード

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009170670A (ja) * 2008-01-16 2009-07-30 Toyota Motor Corp 半導体装置とその半導体装置を備えている給電装置の駆動方法
US8299496B2 (en) 2009-09-07 2012-10-30 Toyota Jidosha Kabushiki Kaisha Semiconductor device having semiconductor substrate including diode region and IGBT region
US8334193B2 (en) 2009-12-15 2012-12-18 Toyota Jidosha Kabushiki Kaisha Method of manufacturing semiconductor device
JP2013222798A (ja) * 2012-04-16 2013-10-28 Toyota Central R&D Labs Inc ダイオード、半導体装置およびmosfet
JP2013236507A (ja) * 2012-05-10 2013-11-21 Fuji Electric Co Ltd パワー半導体モジュール
JP2014056942A (ja) * 2012-09-12 2014-03-27 Toshiba Corp 電力用半導体装置
US9620631B2 (en) 2012-09-12 2017-04-11 Kabushiki Kaisha Toshiba Power semiconductor device
US9613951B2 (en) 2013-03-25 2017-04-04 Kabushiki Kaisha Toshiba Semiconductor device with diode
JP2014187320A (ja) * 2013-03-25 2014-10-02 Toshiba Corp 半導体装置
CN104078493A (zh) * 2013-03-25 2014-10-01 株式会社东芝 半导体装置
WO2015050262A1 (ja) 2013-10-04 2015-04-09 富士電機株式会社 半導体装置
US9536875B2 (en) 2013-10-04 2017-01-03 Fuji Electric Co., Ltd. Semiconductor device
JP2016225583A (ja) * 2014-10-15 2016-12-28 富士電機株式会社 半導体装置
US10297593B2 (en) 2015-01-28 2019-05-21 Kabushiki Kaisha Toshiba Semiconductor device
JP2016219774A (ja) * 2015-05-15 2016-12-22 富士電機株式会社 半導体装置
WO2019020255A1 (de) * 2017-07-24 2019-01-31 Robert Bosch Gmbh Halbleiteranordnung mit einer pin-diode
WO2021131611A1 (ja) * 2019-12-25 2021-07-01 ローム株式会社 半導体モジュール

Also Published As

Publication number Publication date
JP5092312B2 (ja) 2012-12-05

Similar Documents

Publication Publication Date Title
JP5092312B2 (ja) ダイオード
US9515067B2 (en) Semiconductor device having switching element and free wheel diode and method for controlling the same
JP5787853B2 (ja) 電力用半導体装置
JP5011748B2 (ja) 半導体装置
US8334563B2 (en) Field-effect semiconductor device and method of producing the same
CN103650147B (zh) 半导体装置
JP5098300B2 (ja) 半導体装置およびその製造方法
JP5271515B2 (ja) 半導体装置
JP5182766B2 (ja) 高耐圧半導体装置
JP5480084B2 (ja) 半導体装置
JP5186868B2 (ja) 半導体装置及びその製造方法
JP2007221024A (ja) 半導体装置
JP2007258363A (ja) 半導体装置
TW200832700A (en) Semiconductor device
JP2009188178A (ja) 半導体装置
JP2012064908A (ja) 半導体装置およびその制御方法
JP2009188335A (ja) 半導体装置
JP2008124421A (ja) 半導体装置及びその製造方法
JP2007214355A (ja) 半導体装置
JP2012059734A (ja) 半導体装置及びその製造方法
JP2007115920A (ja) ダイオード内蔵パワースイッチングデバイスとその製造方法
JP2010056246A (ja) 半導体装置
JP2018186111A (ja) 半導体装置及び半導体装置の製造方法
CN103456732B (zh) 具有增强击穿电压的肖特基二极管
JP2010010583A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120313

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120509

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120821

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120903

R151 Written notification of patent or utility model registration

Ref document number: 5092312

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150928

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees