JPH03236280A

JPH03236280A - 半導体装置

Info

Publication number: JPH03236280A
Application number: JP3138590A
Authority: JP
Inventors: Shuji Musha; 武者　修二; Yukio Kamida; 紙田　行雄; Toshiki Kurosu; 黒須　俊樹
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1990-02-14
Filing date: 1990-02-14
Publication date: 1991-10-22

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、静止形の電力変換装置等に使用される絶縁ゲ
ート型トランジスタによる半導体装置に係り、特に、絶
縁ゲート形トランジスタと、そのコレクタ・エミッタ端
子間に逆並列に接続されるフリーホイリングダイオード
とにより構成される半導体装置に関する。

［従来の技術］一般に、静止形の電力変換装置、例えば、モータ駆動用
電圧形インバータ等に使用されるＩＧＢＴ等の絶縁ゲー
ト形トランジスタは、そのコレクタ・エミッタ端子間に
フリーホイリングダイオードが逆並列に接続されて使用
される。通常、このような半導体装置は、ＩＧＢＴチッ
プとダイオードチップとを別の工程で製作した後、絶縁
金属基板等の上にはんだ付けし、さらに、ワイヤボンデ
ィング等の工程を経て組み立てられる。この場合、ＩＧ
ＢＴチップとダイオードチップとは、同等の耐圧を有す
るものが組み合わされて使用されるが、それぞれの耐圧
の大小関係については特に配慮がなされていない。

ところで、このような半導体装置を使用する静止形の電
力変換装置により誘導負荷を駆動中、事故等による過大
な電流を遮断すると、遮断時の電流の立ち下がりのｄ　
ｉ　／　ｄ　ｔと、配線のインダクタンス分とにより、
半導体装置に再起順方向電圧が、過渡的にＩＧＢＴのサ
スティン電圧（半導体素子動作中における、動作領域で
の順方向限界最大電圧であり、アバランシェ電圧とほぼ
同一の電圧と考えてよい）を超えて印加され、ＩＧＢＴ
は、自身にアバランシェ電流を流しながら通電流を遮断
する。また、軽負荷時においても、誘導負荷のインダク
タンスがある程度以上に大きい場合にも、前述と同様な
現象が生じる。

このような現象が生じると、いずれの場合にも、半導体
装置を構成するＩＧＢＴは、その電流遮断耐量（アバラ
ンシェ耐量）が低下することが実験的に確認されている
。

そして、この種ＩＧＢＴ等の絶縁ゲート形トランジスタ
による主スイツチング素子と、フリーホイリングダイオ
ードとの耐圧仕様を指定の上、組み合わせた半導体装置
に関する従来技術として、例えば、特開昭６４−１２１
０７号公報等に記載された技術が知られている。

この従来技術は、トランジスタとフリーホイリングダイ
オードとをモノリシックに形成して、その製作工程を減
少し、かつ、フリーホイリングダイオードの順方同特性
を損なうことなく逆回復特性を改善し、ダイオードがリ
バースモードで動作することを抑制し、これにより、半
導体装置全体の破壊耐量を向上させたものである。

［発明が解決しようとする課題］前述の従来技術は、半導体装置全体の破壊耐量を向上さ
せることのできるものであるが、電流遮断時のアバラン
シェ耐量についての配慮がなされておらず、過電流遮断
時等に、ＩＧＢＴ等のスイッチング素子を劣化させ、あ
るいは、破壊させてしまうという問題点を有している。

本発明の目的は、前記従来技術の問題点を解決し、ＩＧ
ＢＴ等のスイッチング素子が、電流を遮断する際の再起
順方向電圧が、素子のサスティン電圧を越えないように
して、アバランシェ耐量を向上させた半導体装置を提供
することにある。

［課題を解決するための手段］本発明によれば前記目的は、ＩＧＢＴ等の絶縁ゲート形
トランジスタのサスティン電圧またはアバランシェ電圧
を、この絶縁ゲート形トランジスタのコレクタ・エミッ
タ間に逆並列接続されるフリーホイリングダイオードの
ブレイクダウン電圧よりも高く選定しておくことにより
達成される。

なお、トランジスタのサスティン電圧は、静的な状態で
知ることができないものであるので、実際には、サステ
ィン電圧とアバランシェ電圧とがほぼ等しいものとして
、アバランシェ電圧に基づいて素子の選定を行う。

［作　用］本発明においては、ＩＧＢＴ等の絶縁ゲート形トランジ
スタのサスティン電圧またはアバランシェ電圧が、フリ
ーホイリングダイオードのブレイクダウン電圧よりも高
く選定されているので、トランジスタが電流を遮断する
際の再起順方向電圧が、ダイオードのブレイクダウン電
圧に達した時点で、ダイオードは、ブレイクダウンを起
こす。

このため、トランジスタに過渡的に印加されるコレクタ
・エミッタ間電圧は、ダイオードのアバランシェ電圧に
クランプされ、アバランシェ電流成分は、フリーホイリ
ングダイオード側にのみ流れるようになるので、ＩＧＢ
Ｔ等の絶縁ゲート形トランジスタの電流遮断耐量の低下
を防止することができる。

［実施例コ以下、本発明による半導体装置の実施例を図面により詳
細に説明する。

第１図は本発明の第１の実施例の構成を示す回路図、第
２図は本発明の第１の実施例を誘導負荷のスイッチング
に用いた場合の回路結線図、第３図は動作を説明するタ
ーンオフ時の電圧、電流波形を示す図である。第１図に
おいて、１はＩＧＢＴ、２はフリーホイリングダイオー
ド、３は負荷インダクタンス、４はゲート駆動回路、５
は電源、６は配線インダクタンス分、２１はダイオード
である。

本発明の第１の実施例による半導体装置は、第１図に示
すように、ＩＧＢＴＩと、該ＩＧＢＴＩのコレクタ・エ
ミッタ間に逆並列に接続されたフリーホイリングダイオ
ード２とにより構成される。

そして、ＩＧＢＴｌのアバランシェ電圧ＶＡＶＬは、フ
リーホイリングダイオード２のブレークダウン電圧ＶＢ
Ｄより高く選定されている。

このように構成された半導体装置をスイッチング素子と
して、誘導性負荷を制御する場合、その回路は、第２図
に示すように構成される。すなわち、第２図に示す回路
は、ＩＧＢＴＩのゲート・エミッタ間に、公知のゲート
駆動回路が接続され、コレクタ・エミッタ間に、還流用
のダイオード２１と負荷インダクタンス３とが並列に接
続された誘導性負荷が、電源５と直列に接続されて構成
されている。このとき、配線内には、配線インダクタン
ス分６が存在する。

モータ駆動用等の電圧形インバータ等の実使用の場合、
第１図に示す半導体装置が２個直列に接続されて、イン
バータの一相分が構成されるが、その動作は同一である
ので、以下では、第２図に示す回路図により本発明の実
施例の動作を説明する。

第２図において、ゲート駆動回路４が、ＩＧＢＴｌのゲ
ートを制御し、ＩＧＢＴＩをターンオンさせると、電源
５→負荷インダクタンス３→ＩＧＢＴＩ→電源５の経路
でコレクタ電流が流れる。

この状態で、ゲート駆動回路４でＩＧＢＴＩをターンオ
フさせると、前述のコレクタ電流は遮断され、負荷イン
ダクタンス３と還流用のダイオード２１とに循環電流が
流れる。このとき、ＩＧＢＴｌのコレクタ・エミッタ間
には、コレクタ電流の立ち下がりによるｄ　ｉ　／　ｄ
　を及び配線インダクタンス分６による誘起電圧Δ■と
、電源電圧との和の電圧が、再起順方向電圧として印加
される。

第３図（ａ）は、前述したＩＧＢＴＩのターンオンから
ターンオフまでの、コレクタ・エミッタ間電圧ＶＣＥと
、コレクタ電流ｉ。の動作波形全体を示している。また
、第３図（ｂ）は、半導体装置に本発明を適用せず、■
ＡｖＬ≦■ＢＤとして、ＩＧＢＴ１をターンオフさせ、
かつ、このときの再起順方向電圧がＩＧＢＴＩのＶ　Ａ
　Ｖ　Ｌを越えないように動作させたときの、ターンオ
フ動作部分を拡大して示している。

第３図（ｂ）に示す例の場合、半導体装置は、特に問題
のない、通常のターンオフ動作を行う。

第３図（Ｃ，）は、半導体装置に本発明を適用せずに、
定格コレクタ電流の２倍以上の過電流をターンオフさせ
た場合の拡大波形図である。この場合、前述したコレク
タ電流の立ち下がりによるｄｉ／ｄｔ及び配線インダク
タンス分６による誘起電圧は、ＩＧＢＴ４のサスティン
電圧を越えて、ＩＧＢＴＩのコレクタ・エミッタ間に印
加されることになり、ＩＧＢＴＩは、この誘起電圧をア
バランシェ電流として流す。この結果、ＩＧＢＴＩのタ
ーンオフ時のコレクタ・エミッタ間電圧は、アバランシ
ェ電圧にクランプされ、コレクタ電流ｉｃの波形は、ア
バランシェ電流成分が重畳されて尾を引く波形となる。

第３図（Ｃ）に斜線で示す部分が、アバランシェ電流成
分に相当し、ターンオフ時のＩＧＢＴＩの発生損失を増
大させる。このような動作時に、ＩＧＢＴＩは、その電
流遮断耐量を低下させることになる。

これに対し、第３図（ｄ）は、本発明を適用してＶ　Ａ
　Ｖ　Ｌ　＞　Ｖ　Ｂ　Ｄとし、定格コレクタ電流の２
倍以上の過電流をターンオフさせた場合の拡大波形図で
ある。この場合、前述したコレクタ電流の立ち下がりに
よるｄｉ／ｄｔ及び配線インダクタンス分６による誘起
電圧は、ＩＧＢＴＩのサスティン電圧を越えて、ＩＧＢ
ＴＩのコレクタ・エミッタ間に再起順方向電圧として印
加されることになるが、再起順方向電圧がフリーホイリ
ングダイオード２のブレークダウン電圧ＶＢＤに達した
とき、フリーホイリングダイオード２は、ブレークダウ
ンを起こし、ＩＧＢＴＩのコレクタ・エミッタ間電圧は
、フリーホイリングダイオード２のブレークダウン電圧
ＶＩＩＤにクランプされる。この結果、アバランシェ電
流成分は、フリーボイリングダイオード２側に流れ、Ｉ
ＧＢＴＩのコレクタには流入しないことになる。従って
、ＩＧＢＴＩのターンオフ時の損失を増大させることが
なく、電流遮断耐量の低下を防止することができる。

第２図に示す回路において、フリーホイリングダイオー
ド２は、本来のフリーホイリングモードで動作すること
はないが、インバータ動作時には、フリーホイリングダ
イオードと過電圧保護ダイオードとの両者の働きを兼ね
た動作を行う。

前述したように、本発明の第１の実施例によれば、ＩＧ
ＢＴＩがターンオフする際に、ＩＧＢＴｌのコレクタ・
エミッタ間に印加される再起順方向電圧を、ＩＧＢＴｌ
のコレクタ・エミッタ間に逆並列に接続されているフリ
ーホイリングダイオードのブレークダウン電圧■ＢＤに
クランプすることができるので、ＩＧＢＴＩにはアバラ
ンシェ電流成分が流れることがなく、ＩＧＢＴＩの電流
遮断耐量の低下を防止することができ”る。

第４図は本発明の第２の実施例を示す回路図である。第
４図において、２２．２３はフリーホイリングダイオー
ド、７１．７２は抵抗であり他の符号は第１図の場合と
同一である。

二の本発明の第２の実施例は、ＩＧＢＴとフリーホイリ
ングダイオードとの、単体同志の耐圧差が大きい場合に
有効なものであり、フリーホイリングダイオード２２．
２３を直列接続したものを、ＩＧＢＴＩのコレクタ・エ
ミッタ間に逆並列接続して構成されている。

この本発明の第２の実施例においては、各フリーホイリ
ングダイオード２２．２３のブレークダウン電圧をそれ
ぞれ、ＶＩＩＯ！１、■！１Ｄｆｆｉｊとし、ＩＧＢＴ
Ｉのアバランシェ電圧をＶＡＶＬＩとしたとき、これら
の電圧が、ＶＡｖＬ＋＞Ｖｉ＋ｏｔｚ＋Ｖｍｏｚｓの関係を満たす
ように、フリーホイリングダイオード２２．２３および
ＩＧＢＴＩが選定される。

第４図に示す例では、２個のフリーホイリングダイオー
ドを直列接続したものであるが、フリーホイリングダイ
オードが、３個以上直列接続されていても、各ダイオー
ドのブレークダウン電圧の合計がＩ　’Ｇ　Ｂ　Ｔのア
バランシェ電圧を越えなければよい。

第５図は本発明の第３の実施例を示す回路図である。第
５図において、１１．１２はＩＧＢＴであり、他の符号
は第１図、第４図の場合と同一である。

この本発明の第３の実施例は、ＩＧＢＴＩＩ、１２を直
列接続したものに、フリーホイリングダイオード２を逆
並列に接続して構成されており、この例の場合も、ＩＧ
ＢＴとフリーホイリングダイオードとの、単体同志の耐
圧差が大きい場合に有効なものである。

この本発明の第３の実施例においては、各ＩＧＢＴＩ　
１．１２のアバランシェ電圧をＶＡＶＬＩＩ、ＶＡＶＬ
Ｉ２　とし、フリーホイリングダイオードのブレークダ
ウン電圧をＶ　、ｌＤ　２としたとき、これらの電圧が
、ＶＡＶＬＩ　□＋ＶＡｖ＋、＋　２　＞　Ｖｎｏｚの関
係を溝たすように、ＩＧＢＴＩＩ、１２及びフリーホイ
リングダイオード２が選定される。

この実施例の場合も、前述と同様に、ＩＧＢＴの接続個
数が３個以上になっても、各ＩＧＢＴのアバランシェ電
圧の合計値が、ダイオード２のブレークダウン電圧を越
えていれば差し支えない。

第６図は本発明の第４の実施例を示す図であり、前述し
た本発明の実施例であるＩＧＢＴとフリーホイリングダ
イオードとによる半導体装置を、同一基板上にモノリシ
ックに構成した例である。第６図において、８、ＩＱ、
１４はｎ形波散層、９．１３はｐ形波散層である。

この本発明の第４の実施例は、ｎ形波散層１０による半
導体基板の両面に、図示のように、ｐ形波散層９．１３
を設け、ｐ形波散層９内にｎ形波散層８を設けるととも
に、コレクタ短絡用のｎ形波散層１４を設けることによ
り、ＩＧＢＴを構成している。この場合、同時にＩＧＢ
Ｔのコレクタ・エミッタ間に、逆並列接続されたダイオ
ードが形成される。

この例の場合にも、ＩＧＢＴのアバランシェ電圧は、ダ
イオードのブレークダウン電圧より低くなるように設定
される。

前述した本発明の各実施例は、本発明による半導体装置
を、ＩＧＢＴとダイオードとにより構成したものである
が、本発明は、ＩＧＢＴ、ＭＯＳＦＥＴ等の絶縁ゲート
形トランジスタとダイオードとによる半導体装置に適用
することができる。

［発明の効果］以上説明したように本発明によれば、絶縁ゲート形トラ
ンジスタのターンオフ動作時に、コレクタ・エミッタ間
に過電圧が印加された場合にも、トランジスタにアバラ
ンシェ電流成分が流れることがないので、トランジスタ
の電流遮断耐量の低下を防止することができる。

また、過電流耐量を大きくとることができるので、装置
の保護が容易になり、装置全体の信頼性の向上を図るこ
とができる。

【図面の簡単な説明】

第１図は本発明の第１の実施例の構成を示す回路図、第
２図は本発明の第１の実施例を誘導負荷のスイッチング
に用いた場合の回路結線図、第３図は動作を説明するタ
ーンオフ時の電圧、電流波形を示す図、第４図、第５図
は本発明の第２、第３の実施例を示す回路図、第６図は
本発明の第４の実施例を示す図であり、前述した本発明
の実施例を、同一基板上にモノリシックに構成した例を
示す図である。１．１１．１２・・・・・・ＩＧＢＴ、２．２２．２３
・・・・・・フリーホイリングダイオード、３・・・・
・・負荷インダクタンス、４・・・・・・ゲート駆動回
路、５・・・・・・電源、６・・・・・・配線インダク
タンス分、８．１０．１４・・・・・・ｎ形波散層、９
．１３・・・・・・ｐ形波散層、２１・・・・・・ダイ
オード、７１．７２・・・・・・抵抗。第１図ＶＡＶＬ　＞　Ｖ２Ｏ第図（ａ）第図（Ｃ）第図第図（ｂ）第図（ｄ）第図第図第図

Claims

【特許請求の範囲】１、絶縁ゲート形のトランジスタと、該トランジスタの
コレクタ・エミッタ端子間に逆並列に接続されるフリー
ホイリングダイオードとにより構成される半導体装置に
おいて、前記トランジスタのサステイン電圧を、前記フ
リーホイリングダイオードのブレークダウン電圧より高
く設定したことを特徴とする半導体装置。２、絶縁ゲート形のトランジスタと、該トランジスタの
コレクタ・エミッタ端子間に逆並列に接続されるフリー
ホイリングダイオードとにより構成される半導体装置に
おいて、前記トランジスタのアバランシェ電圧を、前記
フリーホイリングダイオードのブレークダウン電圧より
高く設定したことを特徴とする半導体装置。３、絶縁ゲート形のトランジスタと、該トランジスタの
コレクタ・エミッタ端子間に逆並列に接続されるフリー
ホイリングダイオードとにより構成される半導体装置に
おいて、ブレークダウン時のアバランシェ電流成分を、
前記フリーホイリングダイオード側に流すようにしたこ
とを特徴とする半導体装置。４、絶縁ゲート形のトランジスタと、該トランジスタの
コレクタ・エミッタ端子間に逆並列に接続されるフリー
ホイリングダイオードとにより構成される半導体装置に
おいて、前記フリーホイリングダイオードを、複数個の
ダイオードの直列体により形成し、これらの各ダイオー
ドのブレークダウン電圧の総和が、前記トランジスタの
サステイン電圧またはアバランシェ電圧より低くなるよ
うに設定したことを特徴とする半導体装置。５、絶縁ゲート形のトランジスタと、該トランジスタの
コレクタ・エミッタ端子間に逆並列に接続されるフリー
ホイリングダイオードとにより構成される半導体装置に
おいて、前記トランジスタを複数のトランジスタの直列
体により形成し、これらの各トランジスタのサステイン
電圧またはアバランシェ電圧の総和が、前記フリーホイ
リングダイオードのブレークダウン電圧より高くなよよ
うに設定したことを特徴とする半導体装置。６、前記絶縁ゲート形のトランジスタ及びフリーホイリ
ングダイオードを、同一半導体基板内にモノリシックに
形成したことを特徴とする特許請求の範囲第１項ないし
第５項のうち１項記載の半導体装置。７、前記絶縁ゲート形のトランジスタは、ＩＧＢＴまた
はＭＯＳＦＥＴであることを特徴とする特許請求の範囲
第１項ないし第６項のうち１項記載の半導体装置。８、特許請求の範囲第１項ないし第７項のうち１項記載
の半導体装置を用いて構成されることを特徴とする電力
変換装置。