JP2009206482A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2009206482A
JP2009206482A JP2008301890A JP2008301890A JP2009206482A JP 2009206482 A JP2009206482 A JP 2009206482A JP 2008301890 A JP2008301890 A JP 2008301890A JP 2008301890 A JP2008301890 A JP 2008301890A JP 2009206482 A JP2009206482 A JP 2009206482A
Authority
JP
Japan
Prior art keywords
lead
die pad
semiconductor device
semiconductor chip
pad portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008301890A
Other languages
English (en)
Other versions
JP2009206482A5 (ja
JP5535469B2 (ja
Inventor
Yuichi Tanifuji
雄一 谷藤
Takuya Nakajo
卓也 中條
Hirotake Oka
浩偉 岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2008301890A priority Critical patent/JP5535469B2/ja
Publication of JP2009206482A publication Critical patent/JP2009206482A/ja
Publication of JP2009206482A5 publication Critical patent/JP2009206482A5/ja
Application granted granted Critical
Publication of JP5535469B2 publication Critical patent/JP5535469B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32505—Material outside the bonding interface, e.g. in the bulk of the layer connector
    • H01L2224/32506—Material outside the bonding interface, e.g. in the bulk of the layer connector comprising an eutectic alloy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73219—Layer and TAB connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】半導体チップとダイパッド部との間に介在している導電性接着剤の接合信頼性を向上させる。
【解決手段】シリコンチップ３Ａは、ドレインリードＬｄと一体に形成されたダイパッド部４Ｄの上に搭載されており、その主面にはソースパッド７が形成されている。シリコンチップ３Ａの裏面は、パワーＭＯＳＦＥＴのドレインを構成しており、Ａｇペースト５を介してダイパッド部４Ｄの上に接合されている。ソースリードＬｓとソースパッド７は、Ａｌリボン１０によって電気的に接続されている。シリコンチップ３Ａの裏面にはＡｇナノ粒子コート膜９Ａが形成されており、ダイパッド部４Ｄおよびリード（ドレインリードＬｄ、ソースリードＬｓ）の表面にはＡｇナノ粒子コート膜９Ｂが形成されている。
【選択図】図４

Description

本発明は、半導体装置およびその製造技術に関し、特に、導電性接着剤などを介して半導体チップをリードフレームのダイパッド部上に接合したパッケージを有するパワー半導体装置に適用して有効な技術に関するものである。
携帯情報機器の電力制御スイッチや充放電保護回路スイッチなどに使用されるパワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）は、ＳＯＰ８などの小型面実装パッケージに封止されている。
この種のパワー半導体装置用面実装パッケージは、例えば次のような構造を有している。すなわち、パワーＭＯＳＦＥＴが形成された半導体チップは、ドレインリードと一体に形成されたダイパッド部の上に、その主面を上に向けた状態で搭載され、Ａｇペーストなどの導電性接着剤を介してダイパッド部上に接着されている。半導体チップの裏面には、パワーＭＯＳＦＥＴのドレインに接続されたドレイン電極が形成されている。一方、半導体チップの主面には、ソースパッドとゲートパッドが形成されている。ソースパッドは、パワーＭＯＳＦＥＴのオン抵抗を低減するために、ゲートパッドよりも広い面積で構成されている。ソースパッドとゲートパッドのそれぞれは、Ａｕワイヤを介してリードと電気的に接続されている。そして、これらの部材（ダイパッド部、半導体チップ、Ａｕワイヤ、リード）は、モールド樹脂によって封止されている。
技術論文11th Symposium on “Microjoining and Assembly Technology in Electronics”,pp233-238,(2005.2)（非特許文献１）には、パワー半導体装置用の導電性接着剤として、従来のＡｇペーストにＡｇナノ粒子を混合したナノ複合Ａｇペースト材料の適用を検討した報告がなされている。
また、特開２００５−２７７１６８号公報（特許文献１）は、半導体チップのソースパッドとリードとを銅または銅合金からなる板状のクリップで電気的に接続したパワー半導体装置用パッケージを開示している。この特許文献に開示されたパッケージは、ソースパッドとクリップ、およびリードとクリップを、それぞれ導電性接着剤によって接着している。この導電性接着剤は、バインダー樹脂中に塑性を有するアルミニウムあるいはインジウムなどからなる導電性粒子を含有しており、接着による塑性変形前における上記導電性接着剤の少なくとも一部の粒径は、接着されるソースパッドとクリップとの隙間間隔、およびリードとクリップとの隙間間隔の最大値以上の大きさを有することを特徴としている。
特開２００５−２７７１６８号公報 11th Symposium on "Microjoining and Assembly Technology in Electronics",pp233-238,(2005.2)
近年、パワー半導体装置の高性能化に伴って、パワーＭＯＳＦＥＴのオン抵抗をさらに低減することが要求されている。このため、従来は、Ａｕワイヤを介して電気的に接続していたソースパッドとリードを可撓性のある金属リボンで接続することが検討されている。この金属リボンは、例えば厚さが数百μｍ程度のＡｌ箔やＣｕ箔などで構成されており、その幅はソースパッドの幅によっても異なるが、一般的には１ｍｍ前後である。従って、ソースパッドとリードを金属リボンで接続することにより、ソースパッドとリードをＡｕワイヤで接続した場合に比べてソース抵抗を大幅に低減することが可能となる。
ソースパッドおよびリードに金属リボンを接続するには、超音波振動を利用したウェッジボンディング法が用いられる。ところが、金属リボンのボンディング時にソースパッドの表面に印加される超音波振動エネルギーは、Ａｕワイヤのボンディング時にソースパッドの表面に印加される超音波振動エネルギーよりも遙かに大きい（一般に、５Ｗ〜１０Ｗ程度）。そのため、ソースパッドとリードを金属リボンで接続すると、半導体チップとダイパッド部との間に介在しているＡｇペーストなどの導電性接着剤が超音波振動エネルギーによってダメージを受ける。その結果、導電性接着剤の接着強度が低下したり、金属リボンのボンディング時にシリコンチップがダイパッド部から剥離したり、導電性接着剤の電気伝導度が低下したりするなどの不具合が発生する。
本発明の目的は、半導体チップとダイパッド部との間に介在している導電性接着剤の接合信頼性を向上させる技術を提供することにある。
本発明の他の目的は、パワー半導体装置の大容量化を推進する技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明の半導体装置は、ダイパッド部および前記ダイパッド部の近傍に配置された第１リードを有するリードフレームと、前記ダイパッド部上にフェイスアップ方式で搭載され、主面に第１パッドを有する半導体チップと、前記第１リードと前記第１パッドとを電気的に接続する導電体と、前記ダイパッド部、前記半導体チップ、前記導電体および前記第１リードのインナーリード部を封止する樹脂パッケージとを備え、前記リードフレームの表面には、Ａｇのナノ粒子を焼結してなる第１多孔質金属層が形成され、前記ダイパッド部と前記半導体チップの裏面とは、Ａｇペーストを介して接着されているものである。
本発明の半導体装置の製造方法は、以下の工程を含んでいる。（ａ）ダイパッド部および前記ダイパッド部の近傍に配置された第１リードを有するリードフレームを用意し、前記リードフレームの表面に、Ａｇのナノ粒子を焼結してなる第１多孔質金属層を形成する工程、（ｂ）主面に第１パッドを有する半導体チップを用意する工程、（ｃ）前記ダイパッド部上にＡｇペーストを供給した後、前記ダイパッド部上に前記半導体チップをフェイスアップ方式で搭載する工程、（ｄ）前記（ｃ）工程の後、前記Ａｇペーストを硬化させることにより、前記ダイパッド部と前記半導体チップの裏面とを前記Ａｇペーストを介して接着する工程、（ｅ）前記（ｄ）工程の後、前記第１リードと前記第１パッドとを導電体によって電気的に接続する工程、（ｆ）前記（ｅ）工程の後、前記ダイパッド部、前記半導体チップ、前記導電体および前記第１リードのインナーリード部を樹脂封止する工程。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
半導体チップとダイパッド部との間に介在している導電性接着剤の接合信頼性が向上する。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なときを除き、同一または同様な部分の説明を原則として繰り返さない。
（実施の形態１）
図１〜図５は、本実施の形態の半導体装置を示す図であり、図１は外観を示す平面図、図２は外観を示す側面図、図３は内部構造を示す平面図、図４は図３のＡ−Ａ線に沿った断面図、図５は図３のＢ−Ｂ線に沿った断面図である。
本実施の形態の半導体装置１Ａは、小型面実装パッケージの一種であるＳＯＰ８に適用したものである。エポキシ系の樹脂からなるモールド樹脂２の外部には、ＳＯＰ８の外部接続端子を構成する８本のリードＬのアウターリード部が露出している。図１に示すリードＬのうち、１番リードから３番リードまではソースリードＬｓ、４番リードはゲートリードＬｇ、５番リードから８番リードまではドレインリードＬｄである。
モールド樹脂２の内部には、例えば長辺×短辺＝３．９ｍｍ×２．２ｍｍの平面寸法を有するシリコンチップ３Ａが封止されている。このシリコンチップ３Ａの主面には、例えば携帯情報機器の電力制御スイッチや充放電保護回路スイッチなどに使用されるパワーＭＯＳＦＥＴが形成されている。このパワーＭＯＳＦＥＴの構成については後述する。
シリコンチップ３Ａは、４本のドレインリードＬｄ（５番リード〜８番リード）と一体に形成されたダイパッド部４Ｄの上に、その主面を上に向けた状態で搭載されている。シリコンチップ３Ａの裏面には、パワーＭＯＳＦＥＴのドレインに接続されたドレイン電極６が形成されており、このドレイン電極６の表面には、Ａｇナノ粒子コート膜（第２多孔質金属層）９Ａが形成されている。一方、ダイパッド部４Ｄおよび８本のリードＬ（１番リード〜８番リード）は、銅からなり、それらの表面全体もしくは一部には、Ａｇナノ粒子コート膜（第１多孔質金属層）９Ｂが形成されている。そして、２層のＡｇナノ粒子コート膜９Ａ、９Ｂの間には、Ａｇペースト５が形成されている。すなわち、シリコンチップ３Ａのドレイン電極６とダイパッド部４Ｄとは、２層のＡｇナノ粒子コート膜９Ａ、９Ｂとそれらの間に介在するＡｇペースト５によって互いに接合されている。
シリコンチップ３Ａの主面には、ソースパッド（ソース電極）７とゲートパッド８が形成されている。ソースパッド７とゲートパッド８は、シリコンチップ３Ａの最上層に形成されたＡｌ合金膜によって構成されている。ソースパッド７は、パワーＭＯＳＦＥＴのオン抵抗を低減するために、ゲートパッド８よりも広い面積で構成されている。同様の理由から、シリコンチップ３Ａの裏面は、その全面がパワーＭＯＳＦＥＴのドレイン電極６を構成している。
本実施の形態の半導体装置１Ａは、３本のソースリードＬｓ（１番リード〜３番リード）がモールド樹脂２の内部で連結されており、この連結された部分とソースパッド７とがＡｌリボン１０によって電気的に接続されている。Ａｌリボン１０の厚さは０．１ｍｍ程度であり、幅は１ｍｍ程度である。パワーＭＯＳＦＥＴのオン抵抗を低減するためには、Ａｌリボン１０の幅をソースパッド７の幅に近づけることによって、Ａｌリボン１０とソースパッド７の接触面積を大きくすることが望ましい。一方、１本のゲートリードＬｇ（４番リード）とゲートパッド８は、１本のＡｕワイヤ１１によって電気的に接続されている。
図６は、シリコンチップ３Ａとダイパッド部４Ｄとの接合部を拡大して示す断面図である。シリコンチップ３Ａの裏面にはドレイン電極６が形成されており、このドレイン電極６の表面にはＡｇナノ粒子コート膜９Ａが形成されている。同様に、ダイパッド部４Ｄの表面にはＡｇナノ粒子コート膜９Ｂが形成されている。ドレイン電極６は、例えばシリコンチップ３Ａに近い方から、Ｔｉ膜、Ｎｉ膜、Ａｕ膜を順に積層した金属膜によって構成されており、最表面のＡｕ膜は、例えば１００ｎｍ〜５μｍの膜厚で形成されている。また、Ａｇナノ粒子コート膜９Ａ、９Ｂのそれぞれの膜厚は、例えば１００ｎｍ〜１０μｍである。
一方、Ａｇナノ粒子コート膜９Ａ、９Ｂの間に介在するＡｇペースト５は、Ａｇフィラー５Ａをエポキシ樹脂５Ｂに混入した導電性樹脂で構成されており、その膜厚は例えば１０μｍ〜２０μｍである。また、Ａｇペースト５中のＡｇフィラー５Ａの含有量は６５ｗｔ％〜９８ｗｔ％である。Ａｇフィラー５Ａの含有量が６５ｗｔ％より少ないと、電気的な導通特性が不十分となり、９８ｗｔ％より多いと接着特性が低下する。
ここで、Ａｇペースト５中に含まれるＡｇフィラー５Ａの平均粒径は、例えば０．５μｍ〜５０μｍであるのに対し、Ａｇナノ粒子コート膜９Ａ、９Ｂを構成するＡｇ粒子の平均粒径は、例えば１ｎｍ〜５０ｎｍと、Ａｇフィラー５Ａに比べて遙かに微細であるという特徴がある。また、Ａｇナノ粒子コート膜９Ａ、９Ｂは、微細なＡｇ粒子同士が融合・凝集して粗大化した多孔質構造となっており、膜表面の凹凸も顕著で起伏に富んだ膜となっている。このため、Ａｇナノ粒子コート膜９Ａ、９Ｂのそれぞれの界面と接している領域のＡｇペースト５は、エポキシ樹脂５ＢがＡｇナノ粒子コート膜９Ａ、９Ｂの孔内に侵入した状態で硬化している。これにより、エポキシ樹脂５Ｂのアンカー効果によって、シリコンチップ３Ａのドレイン電極６とＡｇペースト５、およびダイパッド部４ＤとＡｇペースト５がそれぞれ強固に接合されることになるので、シリコンチップ３Ａとダイパッド部４Ｄとの界面剥離が抑制される。
また、本実施の形態のＳＯＰ８は、シリコンチップ３Ａが搭載されたダイパッド部４Ｄの上面だけでなく、ダイパッド部４Ｄの裏側、および８本のリードＬのそれぞれの表面全体にＡｇナノ粒子コート膜９Ｂが形成されている。このため、Ａｇナノ粒子コート膜９Ｂの界面と接している領域のモールド樹脂２は、Ａｇナノ粒子コート膜９Ｂの孔内に侵入した状態で硬化している。これにより、モールド樹脂２のアンカー効果によって、ダイパッド部４Ｄの裏面とモールド樹脂２、およびパッケージ内部のリードＬとモールド樹脂２がそれぞれ強固に接合されることになるので、ダイパッド部４Ｄの裏面とモールド樹脂２との界面剥離、およびリードＬとモールド樹脂２との界面剥離も抑制される。
次に、上記シリコンチップ３Ａに形成されたパワーＭＯＳＦＥＴについて簡単に説明する。図７は、パワーＭＯＳＦＥＴの一例であるｎチャネル型のトレンチゲート型パワーＭＯＳＦＥＴを示すシリコンチップ３Ａの要部断面図である。
ｎ＋型単結晶シリコン基板２０の主面には、ｎ−型単結晶シリコン層２１がエピタキシャル成長法によって形成されている。ｎ＋型単結晶シリコン基板２０およびｎ−型単結晶シリコン層２１は、パワーＭＯＳＦＥＴのドレインを構成している。
ｎ−型単結晶シリコン層２１の一部には、ｐ型ウエル２２が形成されている。また、ｎ−型単結晶シリコン層２１の表面の一部には、酸化シリコン膜２３が形成されており、他の一部には複数の溝２４が形成されている。ｎ−型単結晶シリコン層２１の表面のうち、酸化シリコン膜２３で覆われた領域は、素子分離領域を構成し、溝２４が形成された領域は、素子形成領域（アクティブ領域）を構成している。図示はしないが、溝２４の平面形状は、四角形、六角形、八角形などの多角形または一方向に延在するストライプである。
溝２４の底部および側壁には、パワーＭＯＳＦＥＴのゲート酸化膜を構成する酸化シリコン膜２５が形成されている。また、溝２４の内部には、パワーＭＯＳＦＥＴのゲート電極を構成する多結晶シリコン膜２６Ａが埋め込まれている。一方、酸化シリコン膜２３の上部には、上記ゲート電極を構成する多結晶シリコン膜２６Ａと同一工程で堆積した多結晶シリコン膜からなるゲート引き出し電極２６Ｂが形成されている。ゲート電極（多結晶シリコン膜２６Ａ）とゲート引き出し電極２６Ｂは、図示しない領域で電気的に接続されている。
素子形成領域のｎ−型単結晶シリコン層２１には、溝２４よりも浅いｐ−型半導体領域２７が形成されている。このｐ−型半導体領域２７は、パワーＭＯＳＦＥＴのチャネル層を構成している。ｐ−型半導体領域２７の上部には、ｐ−型半導体領域２７より不純物濃度の高いｐ型半導体領域２８が形成されており、さらにｐ型半導体領域２８の上部には、ｎ＋型半導体領域２９が形成されている。ｐ型半導体領域２８は、パワーＭＯＳＦＥＴのパンチスルーストッパー層を構成し、ｎ＋型半導体領域２９は、ソースを構成している。
上記パワーＭＯＳＦＥＴが形成された素子形成領域の上部、およびゲート引き出し電極２６Ｂが形成された素子分離領域の上部には、２層の酸化シリコン膜３０、３１が形成されている。素子形成領域には、酸化シリコン膜３１、３０、ｐ型半導体領域２８およびｎ＋型半導体領域２９を貫通してｐ−型半導体領域２７に達する接続孔３２が形成されている。また、素子分離領域には、酸化シリコン膜３１、３０を貫通してゲート引き出し電極２６Ｂに達する接続孔３３が形成されている。
接続孔３２、３３の内部を含む酸化シリコン膜３１の上部には、薄いＴｉＷ（チタンタングステン）膜と厚いＡｌ膜との積層膜からなるソースパッド７およびゲート配線３４が形成されている。素子形成領域に形成されたソースパッド７は、接続孔３２を通じてパワーＭＯＳＦＥＴのソース（ｎ＋型半導体領域２９）に電気的に接続されている。この接続孔３２の底部には、ソースパッド７とｐ−型半導体領域２７とをオーミック接触させるためのｐ＋型半導体領域３５が形成されている。また、素子分離領域に形成されたゲート配線３４は、接続孔３３の下部のゲート引き出し電極２６Ｂを介してパワーＭＯＳＦＥＴのゲート電極（多結晶シリコン膜２６Ａ）に接続されている。
ソースパッド７にはＡｌリボン１０の一端がウェッジボンディング法によって電気的に接続されている。ソースパッド７は、Ａｌリボン１０をボンディングする際にパワーＭＯＳＦＥＴが受ける衝撃を緩和するため、酸化シリコン膜３０、３１の上部における厚さを３μｍ以上とすることが望ましい。
図８は、シリコンチップ３Ａに形成されたソースパッド７、ゲートパッド８およびゲート配線３４を含む最上層の導電膜と下層のゲート電極（多結晶シリコン膜２６Ａ）とを示す平面図である。ゲート配線３４は、ゲートパッド８に電気的に接続されており、ソースパッド７は、Ａｌ配線３６に電気的に接続されている。また、シリコンチップ３Ａの外周部には、Ａｌ配線３７、３８が形成されている。ゲートパッド８およびＡｌ配線３６、３７、３８は、ソースパッド７およびゲート配線３４と同層の導電膜（ＴｉＷ膜とＡｌ膜との積層膜）で構成されている。実際のシリコンチップ３Ａは、ゲート配線３４およびＡｌ配線３６、３７、３８が図示しない表面保護膜によって覆われているので、シリコンチップ３Ａの表面には、上記した最上層の導電膜のうち、ソースパッド７とゲートパッド８のみが露出している。なお、図７に示す例では、ゲート電極（多結晶シリコン膜２６Ａ）が形成される溝２４の平面形状を四角形としたので、ゲート電極（多結晶シリコン膜２６Ａ）の平面形状も四角形となっている。
次に、上記のように構成されたＳＯＰ８（半導体装置１Ａ）の製造方法について説明する。図９は、ダイパッド部４ＤとリードＬを構成するリードフレームの製造フローを示している。リードフレームを製造するには、まず、図１０に示すようなリードフレーム用の銅条４０を用意する。図１０（ａ）は、コイル状に巻かれた銅条４０の全体図、図１０（ｂ）は、その一部を示す平面図である。銅条４０は、例えば厚さ１００μｍ〜１５０μｍ程度の銅板または銅合金板からなる。
次に、この銅条４０の全面に膜厚１００ｎｍ〜１０μｍ程度のＡｇナノ粒子コート膜９Ｂを形成する。具体的には、Ａｇナノ粒子を揮発性の有機溶媒や純水などに分散させた分散液を調製し、これを浸漬法やスプレー塗布法などを用いて銅条４０の全面に被着する。このとき、分散液中に有機樹脂などを添加して粘度を調整してもよい。
次に、上記銅条４０を２５０℃〜４００℃の大気中で加熱・焼成する。これにより、分散液中の溶媒や樹脂分が消失し、Ａｇナノ粒子同士の融合が始まると共に、銅条４０の表面との融合が始まる。この加熱・焼成工程では、積極的な加圧処理を行う訳ではないので、焼成処理温度の上昇や時間の経過につれてＡｇナノ粒子同士の融合が進んでも、Ａｇナノ粒子コート膜９Ｂが緻密化することはない。このため、焼成後のＡｇナノ粒子コート膜９Ｂは、表面や内部に多数の微細な孔が形成されたポーラスな膜となる。また、銅条４０と接している界面は、部分的に金属接合した状態となる。
次に、銅条４０を水素雰囲気中で還元処理することによって、上記加熱・焼成工程で生成した銅条４０表面の酸化層を除去し、続いて銅条４０をプレス成形することによって、図１１に示すようなリードフレームＬＦを形成する。このように、銅条４０の表面に直接Ａｇナノ粒子コート膜９Ｂを形成する方法によれば、通常のリードフレームの製造工程で行われている銅条４０表面のメッキ処理工程を省略できる利点もある。
一方、上記リードフレームＬＦの製造と並行して、図１２に示す製造フローに従い、シリコンチップ３Ａの裏面にＡｇナノ粒子コート膜９Ａを形成する。具体的には、まず、図１３（ａ）に示すような、裏面にドレイン電極６を形成したシリコンウエハ１２を用意する。このシリコンウエハ１２の主面には、ウエハプロセスに従い、図７に示したパワーＭＯＳＦＥＴを形成し、裏面には、Ｔｉ膜、Ｎｉ膜、Ａｕ膜を順に蒸着してドレイン電極６を形成する。
次に、図１３（ｂ）に示すように、スピンコート法などを用いてシリコンウエハ１２の裏面全体に膜厚１００ｎｍ〜１０μｍ程度のＡｇナノ粒子コート膜９Ａを形成する。Ａｇナノ粒子コート膜９Ａの原料は、前述したＡｇナノ粒子コート膜９Ｂの原料（分散液）と同じものを使用すればよい。
次に、上記シリコンウエハ１２を２５０℃〜４００℃の大気中で加熱・焼成する。これにより、分散液中の溶媒や樹脂分が消失し、Ａｇナノ粒子同士の融合が始まると共に、ドレイン電極６の表面との融合が始まる。この加熱・焼成工程では、積極的な加圧処理を行う訳ではないので、焼成処理温度の上昇や時間の経過につれてＡｇナノ粒子同士の融合が進んでも、Ａｇナノ粒子コート膜９Ａが緻密化することはない。このため、焼成後のＡｇナノ粒子コート膜９Ａは、表面や内部に多数の微細な孔が形成されたポーラスな膜となる。また、ドレイン電極６と接している界面は、部分的に金属接合した状態となる。
次に、シリコンウエハ１２を薬液や純水で洗浄することによって、上記加熱・焼成工程で生成した酸化層などの異物を除去し、続いて図１３（ｃ）に示すように、ダイヤモンドブレードなどを用いてシリコンウエハ１２をダイシングすることにより、ドレイン電極６の表面にＡｇナノ粒子コート膜９Ａが形成されたシリコンチップ３Ａを取得する。
図１４は、前記図９および図１２に示した製造フローを含むＳＯＰ８（半導体装置１Ａ）の全体製造フローを示す図である。
前述した方法で製造されたリードフレームＬＦのダイパッド部４Ｄにシリコンチップ３Ａを搭載するには、まず、図１５に示すように、ディスペンサ４１のシリンジ４２にＡｇペースト５を充填し、図１６に示すように、リードフレームＬＦのダイパッド部４Ｄ上にＡｇペースト５を供給する。次に、図１７に示すように、主面を上に向けたシリコンチップ３Ａをダイパッド部４Ｄ上に押しつける。このとき、Ａｇペースト５中に含まれる未硬化の液状エポキシ樹脂の一部がＡｇナノ粒子コート膜９Ａ、９Ｂの微細な孔内に浸入する。
次に、リードフレームＬＦを２００℃程度で加熱してＡｇペースト５を硬化させる。この硬化処理を行うと、Ａｇペースト５中のエポキシ樹脂は、その一部がＡｇナノ粒子コート膜９Ａ、９Ｂの微細な孔内に入り込んだ状態で硬化する。そのため、Ａｇナノ粒子コート膜９Ａ、９ＢとＡｇペースト５との界面に機械的なアンカー効果が作用し、シリコンチップ３Ａとダイパッド部４ＤとがＡｇナノ粒子コート膜９Ａ、９ＢおよびＡｇペースト５を介して強固に密着する。また、Ａｇナノ粒子コート膜９Ａとドレイン電極６との界面、およびＡｇナノ粒子コート膜９Ｂとダイパッド部４Ｄとの界面にはそれぞれ金属結合が形成されるので、これらの界面の接着強度が増すと共に電気抵抗が低減される。
次に、シリコンチップ３Ａのソースパッド７とソースリードＬｓとに、超音波を利用したウェッジボンディング法によってＡｌリボン１０をボンディングする。
図１８は、Ａｌリボン１０のボンディングに用いるウェッジツールの先端部近傍を示す側面図である。図に示すように、ウェッジツール４４の一方の側面にはリボンガイド４５が取り付けられており、このリボンガイド４５の中を通ったＡｌリボン１０がウェッジツール４４の先端部に送り出されるようになっている。また、ウェッジツール４４のもう一方の側面には、ウェッジツール４４の先端部に送り出されたＡｌリボン１０を切断するカッター４６が上下動可能に取り付けられている。
上記ウェッジツール４４を使用してシリコンチップ３ＡとソースリードＬｓにＡｌリボン１０をボンディングするには、まず、図１９に示すように、リボンガイド４５から送り出されたＡｌリボン１０の先端部をシリコンチップ３Ａのソースパッド７上に位置決めした後、ウェッジツール４４の底面をＡｌリボン１０に圧接して超音波振動を印加する。これにより、ウェッジツール４４の底面と接している領域のＡｌリボン１０がソースパッド７の表面に接合される。
次に、図２０に示すように、ウェッジツール４４を移動させた後、その底面をもう一度Ａｌリボン１０に圧接して超音波振動を印加する。これにより、ウェッジツール４４の底面と接している領域のＡｌリボン１０がソースパッド７の表面に接合される。このように、ソースパッド７の２箇所でＡｌリボン１０をウェッジボンディングすることにより、Ａｌリボン１０とソースパッド７の接続面積を確保することができる。
次に、図２１に示すように、ウェッジツール４４をさらに移動させ、その底面の中心をソースリードＬｓの中心に位置決めした後、ソースリードＬｓ上のＡｌリボン１０にウェッジツール４４の底面を圧接して超音波振動を印加する。これにより、ウェッジツール４４の底面と接している領域のＡｌリボン１０がソースリードＬｓの表面に接合される。
次に、図２２に示すように、ソースリードＬｓの端部上にカッター４６を位置決めして下降させる。これにより、ソースリードＬｓに接合されていない領域のＡｌリボン１０が切断され、ソースパッド７とソースリードＬｓにＡｌリボン１０が接続される。
以上のようにしてシリコンチップ３ＡとソースリードＬｓにＡｌリボン１０をボンディングした後、図２３に示すように、シリコンチップ３Ａのゲートパッド８とゲートリーＬｇとに、熱と超音波を利用したボールボンディング法によってＡｕワイヤ１１をボンディングする。
次に、モールド金型を用いてシリコンチップ３Ａ（およびダイパッド部４Ｄ、Ａｌリボン１０、Ａｕワイヤ１１、リードＬのインナーリード部）をモールド樹脂２で封止する（図２４）。このモールド工程では、モールド樹脂２を構成するエポキシ樹脂の一部がリードＬの表面に形成されたＡｇナノ粒子コート膜９Ｂの微細な孔内に入り込んだ状態で硬化する。そのため、Ａｇナノ粒子コート膜９Ｂとモールド樹脂２との界面に機械的なアンカー効果が作用し、リードＬとモールド樹脂２とがＡｇナノ粒子コート膜９Ｂを介して強固に密着する。
その後、モールド樹脂２の外部に露出したリードＬの不要部分を切断・除去した後、リードＬをガルウィング状に成形し、最後に、製品の良・不良を判別する選別工程を経てＳＯＰ８（半導体装置１Ａ）が完成する。
このように、本実施の形態によれば、シリコンチップ３Ａの裏面にＡｇナノ粒子コート膜９Ａを形成し、ダイパッド部４ＤおよびリードＬの表面にＡｇナノ粒子コート膜９Ｂを形成することによって、シリコンチップ３Ａとダイパッド部４Ｄとの密着力を強化することができる。
なお、本実施の形態では、リードフレームＬＦ（ダイパッド部４ＤおよびリードＬ）の表面にＡｇナノ粒子コート膜９Ｂを形成し、シリコンチップ３Ａの裏面のドレイン電極６にＡｇナノ粒子コート膜９Ａを形成したが、製造工程を簡略化するために、ドレイン電極６の表面にＡｇナノ粒子コート膜９Ａを形成する工程を省略してもよい。この場合は、シリコンチップ３Ａとダイパッド部４Ｄとの密着力が若干低下するが、Ａｇペースト５のみでシリコンチップ３Ａとダイパッド部４Ｄとを接合する従来技術よりも強固な密着力が得られる。また、リードＬとモールド樹脂２とは、Ａｇナノ粒子コート膜９Ｂを介して強固に密着するので、従来技術よりも強固な密着力が得られる。
また、リードフレームＬＦの材料として銅を用いたが、例えばＦｅ−Ｎｉ合金を用いてもよい。この場合も、Ｆｅ−Ｎｉ合金の表面に前述した方法で直接Ａｇナノ粒子コート膜９Ｂを形成することにより、同様の効果を得ることができる。
（実施の形態２）
図２５は、本実施の形態の半導体装置の内部構造を示す平面図、図２６は、図２５のＣ−Ｃ線に沿った断面図である。
本実施の形態の半導体装置１Ｂは、前記実施の形態１と同じくＳＯＰ８に適用したものであるが、前記実施の形態１のＳＯＰ８との相違点は、Ａｇペースト５を使用せずにシリコンチップ３Ａとダイパッド部４Ｄとを直接接合していることである。また、リードＬとソースパッド７とは、Ａｌリボン１０ではなく、複数本のＡｕワイヤ１１によって電気的に接続されている。
すなわち、シリコンチップ３Ａは、ドレインリードＬｄと一体に形成されたダイパッド部４Ｄの上に、その主面を上に向けた状態で搭載されている。シリコンチップ３Ｂの裏面には、パワーＭＯＳＦＥＴのドレインに接続されたドレイン電極６が形成されており、このドレイン電極６の表面には、Ａｇナノ粒子コート膜９Ａが形成されている。一方、ダイパッド部４Ｄおよび８本のリードＬは、銅または銅合金からなり、それらの表面には、Ａｇナノ粒子コート膜９Ｂが形成されている。そして、シリコンチップ３Ａの裏面（ドレイン電極６）とダイパッド部４Ｄとは、２層のＡｇナノ粒子コート膜９Ａ、９Ｂによって互いに接合されている。
シリコンチップ３Ａの主面には、ソースパッド（ソース電極）７とゲートパッド８が形成されている。ソースパッド７とゲートパッド８は、シリコンチップ３Ａの最上層に形成されたＡｌ合金膜によって構成されている。ソースパッド７は、パワーＭＯＳＦＥＴのオン抵抗を低減するために、ゲートパッド８よりも広い面積で構成されている。同様の理由から、シリコンチップ３Ａの裏面は、その全面がパワーＭＯＳＦＥＴのドレイン電極６を構成している。
本実施の形態の半導体装置１Ｂは、３本のソースリードＬｓ（１番リード〜３番リード）がモールド樹脂２の内部で連結されており、この連結された部分とソースパッド７とが複数本のＡｕワイヤ１１によって電気的に接続されている。一方、１本のゲートリードＬｇとゲートパッド８は、１本のＡｕワイヤ１１によって電気的に接続されている。
次に、上記のように構成されたＳＯＰ８（半導体装置１Ｂ）の製造方法を、図２７の製造フロー図に従って説明する。
まず、前記実施の形態１と同様の方法でリードフレームＬＦの表面にＡｇナノ粒子コート膜９Ｂを形成し、シリコンチップ３Ａの裏面（ドレイン電極６）にＡｇナノ粒子コート膜９Ｂを形成する。ここまでの工程は、前記実施の形態１で説明した工程と同じである。
次に、図２８に示すように、加熱機構（図示せず）を備えたダイボンディングステージ４８上にリードフレームＬＦを載せて２５０〜３５０℃で加熱する。そして、主面を上に向けたシリコンチップ３Ａをボンディングコレット４９で吸着・保持してダイパッド部４Ｄ上に載せた後、ボンディングコレット４９でシリコンチップ３Ａをダイパッド部４Ｄに押しつける。
このように、ダイパッド部４Ｄ上にシリコンチップ３Ａを熱圧着することにより、表面や内部に多数の微細な孔が形成されたポーラスなＡｇナノ粒子コート膜９Ａ、９Ｂ同士が互いの内部に侵入し、両者の界面に機械的なアンカー効果が生じるので、シリコンチップ３Ａとダイパッド部４ＤとがＡｇナノ粒子コート膜９Ａ、９Ｂを介して強固に密着する。また、Ａｇナノ粒子コート膜９Ａとドレイン電極６との界面、およびＡｇナノ粒子コート膜９Ｂとダイパッド部４Ｄとの界面にはそれぞれ金属結合が形成されるので、これらの界面の接着強度が増すと共に電気抵抗が低減される。
次に、シリコンチップ３Ａのソースパッド７とソースリードＬｓとの間、およびゲートパッド８とゲートリードＬｇとの間に、熱と超音波を利用したボールボンディング法によってＡｕワイヤ１１をボンディングする。ソースパッド７とソースリードＬｓとをＡｌリボン１０に代えてＡｕワイヤ１１で接続する理由は、シリコンチップ３Ａの裏面（ドレイン電極６）とダイパッド部４Ｄとの接合面に与えるダメージを低減するためである。すなわち、Ａｌリボン１０のボンディング時にソースパッド７の表面に印加される超音波振動エネルギーは、Ａｕワイヤ１１のボンディング時にソースパッド７の表面に印加される超音波振動エネルギーよりも遙かに大きい。また、Ａｇペースト５を使用しない本実施の形態では、シリコンチップ３Ａの裏面（ドレイン電極６）とダイパッド部４Ｄとが薄いＡｇナノ粒子コート膜９Ａ、９Ｂを介して密着している。そのため、ソースパッド７とソースリードＬｓとをＡｌリボン１０で接続すると、Ａｇナノ粒子コート膜９Ａ、９Ｂの接合面に大きなダメージが加わり、両者の密着力が低下するからである。
次に、モールド金型を用いてシリコンチップ３Ａ（およびダイパッド部４Ｄ、Ａｕワイヤ１１、リードＬのインナーリード部）をモールド樹脂２で封止する。このモールド工程では、モールド樹脂２を構成するエポキシ樹脂の一部がリードＬの表面に形成されたＡｇナノ粒子コート膜９Ｂの微細な孔内に入り込んだ状態で硬化する。そのため、Ａｇナノ粒子コート膜９Ｂとモールド樹脂２との界面に機械的なアンカー効果が作用し、リードＬとモールド樹脂２とがＡｇナノ粒子コート膜９Ｂを介して強固に密着する。
その後、モールド樹脂２の外部に露出したリードＬの不要部分を切断・除去した後、リードＬをガルウィング状に成形し、最後に、製品の良・不良を判別する選別工程を経て半導体装置１Ｂが完成する。
このように、本実施の形態の製造方法によれば、ダイパッド部４Ｄの上にＡｇペースト５を供給する工程が不要となるので、製造工程を簡略化することができる。
また、本実施の形態では、リードフレームＬＦ（ダイパッド部４ＤおよびリードＬ）の表面にＡｇナノ粒子コート膜９Ｂを形成し、シリコンチップ３Ａの裏面のドレイン電極６にＡｇナノ粒子コート膜９Ａを形成したが、製造工程をさらに簡略化するために、ドレイン電極６の表面にＡｇナノ粒子コート膜９Ａを形成する工程、またはリードフレームＬＦの表面にＡｇナノ粒子コート膜９Ｂを形成する工程のいずれか一方を省略してもよい。
（実施の形態３）
図２９は、本実施の形態の半導体装置の断面図である。本実施の形態の半導体装置１Ｃは、裏面にドレイン電極を有しないシリコンチップ３Ｃをダイパッド部４Ｄの上に搭載したものであり、その特徴は、半田材料やＡｇペースト５を使用せずにシリコンチップ３Ｃとダイパッド部４Ｄとを直接接合していることである。また、前記実施の形態１の半導体装置１Ａとの相違点は、シリコンチップ３Ｃのサイズが前記実施の形態１のシリコンチップ３Ａよりも大きいことである。すなわち、前記実施の形態１のシリコンチップ３Ａは、長辺の寸法が４ｍｍ未満であったが、本実施の形態のシリコンチップ３Ｃは、長辺の寸法が４ｍｍを超えている。従って、チップサイズが大きくなった分、前記実施の形態１の半導体装置１Ａに比べてパワーＭＯＳＦＥＴの容量が大きくなっている。
従来、裏面にドレイン電極を有しないシリコンチップを使用するパワー半導体装置は、Ａｕメッキされたリードフレームのダイパッド部上にＡｕ−Ｓｉ共晶合金層を形成することによって、シリコンチップをダイパッド部上に搭載している。しかし、Ａｕ−Ｓｉ共晶合金の共晶点は３６３℃であり、量産性を考慮した場合、４１０℃〜４７０℃程度のボンディング温度が必要となるので、パワー素子に与える熱的ダメージが大きい。また、Ａｕ−Ｓｉ共晶合金層は、ハードソルダーとも呼ばれるように、硬度が非常に高いので、シリコンチップとダイパッド部との熱膨張係数差を考慮した場合、サイズが大きいシリコンチップのボンディングには適用が困難とされている。
そこで、本実施の形態では、前記実施の形態２と同様、Ａｇナノ粒子コート膜９Ａ、９Ｂを使用してシリコンチップ３Ｃをダイパッド部４Ｄの上に搭載する。具体的には、シリコンチップ３Ｃの裏面に前述した方法でＡｇナノ粒子コート膜９Ａを形成し、リードフレームＬＦの全面にも前述した方法でＡｇナノ粒子コート膜９Ｂを形成する。そして、前記図２８に示したように、ダイボンディングステージ４８上にリードフレームＬＦを載せて２５０〜３５０℃で加熱した後、主面を上に向けたシリコンチップ３Ｃをボンディングコレット４９で吸着・保持してダイパッド部４Ｄ上に載せ、ボンディングコレット４９でシリコンチップ３Ｃを下方に押しつける。このときの荷重は例えば５０ｇ〜８０ｇ、時間は５ｍｓｅｃ〜２０ｍｓｅｃである。また、リードフレームＬＦを加熱する際は、その表面の酸化を防ぐために、例えば窒素などの不活性ガス雰囲気中で加熱することが望ましい。
このように、本実施の形態の製造方法によれば、Ａｕ−Ｓｉ共晶合金層の共晶点（３６３℃）よりも低い温度でシリコンチップ３Ｃをダイボンディングすることができるので、シリコンチップ３Ｃに形成されたパワーＭＯＳＦＥＴに与える熱的ダメージを低減することができる。しかも、Ａｇナノ粒子コート膜９Ａ、９ＢはＡｕ−Ｓｉ共晶合金層に比べて低弾性であることから、サイズが大きいシリコンチップ３Ｃのダイボンディングに適用した場合でも、シリコンチップ３Ｃとダイパッド部４Ｄとの接合信頼性を確保することができる。
なお、本実施の形態においても、製造工程をさらに簡略化するために、シリコンチップ３Ｃの裏面にＡｇナノ粒子コート膜９Ａを形成する工程、またはリードフレームＬＦの表面にＡｇナノ粒子コート膜９Ｂを形成する工程のいずれか一方を省略してもよい。
（実施の形態４）
図３０〜図３２は、本実施の形態の半導体装置を示す図であり、図３０は表面側の外観を示す平面図、図３１は裏面側の外観を示す平面図、図３２は内部構造を示す平面図である。
本実施の形態の半導体装置１Ｄは、小型面実装パッケージの一種であるＨＷＳＯＮ８に適用したものである。エポキシ系の樹脂からなるモールド樹脂２の底面には、ＨＷＳＯＮ８の外部接続端子を構成する８本のリードＬのアウターリード部が露出している。図３０に示すリードＬのうち、１番リードから３番リードまではソースリードＬｓ、４番リードはゲートリードＬｇ、５番リードから８番リードまではドレインリードＬｄである。
モールド樹脂２の内部には、前記実施の形態１と同じパワーＭＯＳＦＥＴが形成されたシリコンチップ３Ａが封止されている。シリコンチップ３Ａは、４本のドレインリードＬｄ（５番リード〜８番リード）と一体に形成されたダイパッド部４Ｄの上に、その主面を上に向けた状態で搭載されている。ダイパッド部４Ｄの裏面は、８本のリードＬのアウターリード部と同じく、モールド樹脂２の底面から露出している。ダイパッド部４Ｄおよび８本のリードＬ（１番リード〜８番リード）は、銅またはＦｅ−Ｎｉ合金からなり、それらの表面には、Ｎｉ膜とＡｕ膜とを積層した２層構造のメッキ層（図示せず）が形成されている。
前記実施の形態１と同じく、シリコンチップ３Ａの主面には、ソースパッド（ソース電極）７とゲートパッド８が形成されている。そして、３本のソースリードＬｓ（１番リード〜３番リード）がモールド樹脂２の内部で連結されており、この連結された部分とソースパッド７とがＡｌリボン１０によって電気的に接続されている。また、１本のゲートリードＬｇ（４番リード）とゲートパッド８は、１本のＡｕワイヤ１１によって電気的に接続されている。
シリコンチップ３Ａのドレイン電極６とダイパッド部４Ｄとは、それらの間に介在するＡｇペースト１４によって互いに接合されている。このＡｇペースト１４の構成については、以下で説明する。
ところで、上記シリコンチップ３Ａのように、ソースリードＬｓとソースパッド７とをＡｌリボン１０で接続する場合は、Ａｌリボン１０のボンディング時にソースパッド７の表面に大きな超音波振動エネルギーが印加される。この超音波振動エネルギーは、Ａｕワイヤ１１のボンディング時に印加される超音波振動エネルギーよりも遙かに大きい（５Ｗ〜１０Ｗ程度）ため、ドレイン電極６とダイパッド部４Ｄとの間に介在するＡｇペーストにダメージを与える。その結果、シリコンチップ３Ａとダイパッド部４Ｄとの接合強度が低下し、場合によっては、Ａｇペーストにクラックが生じてシリコンチップ３Ａがダイパッド部４Ｄから剥離することがある。
そこで、本発明者は、Ａｇペーストの物性について検討した結果、Ａｌリボンのボンディング時に印加される大きな超音波振動エネルギーにも耐えられるＡｇペーストを実現するためには、Ａｇペーストに含まれる樹脂の弾性率を低下させることと、導電性樹脂の剪断強度を最適化することが重要なファクターになることを見出した。
一般に、シリコンチップのダイボンディングに使用されるＡｇペーストは、Ａｇフィラーを熱硬化性エポキシ樹脂に混入した導電性樹脂で構成されている。そこで、Ａｇペーストに使用される熱硬化性樹脂を、熱硬化性樹脂と低弾性率の熱可塑性樹脂との混合樹脂に替えたところ、Ａｌリボンのボンディング時に印加される超音波振動エネルギーによっても劣化し難いＡｇペーストを実現することができた。
ところが、熱可塑性樹脂は、熱硬化性樹脂に比べて耐熱性が低いことから、熱可塑性樹脂を含むＡｇペーストに高熱が加わると、樹脂のバルク強度が低下する結果、Ａｇペーストにクラックが発生し、電気伝導度や信頼性の低下を引き起こす。特に、本実施の形態の半導体装置１Ｄ（ＨＷＳＯＮ８）のように、広い面積のダイパッド部４Ｄがモールド樹脂２の底面から露出しているパッケージの場合は、パッケージを配線基板に実装する際の半田リフロー工程でダイパッド部４Ｄに２６０℃前後の高熱が加わるため、熱可塑性樹脂を含むＡｇペーストを使用した場合には、樹脂のバルク強度が低下し易い。
本実施の形態で使用するＡｇペースト１４は、上記のような課題を解決するために開発されたものであり、その特徴は、Ａｇフィラーをベース樹脂となる熱硬化性樹脂（例えば熱硬化性エポキシ樹脂）に混入した通常のＡｇペーストに、８μｍ〜２０μｍ、より好ましくは８μｍ〜１０μｍの粒径を有する第２の熱硬化性樹脂からなるスペーサー樹脂を配合したことにある。スペーサー樹脂の粒径が８μｍ未満では、Ａｌリボンボンディング時の超音波振動エネルギーに耐えられるＡｇペースト厚を確保することが困難である。他方、スペーサー樹脂の粒径が２０μｍを超えるとＡｇペーストの膜厚が大きくなり過ぎ、Ａｇペースト中にボイドが発生して接着強度が低下する。また、スペーサー樹脂の弾性率は、４ＧＰａ以下とすることが望ましい。
図３３は、スペーサー樹脂を配合したＡｇペースト１４の製造フロー図である。Ａｇペースト１４を製造するには、まず、通常のＡｇペーストに使用されるＡｇフィラーと熱硬化性樹脂（例えば熱硬化性エポキシ樹脂）とに溶剤を加えて粘度を調整した後、ロールで混練する。次に、この混練物を真空脱泡して内部の気泡を除去した後、例えば１０μｍ程度の粒径を有する第２の熱硬化性樹脂（例えば熱硬化性エポキシ樹脂）からなるスペーサー樹脂を配合し、さらに混練する。スペーサー樹脂を混練する際は、その潰れや破壊を防ぐために、ロールによる混練は避け、例えばミキサーを使って混練する。これにより、１０μｍ程度の粒径を有するスペーサー樹脂が配合されたＡｇペースト１４が完成する。
図３４は、このＡｇペースト１４を使った半導体装置１Ｄ（ＨＷＳＯＮ８）の製造フロー図である。Ａｇペースト１４をダイパッド部４Ｄの上に供給する方法は、前記図１５、図１６に示した方法と同じであり、通常のＡｇペーストを供給する方法と変わりない。また、その他の製造工程も従来の製造工程をそのまま適用することができる。
上記スペーサー樹脂が配合されたＡｇペースト１４の効果を図３５を用いて説明する。図の比較例のように、ベース樹脂となる樹脂と溶剤とを含む液状樹脂にＡｇフィラーが充填されたＡｇペーストを硬化させると、液状樹脂が収縮すると共に溶剤が揮発するために、Ａｇペーストの膜厚は硬化前に比べて薄くなる。Ａｇペーストの膜厚が薄くなると、Ａｌリボンのボンディング時の超音波振動エネルギーによるＡｇペーストの変形量が大きくなり、最大応力が大きくなる。ここで、最大応力とは、シリコンチップ３Ａ、ダイパッド部４Ｄおよびそれらの間に介在するＡｇペースト１４の各部に加わる応力のうち、最大の応力を意味し、通常は、シリコンチップ３Ａの端部とＡｇペースト１４との接合部に加わる応力が最大となる。
これに対し、前記のように構成されたスペーサー樹脂１５が配合されている本発明のＡｇペースト１４の場合は、ベース樹脂となる樹脂と溶剤とを含む液状樹脂を硬化させた時にベース樹脂が収縮しても、あらかじめ硬化させたスペーサー樹脂１５は収縮しないので、Ａｇペースト１４の膜厚がスペーサー樹脂１５の粒径以下に薄くなることはない。これにより、Ａｌリボンのボンディング時にＡｇペースト１４に加わる最大応力が小さくなるので、Ａｌリボンのボンディング時に印加される超音波振動に対する耐性が向上する。また、本実施の形態のＡｇペースト１４は、熱可塑性樹脂を含まないので、半田リフロー工程でダイパッド部４Ｄに高熱（約２６０℃）が加わっても、樹脂のバルク強度が低下し難いという特徴がある。
図３６は、Ａｇペーストの厚さとＡｇペースト破断超音波出力の関係を示したグラフである。図中の□（四角）印は、Ａｇペーストの厚さが５μｍ、１０μｍ、１５μｍの時のＡｇペースト破断超音波出力を示している。ここで、Ａｇペースト破断超音波出力とは、金属リボンのボンディング時にＡｇペーストが破断する超音波出力を意味する。また、金属リボンボンディング安定領域とは、金属リボンのボンディング時にＡｇペーストに印加される超音波振動エネルギー（５Ｗ〜１０Ｗ程度）によってＡｇペーストが破断しない領域を示している。
このグラフから、Ａｇペースト厚が５μｍ時のＡｇペースト破断超音波出力は、金属リボンボンディング安定領域外であり、Ａｇペーストを破断させることなく金属リボンボンディングを実施することができないことが判る。一方、Ａｇペースト厚１０μｍ、１５μｍ時のＡｇペースト破断超音波出力は、金属リボンボンディング安定領域内であり、Ａｇペーストを破断させることなく金属リボンボンディングが可能であることが判る。この結果から、Ａｇペーストにスペーサー樹脂１５を添加することにより、Ａｇペースト破断超音波出力が金属リボンボンディング安定領域内にあるようなＡｇペースト厚を確保することが可能となる。
図３７は、Ａｇペースト厚さと、金属リボンボンディング時にＡｇペーストに加わる最大応力との関係を示したグラフである。図中の数値（５μｍ、１０μｍ、２０μｍ）は、それぞれＡｇペーストの厚さを示している。また、ここでのチップサイズは、Ａｇペーストに加わる応力方向に対して平行な方向のチップ辺長さを意味している。このグラフから、チップサイズに依らず、Ａｇペースト厚さが１０〜２０μｍの時に最大応力を低減できることが判る。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
前記実施の形態では、ＳＯＰ８やＨＷＳＯＮ８に適用した半導体装置について説明したが、各種のパワー半導体用パッケージに適用することができる。また、シリコンチップに形成されるパワー素子は、パワーＭＯＳＦＥＴに限定されるものではなく、例えば絶縁ゲートバイポーラトランジスタ(Insulated Gate Bipolar Transistor:ＩＧＢＴ）などであってもよい。
本発明において、スペーサー樹脂としては、エポキシ樹脂、アクリル樹脂、ポリイミド樹脂、ポリエステル樹脂等が使用可能である。また、これらの樹脂の弾性率は、０．５〜４ＧＰａが望ましい。
本発明は、携帯情報機器の電力制御スイッチや充放電保護回路スイッチなどに使用されるパワー半導体装置に利用することができる。
本発明の実施の形態１である半導体装置の外観を示す平面図である。 本発明の実施の形態１である半導体装置の外観を示す側面図である。 本発明の実施の形態１である半導体装置の内部構造を示す平面図である。 図３のＡ−Ａ線に沿った断面図である。 図３のＢ−Ｂ線に沿った断面図である。 シリコンチップとダイパッド部との接合部を拡大して示す断面図である。 シリコンチップに形成されたパワーＭＯＳＦＥＴを示す要部断面図である。 シリコンチップに形成されたソースパッド、ゲートパッドおよびゲート配線を含む最上層の導電膜と下層のゲート電極とを示す平面図である。 実施の形態１で用いるリードフレームの製造工程を示すフロー図である。 （ａ）は、実施の形態１で用いるリードフレームをの原料となる銅条を示す側面図、（ｂ）は、この銅条の部分平面図である。 リードフレームの完成状態を示す平面図である。 実施の形態１で用いるシリコンチップの製造工程を示すフロー図である。 （ａ）、（ｂ）、（ｃ）は、半導体ウエハの裏面にＡｇナノ粒子コート膜を形成する方法を工程順に示す説明図である。 実施の形態１による半導体装置の製造工程を示すフロー図である。 実施の形態１による半導体装置の製造工程で用いるディスペンサの側面図である。 実施の形態１による半導体装置の製造方法を示すリードフレームの要部平面図である。 実施の形態１による半導体装置の製造方法を示すリードフレームの要部平面図である。 実施の形態１による半導体装置の製造工程で用いるウェッジツールの要部側面図である。 実施の形態１によるＡｌリボンのボンディング工程を示す要部断面図である。 実施の形態１によるＡｌリボンのボンディング工程を示す要部断面図である。 実施の形態１によるＡｌリボンのボンディング工程を示す要部断面図である。 実施の形態１によるＡｌリボンのボンディング工程を示す要部断面図である。 実施の形態１による半導体装置の製造方法を示すリードフレームの要部平面図である。 実施の形態１による半導体装置の製造方法を示すリードフレームの要部平面図である。 本発明の実施の形態２である半導体装置の内部構造を示す平面図である。 図２５のＣ−Ｃ線に沿った断面図である。 実施の形態２による半導体装置の製造工程を示すフロー図である。 実施の形態２による半導体チップのボンディング方法を示す概略断面図である。 本発明の実施の形態３である半導体装置を示す断面図である。 本発明の実施の形態４である半導体装置の表面側外観を示す平面図である。 本発明の実施の形態４である半導体装置の裏面側外観を示す平面図である。 本発明の実施の形態４である半導体装置の内部構造を示す平面図である。 実施の形態４で用いるＡｇペーストの製造工程を示すフロー図である。 実施の形態４による半導体装置の製造工程を示すフロー図である。 実施の形態４で用いるＡｇペーストの効果を説明する図である。 Ａｇペーストの厚さとＡｇペースト破断超音波出力の関係を示したグラフである。 Ａｇペースト厚さと金属リボンボンディング時にＡｇペーストに加わる最大応力との関係を示したグラフである。
符号の説明
１Ａ、１Ｂ、１Ｃ 半導体装置（ＳＯＰ８）
１Ｄ 半導体装置（ＨＷＳＯＮ８）
２ モールド樹脂
３Ａ、３Ｂ、３Ｃ シリコンチップ
４Ｄ ダイパッド部
５ Ａｇペースト
５Ａ Ａｇフィラー
５Ｂ エポキシ樹脂
６ ドレイン電極
７ ソースパッド（ソース電極）
８ ゲートパッド
９Ａ、９Ｂ Ａｇナノ粒子コート膜（多孔質金属層）
１０ Ａｌリボン
１１ Ａｕワイヤ
１２ シリコンウエハ
１４ Ａｇペースト
１５ スペーサー樹脂
２０ ｎ＋型単結晶シリコン基板
２１ ｎ−型単結晶シリコン層
２２ ｐ型ウエル
２３ 酸化シリコン膜
２４ 溝
２５ 酸化シリコン膜（ゲート酸化膜）
２６Ａ 多結晶シリコン膜（ゲート電極）
２６Ｂ ゲート引き出し電極
２７ ｐ−型半導体領域
２８ ｐ型半導体領域
２９ ｎ＋型半導体領域（ソース）
３０、３１ 酸化シリコン膜
３２、３３ 接続孔
３４ ゲート配線
３５ ｐ＋型半導体領域
３６、３７、３８ Ａｌ配線
４０ 銅条
４１ ディスペンサ
４２ シリンジ
４４ ウェッジツール
４５ リボンガイド
４６ カッター
４８ ダイボンディングステージ
４９ ボンディングコレット
Ｌ リード
Ｌｄ ドレインリード
ＬＦ リードフレーム
Ｌｇ ゲートリード
Ｌｓ ソースリード

Claims (26)

  1. ダイパッド部および前記ダイパッド部の近傍に配置された第１リードを有するリードフレームと、
    前記ダイパッド部上にフェイスアップ方式で搭載され、主面に第１パッドを有する半導体チップと、
    前記第１リードと前記第１パッドとを電気的に接続する導電体と、
    前記ダイパッド部、前記半導体チップ、前記導電体および前記第１リードのインナーリード部を封止する樹脂パッケージとを備え、
    前記リードフレームの表面には、Ａｇのナノ粒子を焼結してなる第１多孔質金属層が形成され、
    前記ダイパッド部と前記半導体チップの裏面とは、Ａｇペーストを介して接着されていることを特徴とする半導体装置。
  2. 前記第１多孔質金属層を構成する前記ナノ粒子の平均粒径は、１ｎｍ〜５０ｎｍであることを特徴とする請求項１記載の半導体装置。
  3. 前記第１リードと前記第１パッドとを電気的に接続する前記導電体は、金属リボンであることを特徴とする請求項１記載の半導体装置。
  4. 前記半導体チップにはパワーＭＯＳＦＥＴが形成され、前記第１パッドは、前記パワーＭＯＳＦＥＴのソース電極を構成していることを特徴とする請求項３記載の半導体装置。
  5. 前記半導体チップの裏面には、前記パワーＭＯＳＦＥＴのドレイン電極が形成されていることを特徴とする請求項４記載の半導体装置。
  6. 前記半導体チップの裏面には、Ａｇのナノ粒子を焼結してなる第２多孔質金属層が形成されていることを特徴とする請求項１記載の半導体装置。
  7. 前記第２多孔質金属層を構成する前記ナノ粒子の平均粒径は、１ｎｍ〜５０ｎｍであることを特徴とする請求項６記載の半導体装置。
  8. ダイパッド部および前記ダイパッド部の近傍に配置された第１リードを有するリードフレームと、
    前記ダイパッド部上にフェイスアップ方式で搭載され、主面に第１パッドを有する半導体チップと、
    前記第１リードと前記第１パッドとを電気的に接続する導電体と、
    前記ダイパッド部、前記半導体チップ、前記導電体および前記第１リードのインナーリード部を封止する樹脂パッケージとを備え、
    前記リードフレームの表面および前記半導体チップの裏面の少なくとも一方には、Ａｇのナノ粒子を焼結してなる多孔質金属層が形成され、
    前記ダイパッド部と前記半導体チップの裏面とは、前記多孔質金属層を介して接着されていることを特徴とする半導体装置。
  9. 前記多孔質金属層を構成する前記ナノ粒子の平均粒径は、１ｎｍ〜５０ｎｍであることを特徴とする請求項８記載の半導体装置。
  10. 前記第１リードと前記第１パッドとを電気的に接続する前記導電体は、金属ワイヤまたは金属リボンであることを特徴とする請求項８記載の半導体装置。
  11. 前記半導体チップにはパワーＭＯＳＦＥＴが形成され、前記第１パッドは、前記パワーＭＯＳＦＥＴのソース電極を構成していることを特徴とする請求項８記載の半導体装置。
  12. 前記半導体チップの裏面には、前記パワーＭＯＳＦＥＴのドレイン電極が形成されていることを特徴とする請求項１１記載の半導体装置。
  13. ダイパッド部および前記ダイパッド部の近傍に配置された第１リードを有するリードフレームと、
    前記ダイパッド部上にフェイスアップ方式で搭載され、主面に第１パッドを有する半導体チップと、
    前記第１リードと前記第１パッドとを電気的に接続する導電体と、
    前記ダイパッド部、前記半導体チップ、前記導電体および前記第１リードのインナーリード部を封止する樹脂パッケージとを備え、
    前記ダイパッド部と前記半導体チップの裏面とは、Ａｇフィラーと、ベース樹脂となる第１熱硬化性樹脂と、８μｍ〜２０μｍの粒径を有する第２熱硬化性樹脂からなるスペーサー樹脂とを含むＡｇペーストを介して接着されていることを特徴とする半導体装置。
  14. 前記第１リードと前記第１パッドとを電気的に接続する前記導電体は、金属リボンであることを特徴とする請求項１３記載の半導体装置。
  15. 前記半導体チップにはパワーＭＯＳＦＥＴが形成され、前記第１パッドは、前記パワーＭＯＳＦＥＴのソース電極を構成し、前記半導体チップの裏面には、前記パワーＭＯＳＦＥＴのドレイン電極が形成されていることを特徴とする請求項１４記載の半導体装置。
  16. 以下の工程を含む半導体装置の製造方法：
    （ａ）ダイパッド部および前記ダイパッド部の近傍に配置された第１リードを有するリードフレームを用意し、前記リードフレームの表面に、Ａｇのナノ粒子を焼結してなる第１多孔質金属層を形成する工程、
    （ｂ）主面に第１パッドを有する半導体チップを用意する工程、
    （ｃ）前記ダイパッド部上にＡｇペーストを供給した後、前記ダイパッド部上に前記半導体チップをフェイスアップ方式で搭載する工程、
    （ｄ）前記（ｃ）工程の後、前記Ａｇペーストを硬化させることにより、前記ダイパッド部と前記半導体チップの裏面とを前記Ａｇペーストを介して接着する工程、
    （ｅ）前記（ｄ）工程の後、前記第１リードと前記第１パッドとを導電体によって電気的に接続する工程、
    （ｆ）前記（ｅ）工程の後、前記ダイパッド部、前記半導体チップ、前記導電体および前記第１リードのインナーリード部を樹脂封止する工程。
  17. 前記第１多孔質金属層を構成する前記ナノ粒子の平均粒径は、１ｎｍ〜５０ｎｍであることを特徴とする請求項１６記載の半導体装置の製造方法。
  18. 前記第１リードと前記第１パッドとを電気的に接続する前記導電体は、金属リボンであり、前記金属リボンは、超音波振動を印加したウェッジボンディング法によって、前記第１リードおよび前記第１パッドに接続されることを特徴とする請求項１６記載の半導体装置の製造方法。
  19. 前記半導体チップにはパワーＭＯＳＦＥＴが形成され、前記第１パッドは、前記パワーＭＯＳＦＥＴのソース電極を構成していることを特徴とする請求項１６記載の半導体装置の製造方法。
  20. 前記半導体チップの裏面には、前記パワーＭＯＳＦＥＴのドレイン電極が形成されていることを特徴とする請求項１９記載の半導体装置の製造方法。
  21. 前記（ｂ）工程は、
    （ｂ１）半導体ウエハの主面に半導体素子と前記半導体素子に接続された前記第１パッドとを形成する工程、
    （ｂ２）前記（ｂ１）工程の後、前記半導体ウエハの裏面に、Ａｇのナノ粒子を焼結してなる第２多孔質金属層を形成する工程、
    （ｂ３）前記（ｂ２）工程の後、前記半導体ウエハをダイシングすることによって、前記第２多孔質金属層が裏面に形成された前記半導体チップを得る工程、
    を含むことを特徴とする請求項１６記載の半導体装置の製造方法。
  22. 前記第２多孔質金属層を構成する前記ナノ粒子の平均粒径は、１ｎｍ〜５０ｎｍであることを特徴とする請求項２１記載の半導体装置の製造方法。
  23. 以下の工程を含む半導体装置の製造方法：
    （ａ）半導体ウエハの主面に半導体素子と前記半導体素子に接続された第１パッドとを形成する工程、
    （ｂ）前記（ａ）工程の後、前記半導体ウエハをダイシングすることによって、半導体チップを得る工程、
    （ｃ）ダイパッド部および前記ダイパッド部の近傍に配置された第１リードを有するリードフレームを用意する工程、
    （ｄ）前記（ａ）工程の後、前記（ｂ）工程に先立って、前記半導体ウエハの裏面に、Ａｇのナノ粒子を焼結してなる多孔質金属層を形成する工程、および／または前記リードフレームの表面に、Ａｇのナノ粒子を焼結してなる多孔質金属層を形成する工程、
    （ｅ）前記（ｄ）工程の後、所定の温度に加熱した前記ダイパッド部上に前記半導体チップをフェイスアップ方式で搭載すると共に、前記半導体チップを前記ダイパッド部に圧着させることによって、前記ダイパッド部と前記半導体チップの裏面とを前記多孔質金属層を介して接着する工程、
    （ｆ）前記（ｅ）工程の後、前記第１リードと前記第１パッドとを導電体によって電気的に接続する工程、
    （ｇ）前記（ｆ）工程の後、前記ダイパッド部、前記半導体チップ、前記導電体および前記第１リードのインナーリード部を樹脂封止する工程。
  24. 前記多孔質金属層を構成する前記ナノ粒子の平均粒径は、１ｎｍ〜５０ｎｍであることを特徴とする請求項２３記載の半導体装置の製造方法。
  25. 前記（ｆ）工程において、前記第１リードと前記第１パッドとを電気的に接続する前記導電体は、金属ワイヤまたは金属リボンであることを特徴とする請求項２３記載の半導体装置の製造方法。
  26. 前記（ｅ）工程において、前記ダイパッド部を加熱する温度は、Ａｕ−Ｓｉ共晶合金の共晶点よりも低い温度であることを特徴とする請求項２３記載の半導体装置の製造方法。
JP2008301890A 2008-01-28 2008-11-27 半導体装置の製造方法 Expired - Fee Related JP5535469B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008301890A JP5535469B2 (ja) 2008-01-28 2008-11-27 半導体装置の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008016551 2008-01-28
JP2008016551 2008-01-28
JP2008301890A JP5535469B2 (ja) 2008-01-28 2008-11-27 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2009206482A true JP2009206482A (ja) 2009-09-10
JP2009206482A5 JP2009206482A5 (ja) 2012-01-12
JP5535469B2 JP5535469B2 (ja) 2014-07-02

Family

ID=40898365

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008301890A Expired - Fee Related JP5535469B2 (ja) 2008-01-28 2008-11-27 半導体装置の製造方法

Country Status (4)

Country Link
US (2) US7977775B2 (ja)
JP (1) JP5535469B2 (ja)
CN (2) CN101499450B (ja)
TW (1) TWI456707B (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011134786A (ja) * 2009-12-22 2011-07-07 Panasonic Electric Works Co Ltd 発光装置
JP2011134785A (ja) * 2009-12-22 2011-07-07 Panasonic Electric Works Co Ltd 発光装置
JP2012023204A (ja) * 2010-07-14 2012-02-02 On Semiconductor Trading Ltd 半導体装置およびその製造方法
WO2012053129A1 (ja) * 2010-10-18 2012-04-26 パナソニック株式会社 半導体装置及びその製造方法
JP2012099779A (ja) * 2010-11-02 2012-05-24 Samsung Electro-Mechanics Co Ltd 焼成接合を用いたパワーモジュール及びその製造方法
JP2013229561A (ja) * 2012-03-30 2013-11-07 Mitsubishi Materials Corp 接合体の製造方法、パワーモジュールの製造方法、パワーモジュール用基板及びパワーモジュール
JP5642312B1 (ja) * 2014-05-13 2014-12-17 イサハヤ電子株式会社 半導体装置及びその製造方法
JPWO2017013808A1 (ja) * 2015-07-23 2017-10-19 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2019106489A (ja) * 2017-12-13 2019-06-27 Ｊｘ金属株式会社 半導体デバイス
US10468368B2 (en) 2017-10-04 2019-11-05 Mitsubishi Electric Corporation Power semiconductor device having void filled with resin
US10593851B2 (en) 2017-04-28 2020-03-17 Nichia Corporation Metal powder sintering paste, method for producing the same, and method for producing conductive material
JP2020077761A (ja) * 2018-11-08 2020-05-21 日本特殊陶業株式会社 静電チャック

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008153470A (ja) * 2006-12-18 2008-07-03 Renesas Technology Corp 半導体装置および半導体装置の製造方法
US8009439B2 (en) 2007-11-30 2011-08-30 Raytheon Company Metal foil interconnection of electrical devices
WO2009090748A1 (ja) * 2008-01-17 2009-07-23 Applied Nanoparticle Laboratory Corporation 複合銀ナノ粒子、その製法及び製造装置
JP5417128B2 (ja) * 2008-11-27 2014-02-12 新光電気工業株式会社 リードフレーム及びその製造方法、及び半導体装置
DE102009014794B3 (de) * 2009-03-28 2010-11-11 Danfoss Silicon Power Gmbh Verfahren zum Herstellen eines für Hochvoltanwendungen geeigneten festen Leistungsmoduls und damit hergestelltes Leistungsmodul
US8339771B2 (en) * 2010-02-19 2012-12-25 Avx Corporation Conductive adhesive for use in a solid electrolytic capacitor
JP5473733B2 (ja) * 2010-04-02 2014-04-16 株式会社日立製作所 パワー半導体モジュール
IT1400538B1 (it) * 2010-05-28 2013-06-11 St Microelectronics Srl Dispositivo elettronico e metodo di collegamento di una piastrina ad un terminale di connessione
DE102010038405A1 (de) * 2010-07-26 2012-01-26 Osram Opto Semiconductors Gmbh Elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements
JP2013197365A (ja) 2012-03-21 2013-09-30 Toshiba Corp 半導体装置
WO2013145532A1 (ja) * 2012-03-28 2013-10-03 パナソニック株式会社 樹脂パッケージ
US8786111B2 (en) 2012-05-14 2014-07-22 Infineon Technologies Ag Semiconductor packages and methods of formation thereof
US9917879B2 (en) 2012-10-13 2018-03-13 Microsoft Technology Licensing, Llc Remote interface templates
US9076891B2 (en) * 2013-01-30 2015-07-07 Texas Instruments Incorporation Integrated circuit (“IC”) assembly includes an IC die with a top metallization layer and a conductive epoxy layer applied to the top metallization layer
JP6214273B2 (ja) * 2013-08-08 2017-10-18 三菱電機株式会社 金属ナノ粒子を用いた接合構造および金属ナノ粒子を用いた接合方法
CN103811457A (zh) * 2014-02-18 2014-05-21 江阴苏阳电子股份有限公司 多芯片sop封装结构
US10515910B2 (en) 2014-11-07 2019-12-24 Infineon Technologies Ag Semiconductor device having a porous metal layer and an electronic device having the same
DE102016112289B4 (de) * 2016-07-05 2020-07-30 Danfoss Silicon Power Gmbh Leiterrahmen und Verfahren zur Herstellung desselben
US20180138110A1 (en) * 2016-11-17 2018-05-17 Texas Instruments Incorporated Enhanced Adhesion by Nanoparticle Layer Having Randomly Configured Voids
US20180166369A1 (en) * 2016-12-14 2018-06-14 Texas Instruments Incorporated Bi-Layer Nanoparticle Adhesion Film
US9865527B1 (en) 2016-12-22 2018-01-09 Texas Instruments Incorporated Packaged semiconductor device having nanoparticle adhesion layer patterned into zones of electrical conductance and insulation
US9941194B1 (en) 2017-02-21 2018-04-10 Texas Instruments Incorporated Packaged semiconductor device having patterned conductance dual-material nanoparticle adhesion layer
EP3462482A1 (en) * 2017-09-27 2019-04-03 Nexperia B.V. Surface mount semiconductor device and method of manufacture
WO2019139394A1 (ko) * 2018-01-11 2019-07-18 주식회사 아모센스 전력 반도체 모듈
EP3859775A1 (en) * 2020-02-03 2021-08-04 Infineon Technologies AG Semiconductor arrangement and method for producing the same
DE102020109493A1 (de) 2020-04-06 2021-10-07 Infineon Technologies Ag Ein halbleiterbauelementpackage mit zwei übereinander gestapelten leadframes
JP7339933B2 (ja) * 2020-09-11 2023-09-06 株式会社東芝 半導体装置
JP7438071B2 (ja) * 2020-09-15 2024-02-26 株式会社東芝 半導体装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06172660A (ja) * 1992-12-03 1994-06-21 Sekisui Finechem Co Ltd 被覆微粒子
JPH06244225A (ja) * 1993-02-16 1994-09-02 Hitachi Ltd 半導体装置とその製法
JPH11158448A (ja) * 1997-11-28 1999-06-15 Sony Corp 導電性接着剤およびこれを用いた電子部品
JP2000141578A (ja) * 1998-11-09 2000-05-23 Mitsubishi Chemicals Corp 透明導電性積層シートの製造方法及び透明導電性積層シート
JP2002270802A (ja) * 2001-03-06 2002-09-20 Canon Inc 固体撮像装置及びその製造方法
JP2002313851A (ja) * 2001-04-18 2002-10-25 Kaga Toshiba Electron Kk 半導体装置の製造方法
JP2005236019A (ja) * 2004-02-19 2005-09-02 Fuji Electric Holdings Co Ltd 半導体装置の製造方法
JP2007510306A (ja) * 2003-10-28 2007-04-19 ダウ・コーニング・コーポレイション 平坦な上面を有するパッドの製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4935803A (en) * 1988-09-09 1990-06-19 Motorola, Inc. Self-centering electrode for power devices
US5121187A (en) * 1988-10-17 1992-06-09 Semiconductor Energy Laboratory Co., Ltd. Electric device having a leadframe covered with an antioxidation film
DE69119952T2 (de) * 1990-03-23 1997-01-02 Motorola Inc Oberflächenmontierbare Halbleitervorrichtung mit selbstbeladenen Lötverbindungen
KR100552353B1 (ko) * 1992-03-27 2006-06-20 가부시키가이샤 히타치초엘에스아이시스템즈 리이드프레임및그것을사용한반도체집적회로장치와그제조방법
US5942907A (en) * 1997-05-07 1999-08-24 Industrial Technology Research Institute Method and apparatus for testing dies
US5923081A (en) * 1997-05-15 1999-07-13 Micron Technology, Inc. Compression layer on the leadframe to reduce stress defects
US6534724B1 (en) * 1997-05-28 2003-03-18 International Business Machines Corporation Enhanced design and process for a conductive adhesive
EP0895287A3 (en) * 1997-07-31 2006-04-05 Matsushita Electric Industrial Co., Ltd. Semiconductor device and lead frame for the same
US6646354B2 (en) * 1997-08-22 2003-11-11 Micron Technology, Inc. Adhesive composition and methods for use in packaging applications
US6353268B1 (en) * 1997-08-22 2002-03-05 Micron Technology, Inc. Semiconductor die attachment method and apparatus
US6249041B1 (en) * 1998-06-02 2001-06-19 Siliconix Incorporated IC chip package with directly connected leads
TW463346B (en) * 1999-05-04 2001-11-11 Sitron Prec Co Ltd Dual-leadframe package structure and its manufacturing method
US6307755B1 (en) * 1999-05-27 2001-10-23 Richard K. Williams Surface mount semiconductor package, die-leadframe combination and leadframe therefor and method of mounting leadframes to surfaces of semiconductor die
MY143567A (en) * 2000-04-25 2011-05-31 Hitachi Chemical Co Ltd Adhesive for circuit connection, circuit connection method using the same, and circuit connection structure
US6617698B2 (en) * 2001-03-09 2003-09-09 International Business Machines Corporation Reworkable and thermally conductive adhesive and use thereof
DE10208635B4 (de) * 2002-02-28 2010-09-16 Infineon Technologies Ag Diffusionslotstelle, Verbund aus zwei über eine Diffusionslotstelle verbundenen Teilen und Verfahren zur Herstellung der Diffusionslotstelle
US6888257B2 (en) * 2002-06-28 2005-05-03 Lord Corporation Interface adhesive
US6946744B2 (en) * 2003-04-24 2005-09-20 Power-One Limited System and method of reducing die attach stress and strain
JP4327636B2 (ja) 2004-03-25 2009-09-09 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその組立方法
JP2006222406A (ja) * 2004-08-06 2006-08-24 Denso Corp 半導体装置
US7816487B2 (en) * 2004-09-30 2010-10-19 Intel Corporation Die-attach films for chip-scale packaging, packages made therewith, and methods of assembling same
US7683464B2 (en) * 2005-09-13 2010-03-23 Alpha And Omega Semiconductor Incorporated Semiconductor package having dimpled plate interconnections
DE102006060484B4 (de) * 2006-12-19 2012-03-08 Infineon Technologies Ag Halbleiterbauelement mit einem Halbleiterchip und Verfahren zur Herstellung desselben

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06172660A (ja) * 1992-12-03 1994-06-21 Sekisui Finechem Co Ltd 被覆微粒子
JPH06244225A (ja) * 1993-02-16 1994-09-02 Hitachi Ltd 半導体装置とその製法
JPH11158448A (ja) * 1997-11-28 1999-06-15 Sony Corp 導電性接着剤およびこれを用いた電子部品
JP2000141578A (ja) * 1998-11-09 2000-05-23 Mitsubishi Chemicals Corp 透明導電性積層シートの製造方法及び透明導電性積層シート
JP2002270802A (ja) * 2001-03-06 2002-09-20 Canon Inc 固体撮像装置及びその製造方法
JP2002313851A (ja) * 2001-04-18 2002-10-25 Kaga Toshiba Electron Kk 半導体装置の製造方法
JP2007510306A (ja) * 2003-10-28 2007-04-19 ダウ・コーニング・コーポレイション 平坦な上面を有するパッドの製造方法
JP2005236019A (ja) * 2004-02-19 2005-09-02 Fuji Electric Holdings Co Ltd 半導体装置の製造方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011134786A (ja) * 2009-12-22 2011-07-07 Panasonic Electric Works Co Ltd 発光装置
JP2011134785A (ja) * 2009-12-22 2011-07-07 Panasonic Electric Works Co Ltd 発光装置
JP2012023204A (ja) * 2010-07-14 2012-02-02 On Semiconductor Trading Ltd 半導体装置およびその製造方法
WO2012053129A1 (ja) * 2010-10-18 2012-04-26 パナソニック株式会社 半導体装置及びその製造方法
JP2012099779A (ja) * 2010-11-02 2012-05-24 Samsung Electro-Mechanics Co Ltd 焼成接合を用いたパワーモジュール及びその製造方法
US8630097B2 (en) 2010-11-02 2014-01-14 Samsung Electro-Mechanics Co., Ltd. Power module using sintering die attach and manufacturing method thereof
JP2013229561A (ja) * 2012-03-30 2013-11-07 Mitsubishi Materials Corp 接合体の製造方法、パワーモジュールの製造方法、パワーモジュール用基板及びパワーモジュール
JP2015216314A (ja) * 2014-05-13 2015-12-03 イサハヤ電子株式会社 半導体装置及びその製造方法
JP5642312B1 (ja) * 2014-05-13 2014-12-17 イサハヤ電子株式会社 半導体装置及びその製造方法
JPWO2017013808A1 (ja) * 2015-07-23 2017-10-19 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10262927B2 (en) 2015-07-23 2019-04-16 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
US10593851B2 (en) 2017-04-28 2020-03-17 Nichia Corporation Metal powder sintering paste, method for producing the same, and method for producing conductive material
US10468368B2 (en) 2017-10-04 2019-11-05 Mitsubishi Electric Corporation Power semiconductor device having void filled with resin
JP2019106489A (ja) * 2017-12-13 2019-06-27 Ｊｘ金属株式会社 半導体デバイス
JP2020077761A (ja) * 2018-11-08 2020-05-21 日本特殊陶業株式会社 静電チャック
JP7202852B2 (ja) 2018-11-08 2023-01-12 日本特殊陶業株式会社 静電チャック

Also Published As

Publication number Publication date
CN102768965A (zh) 2012-11-07
TWI456707B (zh) 2014-10-11
US8252632B2 (en) 2012-08-28
TW200941652A (en) 2009-10-01
US20090189264A1 (en) 2009-07-30
JP5535469B2 (ja) 2014-07-02
CN102768965B (zh) 2015-01-14
CN101499450A (zh) 2009-08-05
CN101499450B (zh) 2014-05-07
US20110237031A1 (en) 2011-09-29
US7977775B2 (en) 2011-07-12

Similar Documents

Publication Publication Date Title
JP5535469B2 (ja) 半導体装置の製造方法
US7863107B2 (en) Semiconductor device and manufacturing method of the same
JP5975911B2 (ja) 半導体装置
JP4998268B2 (ja) 半導体装置及びその製造方法
JP2010171271A (ja) 半導体装置およびその製造方法
JP6719643B2 (ja) 半導体装置及びその製造方法
JP2001110986A (ja) マルチチップパッケージ構造をもつ電力素子及びその製造方法
JP2006324553A (ja) 半導体装置及びその製造方法
TW201142960A (en) Semiconductor device and method for manufacturing same
JP5271778B2 (ja) 半導体装置の製造方法
US9756726B2 (en) Electronic device and method of fabricating an electronic device
JP7175095B2 (ja) 半導体装置
JP2018006492A (ja) 半導体装置及び半導体装置の製造方法
JP2017092389A (ja) 半導体装置
US20230086535A1 (en) Copper wire bond on gold bump on semiconductor die bond pad
JP6157320B2 (ja) 電力用半導体装置、電力用半導体モジュール、および電力用半導体装置の製造方法
JP2014107519A (ja) 半導体装置およびその製造方法
JP4979661B2 (ja) 半導体装置の製造方法
JP2015037151A (ja) 半導体装置
JP5512845B2 (ja) 半導体装置
US20230260952A1 (en) Semiconductor device and method for manufacturing the same
TWI427752B (zh) 在引線框架和晶圓上印刷粘接材料的半導體封裝及其製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100528

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111121

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120925

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130730

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130731

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140401

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140423

R150 Certificate of patent or registration of utility model

Ref document number: 5535469

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees