DE102020109493A1 - Ein halbleiterbauelementpackage mit zwei übereinander gestapelten leadframes - Google Patents

Ein halbleiterbauelementpackage mit zwei übereinander gestapelten leadframes Download PDF

Info

Publication number
DE102020109493A1
DE102020109493A1 DE102020109493.0A DE102020109493A DE102020109493A1 DE 102020109493 A1 DE102020109493 A1 DE 102020109493A1 DE 102020109493 A DE102020109493 A DE 102020109493A DE 102020109493 A1 DE102020109493 A1 DE 102020109493A1
Authority
DE
Germany
Prior art keywords
lines
semiconductor
semiconductor component
component package
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102020109493.0A
Other languages
English (en)
Inventor
Fee Hoon Wendy Wong
Norliza Morban
Kim Guan Tan
Si Hao Vincent Yeo
Yow Chong Wee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102020109493.0A priority Critical patent/DE102020109493A1/de
Publication of DE102020109493A1 publication Critical patent/DE102020109493A1/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

Halbleiterbauelement-Package (10) mit einem ersten Leiterrahmen (11), der eine Vielzahl von ersten Leitungen (11.2) aufweist, einem zweiten Leiterrahmen (12), der eine Vielzahl von zweiten Leitungen (12.1) aufweist, einem (13) oder mehreren Halbleiterdies, wobei die ersten (11.2) und zweiten Leitungen (12.1) elektrisch mit dem einen (13) oder mit verschiedenen Halbleiterdies gekoppelt sind, und einer Verkapselung (14), die den einen (13) oder die mehreren Halbleiterdies und interne Abschnitte der ersten (11) und zweiten Leitungen (12.1) bedeckt, wobei der zweite Leiterrahmen (12) über dem ersten Leiterrahmen (11) derart gestapelt ist, dass die inneren Abschnitte der ersten Leitungen (11.2) in einer ersten Ebene liegen und die inneren Abschnitte der zweiten Leitungen (12.1) in einer zweiten Ebene über der ersten Ebene liegen.

Description

  • TECHNISCHER BEREICH
  • Die vorliegende Offenbarung bezieht sich im Allgemeinen auf Halbleiterbauelementpackages, gehäuse oder -pakete und insbesondere auf ein Halbleiterbauelement-Package, das zwei Leadframes in einer gestapelten Konfiguration umfasst. Die vorliegende Offenbarung bezieht sich auch auf ein Verfahren zur Herstellung eines solchen Halbleiterbauelement-package.
  • HINTERGRUND
  • Herkömmliche Halbleiterbauelement-Gehäuse werden normalerweise auf der Grundlage eines Leadframes konstruiert, der eine Vielzahl von Leitungen umfasst, die innerhalb des Gehäuses elektrisch mit Kontaktflächen eines Halbleiterdies verbunden sind. Die Leitungen haben praktisch die gleiche Form und sind in einer Reihe parallel zueinander angeordnet. Da sie einen bestimmten Mindestabstand voneinander einhalten müssen, begrenzt diese Anordnung die maximale Anzahl der Leitungen. Andererseits besteht der Wunsch nach einer größeren Anzahl von Ein-/Ausgängen, damit mehr Signale zum und vom Halbleiterbauelement übertragen werden können.
  • Aus diesem und anderen Gründen besteht ein Bedarf für die vorliegende Offenbarung.
  • ZUSAMMENFASSUNG
  • Ein erster Aspekt der vorliegenden Offenbarung bezieht sich auf ein Halbleiterbauelement-Package, das einen ersten Leadframe oder Leiterrahmen mit einer Vielzahl von ersten Leitungen, einen zweiten Leadframe mit einer Vielzahl von zweiten Leitungen, einen oder mehrere Halbleiterdies umfasst, wobei die ersten und zweiten Leitungen elektrisch mit dem einen oder mit verschiedenen Halbleiterdies gekoppelt sind, und eine Einkapselung, die einen oder mehrere Halbleiterdies und innere Abschnitte der ersten und zweiten Leitungen bedeckt, wobei der zweite Leadframe über dem ersten Leadframe so gestapelt ist, dass die inneren Abschnitte der ersten Leitungen in einer ersten Ebene liegen und die inneren Abschnitte der zweiten Leitungen in einer zweiten Ebene über der ersten Ebene liegen.
  • Ein zweiter Aspekt der vorliegenden Offenbarung bezieht sich auf ein Verfahren zur Herstellung eines Halbleiterbauelement-Package, wobei das Verfahren das Bereitstellen einer gestapelten Leadframe- oder Leiterrahmenanordnung mit einem ersten Leiterrahmen- oder Leadframepaneel mit einer Vielzahl von ersten Leiterrahmen und einer zweiten Leadframe- oder Leiterrahmenpaneel mit einer Vielzahl von zweiten Leiterrahmen umfasst, wobei jeder der ersten Leiterrahmen erste Leitungen und jeder der zweiten Leiterrahmen zweite Leitungen umfasst, und wobei die ersten und zweiten Leiterrahmenpaneele fest miteinander verbunden sind; das Bereitstellen von Halbleiterdies, wobei die Halbleiterdies Kontaktpads auf einer Hauptfläche davon aufweisen, Verbinden elektrischer Verbinder zwischen den ersten und zweiten Leitungen und den Kontaktpads, Aufbringen einer Einkapselung auf die Halbleiterdies und zumindest Teile der ersten und zweiten Leitungen, Trimmen und Bilden der ersten und zweiten Leitungen und Vereinzeln der Anordnung in eine Vielzahl von Halbleiterbauelementgehäusen.
  • Figurenliste
  • Die beigefügten Zeichnungen dienen dem besseren Verständnis von Ausführungsformen und sind in dieser Spezifikation enthalten und stellen einen Teil davon dar. Die Zeichnungen veranschaulichen Ausführungsformen und dienen zusammen mit der Beschreibung zur Erläuterung von Ausführungsprinzipien. Andere Ausführungsformen und viele der beabsichtigten Vorteile von Ausführungsformen werden gerne gewürdigt, wenn sie durch Bezugnahme auf die folgende detaillierte Beschreibung besser verstanden werden.
  • Die Elemente der Zeichnungen sind im Verhältnis zueinander nicht unbedingt maßstabsgerecht. Gleiche Referenzziffern bezeichnen entsprechende ähnliche Teile.
    • 1 zeigt eine schematische Querschnittsdarstellung eines Halbleiterbauelementgehäuses des ersten Aspekts in Seitenansicht anhand eines Beispiels.
    • 2 umfasst die 2A bis 2C und zeigt eine perspektivische Draufsicht (A), eine perspektivische Unteransicht (B) und eine Seitenansicht des HalbleiterbauelementGehäuses von 1.
    • 3 umfasst 3A bis 3C und zeigt schematische Seitenansichten eines Halbleiterbauelementpakets, das einen einzelnen Die mit Clip-Bond und Drahtbond (A), ein Halbleiterbauelementpaket, das zwei gestapelte Dies mit Drahtbond (B) umfasst, und ein Halbleiterbauelementpaket mit zwei gestapelten Dies mit Clip-Bond und Drahtbond (C) umfasst.
    • 4 zeigt ein Flussdiagramm eines Verfahrens zur Herstellung eines Halbleiterbauelementpakets des zweiten Aspekts gemäß einem Beispiel.
    • 5 zeigt eine perspektivische Draufsicht auf die beiden Leadframe-Panels vor dem Zusammenschweißen.
    • 6 zeigt eine perspektivische Ansicht der beiden Leadframe-Panels in einer gestapelten Konfiguration.
    • 7 umfasst die 7A bis 7D und zeigt eine perspektivische Draufsicht auf einen Abschnitt des ersten Leadframes (A), eine perspektivische Draufsicht auf zwei Abschnitte des zweiten Leadframes (B), eine perspektivische Draufsicht auf die zusammengebauten Leadframe-Abschnitte (C) und einen vergrößerten Ausschnitt von 7C, der die relativen Positionen der zusammengebauten Leadframe-Abschnitte (D) zeigt.
    • 8 umfasst die 8A und 8B und zeigt eine Seitenansicht (A) und eine Vorderansicht (B) eines Abschnitts der zusammengebauten Leadframes zusammen mit einer Vorrichtung zur Durchführung des Drahtbondens.
    • 9 umfasst die 9A und 9B und zeigt eine perspektivische Innenansicht (A) und eine perspektivische Außenansicht (B) eines Querschnitts der zusammengesetzten Leadframes zusammen mit einer Vorrichtung zur Durchführung des Formens.
    • 10 umfasst die 10A und 10B und zeigt eine Seitenansicht (A) und eine Vorderansicht (B) eines Querschnitts der zusammengebauten Leadframes zusammen mit einer ersten Vorrichtung zur Durchführung eines ersten Trimmens und zur Formung der Leitungen.
    • 11 umfasst die 11A und 11B und zeigt eine Seitenansicht (A) und eine Vorderansicht (B) eines Schnitts der zusammengebauten Leadframes zusammen mit einer zweiten Vorrichtung zum Durchführen eines zweiten Trimmens und Bilden der Leitungen.
  • BESCHREIBUNG VON AUSFÜHRUNGSFORMEN
  • In der folgenden ausführlichen Beschreibung wird auf die beigefügten Zeichnungen verwiesen, die einen Teil davon bilden und in denen zur Veranschaulichung bestimmte Ausführungsformen gezeigt werden, in denen die Offenbarung praktiziert werden kann. In diesem Zusammenhang wird in Bezug auf die Ausrichtung der beschriebenen Figur(en) eine richtungsweisende Terminologie wie „oben“, „unten“, „vorne“, „hinten“, „führend“, „nacheilend“ usw. verwendet. Da die Bestandteile von Ausführungsformen in verschiedenen Ausrichtungen positioniert werden können, wird die Richtungs-Terminologie zur Veranschaulichung verwendet und ist in keiner Weise einschränkend. Es ist zu verstehen, dass auch andere Ausführungsformen verwendet und strukturelle oder logische Änderungen vorgenommen werden können, ohne dass vom Umfang der vorliegenden Offenbarung abgewichen wird. Die folgende detaillierte Beschreibung ist daher nicht in einem einschränkenden Sinne zu verstehen, und der Umfang der vorliegenden Offenbarung wird durch die beigefügten Ansprüche definiert.
  • Es ist zu verstehen, dass die Merkmale der verschiedenen hier beispielhaft beschriebenen Ausführungsformen miteinander kombiniert werden können, sofern nicht ausdrücklich anders angegeben.
  • Wie in dieser Spezifikation verwendet, bedeuten die Begriffe „gebondet“, „befestigt“, „verbunden“, „gekoppelt“ und/oder „elektrisch verbunden/elektrisch gekoppelt“ nicht, dass die Elemente oder Schichten direkt miteinander kontaktiert werden müssen; zwischen den „gebondeten“, „befestigten“, „verbundenen“, „gekoppelten“ und/oder „elektrisch verbundenen/elektrisch gekoppelten“ Elementen können Zwischenelemente oder Schichten vorgesehen sein. In Übereinstimmung mit der Offenbarung können die oben genannten Begriffe jedoch optional auch die spezifische Bedeutung haben, dass die Elemente oder Schichten direkt miteinander kontaktiert sind, d.h. dass keine dazwischenliegenden Elemente oder Schichten zwischen den „gebondeten“, „befestigten“, „verbundenen“, „gekoppelten“ und/oder „elektrisch verbundenen/elektrisch gekoppelten“ Elementen vorgesehen sind.
  • Ferner kann das Wort „über“, das in Bezug auf ein Teil, ein Element oder eine Materialschicht verwendet wird, das/die „über“ einer Oberfläche gebildet oder angeordnet ist, hier verwendet werden, um zu bedeuten, dass das Teil, das Element oder die Materialschicht „indirekt auf“ der implizierten Oberfläche angeordnet (z.B. platziert, geformt, abgeschieden usw.) wird, wobei ein oder mehrere zusätzliche Teile, Elemente oder Schichten zwischen der implizierten Oberfläche und dem Teil, dem Element oder der Materialschicht angeordnet werden. Das Wort „über“, das in Bezug auf ein Teil, ein Element oder eine Materialschicht verwendet wird, das/die „über“ einer Oberfläche gebildet oder angeordnet ist, kann jedoch optional auch die spezifische Bedeutung haben, dass das Teil, das Element oder die Materialschicht „direkt auf“, z.B. in direktem Kontakt mit der implizierten Oberfläche, angeordnet (z.B. platziert, geformt, abgeschieden usw.) wird.
  • DETAILLIERTE BESCHREIBUNG
  • 1 zeigt ein beispielhaftes Halbleiterbauelementgehäuse gemäß dem ersten Aspekt. Das Halbleiterbauelementpaket 10 von 1 umfasst einen ersten Leadframe 11 mit einer Vielzahl von ersten Leitungen 11.2, einen zweiten Leadframe 12 mit einer Vielzahl von zweiten Leitungen 12.1 und einen Halbleiterdie 13, wobei die ersten und zweiten Leitungen 11.2 und 12.1 elektrisch mit dem Halbleiterdie 13 gekoppelt sind. Das Halbleiterbauelementpaket 10 umfasst ferner eine Ein- oder Verkapselung 14, die den Halbleiterdie 13 und innere Teile der ersten und zweiten Leitungen 11.2 und 12.1 bedeckt, wobei der zweite Leadframe 12 über dem ersten Leadframe 11 so gestapelt ist, dass die inneren Teile der ersten Leitungen 11.2 in einer ersten Ebene und die inneren Teile der zweiten Leitungen 12.1 in einer zweiten Ebene über der ersten Ebene angeordnet sind.
  • Das Halbleiterbauelementpaket 10 von 1 kann ferner ein Die-Pad 11.1 umfassen, das eine obere erste Hauptfläche und eine untere zweite Hauptfläche gegenüber der ersten Hauptfläche aufweist. Der Halbleiterdie 13 kann auf der oberen ersten Hauptfläche des Die-Pads 11.1 angeordnet werden.
  • Gemäß einer Ausführungsform ist der Die-Pad 11.1 Teil des ersten Leadframes 11. Dies soll im Folgenden anhand weiterer Beispiele erläutert werden.
  • Gemäß einer Ausführungsform ist die zweite untere Hauptfläche nach außen exponiert, wie im Beispiel von 1 gezeigt. Diese Eigenschaft erleichtert in hohem Maße die Wärmeableitung zu einem Substrat wie einer Leiterplatte oder zu einem anderen Typ von Kühlkörper, auf dem das Gehäuse montiert ist.
  • Gemäß einer Ausführungsform befindet sich das Die-Pad 11.1 in einer Masseebene unterhalb der ersten Ebene, was bedeutet, dass das Die-Pad, die inneren Teile des ersten Leadframes 11 und die inneren Teile des zweiten Leadframes 12 in drei verschiedenen Ebenen liegen.
  • Gemäß einer Ausführungsform sind die ersten und zweiten Anschlüsse 11.2 und 12.1 abwechselnd entlang mindestens einer Seite des Gehäuses angeordnet. Dies ist am Besten in den 2A und 2B zu erkennen. Diese Art der Staffelung der beiden Leadframes erlaubt es, eine hohe Anzahl von Leitungen entlang einer Seite des Gehäuses anzuordnen.
  • Gemäß einer Ausführungsform sind die ersten und zweiten Leitungen 11.2 und 12.1 symmetrisch entlang zweier gegenüberliegender Seitenflächen des Gehäuses angeordnet. Auch dies ist bestenfalls in 2A und 2B zu erkennen.
  • Die ersten und zweiten Zuleitungen 11.2 und 12.1 umfassen gemäß einer Ausführungsform äußere Teilen, deren untere Enden in der ersten Ebene liegen. Gemäß einem weiteren Beispiel davon ist ein erster Abstand a zwischen den unteren Enden der ersten Leitungen 11.2 und der Einkapselung 14 kleiner als ein zweiter Abstand b zwischen den unteren Enden der zweiten Leitungen 12.1 und der Einkapselung 14 (die Abstände a und b sind in 1 dargestellt). Diese Maßnahme hilft, eine große Anzahl von Leitungen auf einer Seite des Gehäuses unterzubringen, da die Leitungen nirgends zu nahe aneinander kommen können.
  • Gemäß einer Ausführungsform weisen die inneren Teile der ersten und zweiten Leitungen 11.2 und 12.1 obere Enden auf, wobei ein erster Abstand c zwischen den oberen Enden der zweiten Leitungen 12.1 und einer Seitenfläche der Vergussmasse 14 kleiner ist als ein zweiter Abstand d zwischen den oberen Enden der ersten Leitungen 11.2 und der Seitenfläche der Einkapselung 14 (die Abstände c und d sind ebenfalls in 1 dargestellt). Diese Maßnahme erleichtert das Drahtbonden an die relativ hoch positionierten zweiten Anschlüsse 12.1.
  • Gemäß einer Ausführungsform umfasst das Halbleiterbauelement-Paket 10 ferner erste elektrische Verbinder 15, die zwischen den ersten Leitungen 11.2 und den ersten Kontaktflächen des einen Halbleiterdies 13 angeschlossen sind, und zweite elektrische Verbinder 16, die zwischen den zweiten Leitungen 12.1 und den zweiten Kontaktflächen des einen Halbleiterdies 13 angeschlossen sind. Gemäß einem weiteren Beispiel davon umfassen der erste und der zweite elektrische Verbinder 15 und 16 Bonddrähte. Gemäß einem weiteren Beispiel davon umfassen der erste und der zweite elektrische Verbinder 15 und 16 Clips. Einem anderen Beispiel zufolge umfassen der erste und der zweite elektrische Verbinder 15 und 16 teilweise Bonddrähte und teilweise Clips. Ein spezifisches Beispiel für eine Bonddrähte und Clips umfassende Ausführung wird weiter unten gezeigt und erläutert.
  • Gemäß einer Ausführungsform des Halbleiterbauelementpakets 10 umfasst das Paket zwei oder sogar mehr Halbleiterdies. Gemäß einem Beispiel davon sind die beiden Halbleiterdies in Form einer gestapelten Baugruppe angeordnet. Gemäß einem weiteren Beispiel davon sind die ersten elektrischen Verbinder 15 mit einem ersten der beiden Halbleiterdies verbunden, und die zweiten elektrischen Verbinder 16 sind mit einem zweiten der beiden Halbleiter verbunden. Gemäß einem weiteren Beispiel davon können auch in diesem Fall der erste und der zweite elektrische Verbinder Bonddrähte, Clips oder teilweise Bonddrähte und teilweise Clips sein. Konkrete Beispiele für eine zwei Halbleiterdies umfassende Ausführungsform werden weiter unten gezeigt und erläutert.
  • 2 umfasst die 2A bis 2C und zeigt noch einmal das Halbleiterbauelement-Paket von 1 aus verschiedenen Richtungen. In der perspektivischen Unteransicht von 2B kann man das freiliegende Die-Pad 11.1 sehen.
  • 3 umfasst 3A bis 3C und zeigt drei weitere Ausführungsformen von Halbleitergehäusen gemäß dem ersten Aspekt.
  • 3A zeigt ein Halbleitergehäuse 20, das sich vom Halbleiterbauelementpaket 10 aus 1 nur durch die elektrischen Anschlüsse unterscheidet. Die ersten Leitungen 11.2 sind mittels Clips 25 mit ersten Kontaktpads des Halbleiterdies 13 verbunden, und die zweiten Leitungen 12.1 sind mittels Bonddrähten 26 mit zweiten Kontaktpads des Halbleiterdies 13 verbunden. Natürlich kann die Auswahl der elektrischen Anschlüsse auch umgekehrt erfolgen, d.h. durch die Wahl von Bonddrähten 25 und Clips 26.
  • 3B zeigt ein Halbleitergehäuse 30, das sich von dem Halbleiterbauelement-Paket 10 aus 1 hinsichtlich der Anzahl der Halbleiterdies unterscheidet. Das Halbleiterbauelementpaket 30 umfasst zwei Halbleiterdies 33.1 und 33.2, und die ersten Leitungen 11.2 sind über Bonddrähte 35 mit Kontaktpads des ersten Halbleiterdies 33.1 verbunden, und die zweiten Leitungen 12.1 sind über Bonddrähte 36 mit Kontaktpads des zweiten Halbleiterdies 33.2 verbunden.
  • 3C zeigt ein Halbleitergehäuse 40, das sich von dem Halbleiterbauelementpaket 30 aus 3B nur in Bezug auf die elektrischen Anschlüsse unterscheidet. Die ersten Leitungen 11.2 sind mit den Kontaktpads des ersten Halbleiterdies 33.1 mit Hilfe von Clips 45 und die zweiten Leitungen 12.1 mit den Kontaktpads des zweiten Halbleiterdies 33.2 mit Hilfe von Bonddrähten 46 verbunden. Natürlich kann auch in diesem Fall die Auswahl der elektrischen Verbinder umgekehrt erfolgen, d.h. durch die Wahl von Bonddrähten 45 und Clips 46.
  • 4 zeigt ein Flussdiagramm eines Verfahrens zur Herstellung eines Halbleiterbauelementpakets. Das Verfahren 50 aus 4 umfasst das Bereitstellen einer gestapelten Leiterrahmenanordnung, die ein erstes Leiterrahmenpaneel mit einer Vielzahl von ersten Leiterrahmen und ein zweites Leiterrahmenpaneel mit einer Vielzahl von zweiten Leiterrahmen umfasst, wobei jeder der ersten Leiterrahmen erste Leitungen und jeder der zweiten Leiterrahmen zweite Leitungen umfasst, und wobei die ersten und zweiten Leiterrahmenpaneele fest miteinander verbunden sind (51), Bereitstellen von Halbleiterdies, wobei die Halbleiterdies Kontaktpads auf einer Hauptfläche davon aufweisen (51), Verbinden elektrischer Verbinder zwischen den ersten und zweiten Leitungen und den Kontaktpads (52), Aufbringen einer Ein- Verkapselung auf die Halbleiterdies und zumindest Teile der ersten und zweiten Leitungen (53), Trimmen und Bilden der ersten und zweiten Leitungen (54), und Vereinzeln der Anordnung in eine Vielzahl von Halbleiterbauelementgehäusen (55).
  • Gemäß einer Ausführungsform des Verfahrens 50 umfasst jeder der ersten Leadframes ein Die-Pad, und das Bereitstellen von Halbleiterdies umfasst das Anbringen der Halbleiterdies an den Die-Pads. Gemäß einer weiteren Ausführungsform des Verfahrens wird an jedem Die-Pad ein Halbleiterdie angebracht. Gemäß einer anderen Ausführungsform werden zwei Halbleiterdies an jedem Die-Pad angebracht, insbesondere in gestapelter Form.
  • Gemäß einer Ausführungsform des Verfahrens 50 umfasst das Bereitstellen der gestapelten Leadframe-Baugruppe das Bereitstellen eines ersten Leadframe-Paneels und eines zweiten Leadframe-Paneels und das Verbinden des ersten und zweiten Leadframe-Paneele miteinander. Gemäß einer weiteren Ausführungsform davon umfasst das Verbinden des ersten und zweiten Leadframe-Paneels Schweißen. Gemäß einer weiteren Ausführungsform davon umfasst das Schweißen die Auswahl einer Anzahl von Schweißpunkten, die sich an den äußeren Rahmenstäben der ersten und zweiten Leadframe-Paneele befinden, und das Zusammenschweißen des ersten und zweiten Leadframe-Paneels an diesen Schweißpunkten.
  • Gemäß einer Ausführungsform des Verfahrens 50 wird das Verfahren so ausgeführt, dass in den hergestellten Halbleiterbauelement-Gehäusen das Die-Pad in einer ersten, untersten Ebene liegt, die ersten Zuleitungen innere Abschnitte umfassen, die in einer zweiten Ebene über der ersten Ebene liegen, und die zweiten Zuleitungen innere Abschnitte umfassen, die in einer dritten Ebene über der zweiten Ebene liegen.
  • Weitere Ausführungsformen des Verfahrens 50 können durch Hinzufügen von Aspekten oder Merkmalen gebildet werden, die oben im Zusammenhang mit dem Halbleiterbauelement gemäß dem ersten Aspekt beschrieben wurden. Und natürlich können weitere Verfahrensschritte in den Prozessablauf einbezogen werden. Beispielsweise kann nach dem Aufbringen der Halbleiterdies auf die Die-Pads ein Plasmareinigungsschritt durchgeführt werden. Ein Verfahrensschritt zum Aufbringen einer A2-Schicht (Haftvermittler) auf die Bonddrähte oder die Clips oder auf andere Teile kann nach dem Drahtbonden durchgeführt werden. Vor dem Trimmen und Formen der Anschlüsse kann ein Prozessschritt des Plattierens der Anschlüsse durchgeführt werden.
  • 5 zeigt eine perspektivische Draufsicht von zwei Leadframe-Paneelen vor dem Zusammenschweißen. Es ist ein erstes Leadframe-Paneel 61 vorgesehen, das eine Vielzahl von ersten Leadframes umfasst, die, wie in den 1 bis 3 gezeigt, dem ersten Leadframe 11 entsprechen können. Die ersten Leadframes sind miteinander verbunden und außerdem zwischen zwei äußeren Metallstäben 61A und 61B angeschlossen. Ebenso ist ein zweites Leadframe-Paneel 62 vorgesehen, das eine Vielzahl von zweiten Leadframes umfasst, die dem zweiten Leadframe 12 entsprechen können, wie in den 1 bis 3 dargestellt. Die zweiten Leadframes sind miteinander verbunden und außerdem zwischen zwei äußeren Metallstäben 62A und 62B angeschlossen.
  • Die beiden Leadframe-Platten 61 und 62 werden aufeinander gestapelt und dann an mehreren Schweißpunkten miteinander verschweißt. Die Schweißpunkte sind durch ausgewählte Berührungspunkte zwischen den Metallstäben 61A und 62A und zwischen den Metallstäben 61B und 62B gegeben.
  • 6 zeigt eine perspektivische Ansicht der beiden Leadframe-Paneele in einer gestapelten Konfiguration, wobei der Ausschnitt einen vergrößerten Ausschnitt von zwei gestapelten Leadframe-Abschnitten zeigt. Ebenfalls in der Figur durch schwarze Punkte und Pfeile dargestellt sind die Positionen der mit Bezugszeichen 65 gekennzeichneten Schweißpunkte.
  • 7 umfasst die 7A bis 7D und zeigt einen vergrößerten Ausschnitt von 5, der den Zusammenbau von Teilen der Leadframe-Paneele zur Herstellung von zwei Halbleiterbauelementgehäusen veranschaulicht.
  • 7A zeigt eine perspektivische Draufsicht auf einen Teil 71 des ersten Leadframe-Paneels mit zwei Die-Pads 71.1 und einer Vielzahl von ersten Anschlüssen 71.2. 7B zeigt eine perspektivische Draufsicht auf zwei Teile 72 des zweiten Leadframe-Paneels, die jeweils eine Vielzahl von zweiten Anschlüssen 72.1 umfassen. Die 7C und 7D zeigen, wie die Leadframe-Teile übereinander gestapelt sind, nämlich so, dass die Leitungen 71.2 und 72.1 so übereinander gelegt sind, dass sie eine versetzte relative Anordnung bilden.
  • 8 umfasst die 8A und 8B und veranschaulicht den Prozess des Drahtbondens.
  • 8A zeigt eine Seitenansicht und 8B eine Vorderansicht eines Ausschnitts der montierten Leadframes zusammen mit einem Ausschnitt einer Vorrichtung zur Durchführung des Drahtbondens. Der in 8 gezeigte Ausschnitt enthält innere Teile von drei ersten Leitungen 81 und zwei zweiten Leitungen 82, die in einer versetzten relativen Anordnung angeordnet sind. Die zweiten Leitungen 82 sind gegenüber den ersten Leitungen 81 leicht zurückgesetzt, wie bereits in früheren Figuren gezeigt wurde. Die erste und die zweite Leitung werden durch eine Klemmvorrichtung, bestehend aus einem unteren Paddel oder Paddle 91 und einer oberen Klemme 92, in einer festen Position gehalten. Das untere Paddle 91 besteht aus einer Vielzahl von Vorsprüngen 91.1, die unter den inneren Teilen der zweiten Leitungen 82 angeordnet sind. Die obere Klemme 92 umfasst ebenfalls eine Vielzahl von Vorsprüngen 92.1, die über den inneren Abschnitten der ersten Leitungen 81 angeordnet sind. In einer solchen Klemmposition der Leadframe-Baugruppe kann das Drahtbonden unter Verwendung einer Kapillare 100 durchgeführt werden, durch die das Bonddraht geführt und auf einen inneren Abschnitt der ersten und zweiten Leitungen gelegt und dann zum Kontaktpad des Halbleiterdies gezogen werden kann. Die Kapillare 100 kann beweglich oder stationär sein, und die Leadframe-Baugruppe kann beweglich sein, so dass die Kapillare 100 nacheinander auf jeden der inneren Teile der ersten und zweiten Anschlüsse der Leadframe-Baugruppe gelegt werden kann.
  • 9 umfasst die 9A und 9B und veranschaulicht den Prozess des Auftragens der Kapillare.
  • 9A zeigt eine Innenansicht und 9B eine Außenansicht eines Abschnitts der zusammengebauten Leadframes zusammen mit einem Abschnitt einer Vorrichtung zur Durchführung eines Formverfahrens. Der in 9 gezeigte Schnitt umfasst drei erste Leitungen 81 und zwei zweite Leitungen 82, die so angeordnet sind, dass die ersten Leitungen 81 gegenüber den zweiten Leitungen 82 versetzt sind. Die ersten und zweiten Leitungen 81 und 82 werden durch eine Klemmvorrichtung, umfassend eine untere Formklemme 111 und eine obere Formklemme 112, in einer festen Position gehalten. Die untere Formklemme 111 umfasst eine Vielzahl von Ausnehmungsbereichen 111.1, die so angeordnet sind, dass sie die Teile der ersten Leitungen 81 aufnehmen können, die nicht umspritzt werden sollen. Ebenso weist die obere Formklemme 112 eine Vielzahl von Durchgangsöffnungen 112.1 auf, die so angeordnet sind, dass sie die nicht umzuformenden Teile der zweiten Leitungen 81 aufnehmen können. In einer solchen Klemmstellung der Leadframe-Baugruppe kann der Verguss durchgeführt werden.
  • 10 umfasst die 10A und 10B und veranschaulicht einen ersten Prozess des Trimmens und Formens der Leitungen.
  • 10A zeigt eine Seitenansicht und 10B eine Vorderansicht eines Ausschnitts der zusammengebauten Leadframes zusammen mit einem Ausschnitt einer Vorrichtung zum Trimmen und Formen der Leitungen. Der in 10 gezeigte Schnitt umfasst äußere oder externe Teile von drei ersten Leitungen 81 und zwei zweiten Leitungen 82, die in einer versetzten relativen Anordnung angeordnet sind. Die ersten und zweiten Leitungen 81 und 82 werden von einer Klemmvorrichtung, bestehend aus einem oberen Leitungsträger 121 und einer Klemme 122, in einer festen Position gehalten. Der obere Leitungsträger umfasst eine Vielzahl von Säulen, die unterhalb der zweiten Leitungen angeordnet sind, und die Klemme 122 umfasst einen horizontalen Abschnitt, der oberhalb der zweiten Leitungen 82 angeordnet ist, und eine Vielzahl von Vorsprüngen, die oberhalb der oberen Abschnitte der ersten Leitungen 81 angeordnet sind. Die Vorrichtung umfasst ferner eine Vielzahl von Vorformelementen 123, die eine bestimmte Kontur aufweisen, und eine Vielzahl von Vorform-Stanzelementen 124, die in Abwärtsrichtung beweglich sind, um einen mittleren Abschnitt der ersten Leitungen 81 gegen die Kontur der Vorformelemente 123 zu pressen.
  • 11 umfasst die 11A und 11B und veranschaulicht einen zweiten Prozess des Trimmens und Formens der Leitungen.
  • 11A zeigt eine perspektivische Draufsicht und 11B eine Vorderansicht eines Ausschnitts der montierten Leadframes zusammen mit einem Ausschnitt einer Vorrichtung für einen zweiten Trimm- und Formvorgang der Leitungen. Der in 11 gezeigte Schnitt enthält wiederum äußere oder externe Teile von drei ersten Leitungen 81 und zwei zweiten Leitungen 82, die in einer versetzten relativen Anordnung angeordnet sind. Die ersten und zweiten Leitungen 81 und 82 werden durch eine Klemmvorrichtung, umfassend eine obere Klemme 131 und einen Formamboss 132, in einer festen Position gehalten. Ein oberer Leitungsträger 133 umfasst eine Vielzahl von Säulen, die unterhalb der zweiten Leitungen 82 angeordnet sind, und die obere Klemme 131 umfasst einen horizontalen Abschnitt, der oberhalb der zweiten Leitungen 82 angeordnet ist, und eine Vielzahl von Vorsprüngen, die oberhalb der oberen Abschnitte der ersten Leitungen 81 angeordnet sind. Der Formamboss 132 umfasst eine Vielzahl von Vorformelementen 132.1, die eine Kontur aufweisen, die in einem mittleren Abschnitt an die Form der Leitung angepasst ist, wie sie im Prozess von 9 geformt wird, und ferner einen horizontalen unteren Abschnitt aufweist. Die Vorrichtung umfasst ferner eine Vielzahl von Umformstempelgliedern 134, die in Abwärtsrichtung beweglich sind, um einen unteren Abschnitt der ersten Leitungen 81 gegen den horizontalen unteren Abschnitt der Vorformelemente 132.1 zu drücken.
  • Darüber hinaus kann ein bestimmtes Merkmal oder ein bestimmter Aspekt einer Ausführungsform der Offenbarung zwar nur in Bezug auf eine von mehreren Ausführungen offenbart worden sein, dieses Merkmal oder dieser Aspekt kann jedoch mit einem oder mehreren anderen Merkmalen oder Aspekten der anderen Ausführungen kombiniert werden, wie dies für eine bestimmte oder bestimmte Anwendung gewünscht und vorteilhaft sein kann. In dem Maße, in dem die Begriffe „einschließen“, „haben“, „mit“ oder andere Varianten davon entweder in der ausführlichen Beschreibung oder in den Ansprüchen verwendet werden, sollen diese Begriffe in ähnlicher Weise einschließend sein wie der Begriff „umfassen“. Darüber hinaus sollte verstanden werden, dass Ausführungsformen der Offenbarung in diskreten Schaltungen, teilweise integrierten Schaltungen oder vollständig integrierten Schaltungen oder Programmiermitteln implementiert sein können. Auch der Begriff „exemplarisch“ ist lediglich als Beispiel gedacht und nicht als das beste oder optimale. Es ist auch zu würdigen, dass die hier dargestellten Merkmale und/oder Elemente aus Gründen der Einfachheit und Verständlichkeit mit bestimmten Dimensionen relativ zueinander dargestellt sind und dass die tatsächlichen Dimensionen erheblich von den hier dargestellten abweichen können.
  • Obwohl hier spezifische Ausführungsformen illustriert und beschrieben wurden, wird es von denjenigen, die sich in der Kunst auskennen, geschätzt, dass eine Vielzahl von alternativen und/oder äquivalenten Ausführungsformen die gezeigten und beschriebenen spezifischen Ausführungsformen ersetzen können, ohne vom Umfang der vorliegenden Offenbarung abzuweichen. Dieser Antrag soll alle Anpassungen oder Variationen der hier besprochenen spezifischen Ausführungsformen abdecken. Es ist daher beabsichtigt, dass diese Offenbarung nur durch die Ansprüche und deren Äquivalente beschränkt wird.

Claims (20)

  1. Halbleiterbauelement-Package (10), umfassend: - einen ersten Leiterrahmen (11) mit einer Vielzahl von ersten Leitungen (11.2); - einen zweiten Leiterrahmen (12) mit einer Vielzahl von zweiten Leitungen (12.1); - einen (13) oder mehrere Halbleiterdies, wobei die erste (11.2) und die zweite Leitung (12.1) elektrisch mit dem einen (13) oder mit verschiedenen Halbleiterdies gekoppelt sind; und - eine Einkapselung (14), die einen (13) oder mehrere Halbleiterdies und innere Abschnitte der ersten (11.2) und zweiten Leitungen (12.1) bedeckt; wobei der zweite Leiterrahmen (12) über dem ersten Leiterrahmen (11) derart gestapelt ist, dass die internen Teile der ersten Leitungen (11.2) in einer ersten Ebene angeordnet sind und die internen Teile der zweiten Leitungen (12.1) in einer zweiten Ebene über der ersten Ebene angeordnet sind.
  2. Halbleiterbauelement-Package (10) nach Anspruch 1, weiterhin umfassend ein Die-Pad (11.1), wobei der eine oder die mehreren Halbleiterdies (13) auf dem Die-Pad (11.1) angeordnet ist/sind.
  3. Halbleiterbauelement-Package (10) nach Anspruch 2, wobei das Die-Pad (11.1) sich in einer Masseebene unterhalb der ersten Ebene befindet.
  4. Halbleiterbauelement-Package (10) nach Anspruch 2 oder 3, wobei das Die-Pad (11.1) Teil des ersten Leiterrahmens (11) ist.
  5. Halbleiterbauelement-Package (10) nach einem der vorherigen Ansprüche, wobei die erste (11.2) und zweite Leitung (12.2) abwechselnd entlang mindestens einer Seite des Pakets angeordnet sind.
  6. Halbleiterbauelement-Package (10) nach einem der vorherigen Ansprüche, wobei die erste (11.2) und die zweite Leitung (12.1) externe Abschnitte mit unteren Enden aufweisen, die sich in einer Masseebene unterhalb der ersten Ebene befinden.
  7. Halbleiterbauelement-Package (10) nach Anspruch 6, wobei ein erster Abstand (a) zwischen den unteren Enden der ersten Leitungen (11.2) und der Verkapselung (14) kleiner ist als ein zweiter Abstand (b) zwischen den unteren Enden der ersten Leitungen (11.2) und der Verkapselung (14).
  8. Halbleiterbauelement-Package (10) nach einem der vorherigen Ansprüche, wobei die inneren Abschnitte der ersten (11.2) und der zweiten Leitungen (12.2) obere Enden aufweisen, wobei ein erster Abstand (c) zwischen den oberen Enden der zweiten Leitungen (12.2) und einer Seitenfläche der Einkapselung (14) kleiner ist als ein zweiter Abstand (d) zwischen den oberen Enden der ersten Leitungen (11.2) und der Seitenfläche der Einkapselung (14).
  9. Halbleiterbauelement-Package (10) nach einem der vorherigen Ansprüche, wobei die erste (11.2) und zweite Leitung (12.2) symmetrisch an zwei gegenüberliegenden Seiten des Package (10) angeordnet sind.
  10. Halbleiterbauelement-Package (10) nach einem der vorherigen Ansprüche, wobei das Die-Pad (11.1) eine erste Hauptfläche aufweist, auf der der Halbleiterdie (13) angeordnet ist, und eine zweite Hauptfläche, die nach außen hin freiliegt.
  11. Halbleiterbauelement-Package (10) nach einem der vorherigen Ansprüche, weiterhin umfassend erste elektrische Verbinder (15), die zwischen die ersten Leitungen (11.2) und erste Kontaktpads des mindestens einen Halbleiterdies (13) geschaltet sind, und zweite elektrische Verbinder (16), die zwischen die zweiten Leitungen (12.2) und zweite Kontaktpads des mindestens einen Halbleiterdies (13) geschaltet sind.
  12. Halbleiterbauelement-Package (10) nach Anspruch 11, wobei der erste (15) und zweite elektrische Verbinder (16) Bonddrähte umfasst.
  13. Halbleiterbauelement-Package (10) nach Anspruch 11, wobei die ersten (15) und zweiten elektrischen Verbinder (16) Clips umfassen.
  14. Halbleiterbauelement-Package (10) nach Anspruch 11, wobei der erste (15) und zweite elektrische Verbinder (16) teilweise Bonddrähte und teilweise Clips umfassen.
  15. Verfahren (50) zum Herstellen eines Halbleiterbauelement-Package, wobei das Verfahren umfasst - Bereitstellen einer gestapelten Leiterrahmenanordnung, die ein erstes Leiterrahmenpaneel mit einer Vielzahl von ersten Leiterrahmen und ein zweites Leiterrahmenpaneel mit einer Vielzahl von zweiten Leiterrahmen umfasst, wobei jeder der ersten Leiterrahmen erste Leitungen und jeder der zweiten Leiterrahmen zweite Leitungen umfasst und wobei die ersten und zweiten Leiterrahmenpaneele fest miteinander verbunden sind (51); - Bereitstellen von Halbleiterdies, wobei die Halbleiterdies Kontaktpads auf einer Hauptfläche davon aufweisen (52); - Verbinden elektrischer Verbinder zwischen den ersten und zweiten Leitungen und den Kontaktpads (53); - Aufbringen einer Verkapselung auf die Halbleiterdies und zumindest Teile der ersten und zweiten Leitungen (54); - Trimmen und Formen der ersten und zweiten Leitungen (55); und - Vereinzelung der Baugruppe in eine Vielzahl von Halbleiterbauelement-Packages (56).
  16. Verfahren nach Anspruch 15, wobei jeder der ersten Leiterrahmen ein Die-Pad umfasst, und die Bereitstellung von Halbleiterdies umfasst das Anbringen der Halbleiterdies an den Die-Pads.
  17. Verfahren nach Anspruch 15 oder 16, wobei das Bereitstellen der gestapelten Leiterrahmen-Baugruppe umfasst - Bereitstellen eines ersten Leiterrahmen-Paneels und eines zweiten Leiterrahmen-Paneels; und - Verbinden des ersten und zweiten Leiterrahmen-Paneels miteinander.
  18. Verfahren nach Anspruch 17, wobei das Verbinden des ersten und zweiten Leiterrahmen-Paneels erfolgt durch Schweißen.
  19. Verfahren nach Anspruch 18, wobei das Schweißen die Auswahl einer Anzahl von Schweißpunkten umfasst, die sich an den äußeren Rahmenstäben der ersten und zweiten Leiterrahmen-Paneelen befinden; und das Zusammenschweißen des ersten und zweiten Leiterrahmen-Paneels an diesen Schweißpunkten.
  20. Verfahren nach einem der Ansprüche 15 bis 19, weiter umfassend Durchführen des Verfahrens in der Weise, dass in den Halbleiterbauelement-Packages das Die-Pad in einer ersten untersten Ebene angeordnet ist, die ersten Leitungen interne Abschnitte umfassen, die in einer zweiten Ebene über der ersten Ebene angeordnet sind, und die zweiten Leitungen interne Abschnitte umfassen, die in einer dritten Ebene über der zweiten Ebene angeordnet sind.
DE102020109493.0A 2020-04-06 2020-04-06 Ein halbleiterbauelementpackage mit zwei übereinander gestapelten leadframes Ceased DE102020109493A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102020109493.0A DE102020109493A1 (de) 2020-04-06 2020-04-06 Ein halbleiterbauelementpackage mit zwei übereinander gestapelten leadframes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102020109493.0A DE102020109493A1 (de) 2020-04-06 2020-04-06 Ein halbleiterbauelementpackage mit zwei übereinander gestapelten leadframes

Publications (1)

Publication Number Publication Date
DE102020109493A1 true DE102020109493A1 (de) 2021-10-07

Family

ID=77749696

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020109493.0A Ceased DE102020109493A1 (de) 2020-04-06 2020-04-06 Ein halbleiterbauelementpackage mit zwei übereinander gestapelten leadframes

Country Status (1)

Country Link
DE (1) DE102020109493A1 (de)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60107848A (ja) 1983-11-16 1985-06-13 Hitachi Ltd 半導体装置およびこれに用いられるリ−ドフレ−ム
EP0228869A2 (de) 1986-01-06 1987-07-15 AT&T Corp. Verfahren zur Herstellung eines Gehäuses für ein elektronisches Bauelement
US4796078A (en) 1987-06-15 1989-01-03 International Business Machines Corporation Peripheral/area wire bonding technique
US20070284709A1 (en) 2006-06-07 2007-12-13 Texas Instruments Incorporated Semiconductor Device with Improved High Current Performance
JP2008124228A (ja) 2006-11-13 2008-05-29 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US20090189264A1 (en) 2008-01-28 2009-07-30 Renesas Technology Corp. Semiconductor device and manufacturing method of the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60107848A (ja) 1983-11-16 1985-06-13 Hitachi Ltd 半導体装置およびこれに用いられるリ−ドフレ−ム
EP0228869A2 (de) 1986-01-06 1987-07-15 AT&T Corp. Verfahren zur Herstellung eines Gehäuses für ein elektronisches Bauelement
US4796078A (en) 1987-06-15 1989-01-03 International Business Machines Corporation Peripheral/area wire bonding technique
US20070284709A1 (en) 2006-06-07 2007-12-13 Texas Instruments Incorporated Semiconductor Device with Improved High Current Performance
JP2008124228A (ja) 2006-11-13 2008-05-29 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US20090189264A1 (en) 2008-01-28 2009-07-30 Renesas Technology Corp. Semiconductor device and manufacturing method of the same

Similar Documents

Publication Publication Date Title
DE102007049481B4 (de) Verfahren zur Herstellung eines Leistungshalbleiterbauelementes
DE69621851T2 (de) Mehrchipanlage und sandwich-typ verfahren zur herstellung durch verwendung von leitern
DE68928185T2 (de) Herstellung elektronischer Bauelemente mit Hilfe von Leiterrahmen
DE102006062989B3 (de) Halbleitervorrichtung mit Halbleiterbaugruppen, die jeweils ein Halbleiterelement und ein Umschließungselement aufweisen
DE2636450C2 (de) Leiterrahmen für Halbleiterbauelemente und Verfahren zum automatischen Herstellen von Halbleiterbauelementen
DE102015210603B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE19712551B4 (de) Zuleitungsrahmen und darauf angewendetes Herstellungsverfahren für Halbleitergehäuse in Chipgröße
DE112012005920T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE3913221A1 (de) Halbleiteranordnung
DE102017205116B4 (de) Halbleitervorrichtung und Fertigungsverfahren derselben
DE102016112289B4 (de) Leiterrahmen und Verfahren zur Herstellung desselben
DE112006003372T5 (de) Vorrichtung und Verfahren zur Montage eines oben und unten freiliegenden eingehausten Halbleiters
DE102014104399A1 (de) Leadframe, Halbleiterchipgehäuse umfassend einen Leadframe und ein Verfahren zur Herstellung eines Leadframe
DE19743537A1 (de) Halbleitergehäuse für Oberflächenmontage sowie Verfahren zu seiner Herstellung
DE102010060798A1 (de) Halbleitervorrichtung und Verfahren zum Verpacken einer Halbleitervorrichtung mit einer Klemme
DE102006005050A1 (de) Halbleitervorrichtung mit Extraktionselektrode
DE102014106158A1 (de) Anschlussrahmenstreifen mit trägerelementen
DE102018206482B4 (de) Halbleiterbauelement mit einem Verbundwerkstoffclip aus Verbundmaterial
DE102017212186B4 (de) Mit Gießharz versiegelte Leistungshalbleiter-Einrichtung
DE102020110920A1 (de) Leiterrahmen für halbleitergehäuse
DE102009022221A1 (de) Halbleitervorrichtung mit beidseitiger Wärmeabstrahlungsstruktur und Verfahren zur Fertigung der Vorrichtung
DE102016223651A1 (de) Halbleitermodul und halbleitervorrichtung
DE3884019T2 (de) Verfahren zum Herstellen einer Modul-Halbleiter-Leistungsanordnung und hergestellte Anordnung.
DE102020125705A1 (de) Leistungs-Halbleitervorrichtung
DE102020109703A1 (de) Halbleitergehäuse und verfahren zu seiner herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final