DE102015210603B4 - Verfahren zur Herstellung einer Halbleitervorrichtung - Google Patents

Verfahren zur Herstellung einer Halbleitervorrichtung Download PDF

Info

Publication number
DE102015210603B4
DE102015210603B4 DE102015210603.9A DE102015210603A DE102015210603B4 DE 102015210603 B4 DE102015210603 B4 DE 102015210603B4 DE 102015210603 A DE102015210603 A DE 102015210603A DE 102015210603 B4 DE102015210603 B4 DE 102015210603B4
Authority
DE
Germany
Prior art keywords
cylindrical electrode
cavity
substrate
cylindrical
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102015210603.9A
Other languages
English (en)
Other versions
DE102015210603A1 (de
Inventor
Naoki Yoshimatsu
Kiyohiro Uchida
Taketoshi Shikano
Masayoshi Shinkai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102015210603A1 publication Critical patent/DE102015210603A1/de
Application granted granted Critical
Publication of DE102015210603B4 publication Critical patent/DE102015210603B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

Verfahren zur Herstellung einer Halbleitervorrichtung mit den folgenden Schritten:
Montieren eines Halbleiterchips (2) und einer zylindrischen Elektrode (3) mit einem unteren Ende (11) auf einer Hauptoberfläche eines Substrats (1), wobei die zylindrische Elektrode (3) einen Hauptkörper mit einer Seitenwand mit einer Wanddicke W und einer Wand am anderen, dem unteren Ende (11) gegenüberliegenden Ende (12) mit einer Wanddicke T aufweist, so dass die zylindrische Elektrode geschlossen ist und mit der Hauptoberfläche des Substrats (1) einen Hohlraum (14) bildet;
Versiegeln des Substrats (1), des Halbleiterchips (2) und der zylindrischen Elektrode (3) mit Harzmaterial (4), so dass das andere Ende (12) freiliegt; und
Ausbilden einer Öffnung (17), die sich vom anderen Ende (12) der zylindrischen Elektrode (3) zu dem Hohlraum (14) in der zylindrischen Elektrode (3) erstreckt, nach dem Schritt des Versiegelns

Description

  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halbleitervorrichtung und insbesondere auf ein Verfahren zur Herstellung einer Halbleitervorrichtung zur Verwendung in einem Inverter zum Steuern eines Motors eines Elektrofahrzeugs oder einer Industrieanlage oder zur Verwendung in einem Umsetzer zur Regeneration.
  • Eine Leistungshalbleitervorrichtung weist eine Konfiguration auf, in der Halbleiterelemente wie z. B. ein Leistungs-MOSFET (Metalloxid-Halbleiter-Feldeffekttransistor), ein IGBT (Bipolartransistor mit isoliertem Gate) und eine Diode, die eine Schaltung bilden, mit Harz versiegelt sind, um die Halbleiterelemente zu schützen. Die Versiegelung mit Harz wird durchgeführt, indem ein mit Harz zu versiegelndes Objekt in eine Metallform eingebracht wird und Formharz in die Metallform eingespritzt wird. Das Objekt umfasst beispielsweise ein Substrat, ein Schaltungsmuster, das auf einer Hauptoberfläche des Substrats ausgebildet ist, ein Halbleiterelement und eine zylindrische Elektrode, die miteinander verbunden sind.
  • Die zylindrische Elektrode ist ein externer Verbindungsanschluss, der mit dem Halbleiterelement im versiegelten Harz verbunden ist, um das Halbleiterelement, eine externe Elektrode und dergleichen elektrisch zu verbinden. Folglich weist die zylindrische Elektrode ein Ende, das an einem Substrat angebracht ist, und ein anderes entgegengesetztes Ende, das außerhalb des Harzes freiliegt, auf. Leistungshalbleitervorrichtungen unter Verwendung der vorstehend beschriebenen zylindrischen Elektrode sind beispielsweise in den folgenden JP 2011-187819 A , JP 2010-129818 A und JP 2010-186953 A offenbart.
  • JP 2011-187819A offenbart eine Technik zur Verwendung einer Kappenvorrichtung zum Schließen einer Öffnung an einem Ende einer zylindrischen Elektrode. JP 2010-129818 A offenbart eine Technik zum Ermöglichen, dass eine obere Fläche einer Hülse mit einer Innenwandoberfläche einer Metallform zum Versiegeln mit Harz in einem Zustand in Kontakt kommt, in dem die Hülse in ein Ende einer zylindrischen Elektrode eingepresst ist. Diese Techniken unterdrücken den Eintritt von Harz in eine zylindrische Elektrode während der Versiegelung mit Harz. Überdies offenbart JP 2010-186953 A eine Technik zum Ermöglichen, dass eine oberste Fläche einer zylindrischen Elektrode mit einer Innenwandoberfläche einer Metallform zum Versiegeln mit Harz in direkten Kontakt kommt, und dies unterdrückt den Eintritt von Harz in die zylindrische Elektrode während der Versiegelung mit Harz.
  • Wenn eine Kappenvorrichtung, eine Hülse oder dergleichen verwendet wird, wie bei JP 2011-187819 A und JP 2010-129818 A wird jedoch ein Teil verwendet, das in einer ursprünglichen Konfiguration der Halbleitervorrichtung unnötig zu sein scheint, so dass die Anzahl von Teilen übermäßig zunehmen kann und die Kosten für die Halbleitervorrichtung erhöht werden können.
  • Überdies wird in JP 2010-186953 A eine zylindrische Elektrode verwendet, die eine Federeigenschaft aufweist, die durch eine Gestalt mit unterschiedlichen Größen von äußeren Umfängen in einer Draufsicht für jeden Bereich bereitgestellt wird, und die Metallform für die Versiegelung mit Harz presst direkt die zylindrische Elektrode. Da die zylindrische Elektrode und ein Basissubstrat, an dem die zylindrische Elektrode montiert ist, mit einem Heißschmelz-Verbindungsmaterial wie z. B. Lötmittel verbunden werden, wird eine Beschädigung am Verbindungsteil mit dem Lötmittel aufgrund eines Drucks von oben befürchtet, selbst wenn die zylindrische Elektrode eine Federeigenschaft aufweist.
  • Die vorliegende Erfindung wurde angesichts des vorstehend beschriebenen Problems durchgeführt und ihre Aufgabe besteht darin, ein Verfahren zur Herstellung einer Halbleitervorrichtung zu schaffen, das in der Lage ist, den Eintritt von Harz in eine zylindrische Elektrode ohne übermäßiges Erhöhen der Anzahl von Teilen und ohne unnötiges Beschädigen eines Elements zu unterdrücken.
  • Erfindungsgemäß wird diese Aufgabe durch ein Verfahren nach Anspruch 1 gelöst.
  • Gemäß der vorliegenden Erfindung wird eine Öffnung am anderen Ende der zylindrischen Elektrode nach dem Schritt des Versiegelns mit dem Harzmaterial ausgebildet und die Öffnung ist während des Versiegelungsschritts nicht am anderen Ende der zylindrischen Elektrode gebildet. Daher kann die Möglichkeit eines Eintritts von Harzmaterial vom anderen Ende der zylindrischen Elektrode während des Versiegelungsschritts ohne übermäßiges Erhöhen der Anzahl von Teilen und unnötiges Beschädigen eines Elements beseitigt werden.
  • Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsformen der Erfindung anhand der Figuren. Von den Figuren zeigen:
    • 1 eine schematische perspektivische Ansicht, die eine Konfiguration eines Leistungsmoduls gemäß der vorliegenden Ausführungsform darstellt.
    • 2 eine schematische Querschnittsansicht, die die Konfiguration des Leistungsmoduls gemäß der vorliegenden Erfindung entlang der Linie II-II von 1 darstellt.
    • 3A eine schematische Querschnittsansicht, die ein erstes Beispiel der Konfiguration der zylindrischen Elektrode von 2 darstellt.
    • 3B eine schematische Querschnittsansicht, die ein zweites Beispiel der Konfiguration der zylindrischen Elektrode von 2 darstellt.
    • 4 eine schematische perspektivische Ansicht, die das Leistungsmodul darstellt, bevor es geschnitten wird, wie bei 1.
    • 5 eine schematische Querschnittsansicht, die dem von den gestrichelten Linien in 4 umgebenen Bereich entspricht und die einen ersten Schritt des Verfahrens zur Herstellung eines Leistungsmoduls gemäß der vorliegenden Ausführungsform darstellt.
    • 6 eine schematische Querschnittsansicht, die dem von den gestrichelten Linien in 4 umgebenen Bereich entspricht und einen zweiten Schritt des Verfahrens zur Herstellung eines Leistungsmoduls gemäß der vorliegenden Ausführungsform darstellt.
    • 7 eine schematische Querschnittsansicht, die dem von den gestrichelten Linien in 4 umgebenen Bereich entspricht und einen dritten Schritt des Verfahrens zur Herstellung eines Leistungsmoduls gemäß der vorliegenden Ausführungsform darstellt.
    • 8 eine schematische Querschnittsansicht, die dem von den gestrichelten Linien in 4 umgebenen Bereich entspricht und einen vierten Schritt des Verfahrens zur Herstellung eines Leistungsmoduls gemäß der vorliegenden Ausführungsform darstellt.
    • 9 eine schematische Querschnittsansicht, die dem von den gestrichelten Linien in 4 umgebenen Bereich entspricht und einen fünften Schritt des Verfahrens zur Herstellung eines Leistungsmoduls gemäß der vorliegenden Ausführungsform darstellt.
    • 10 eine schematische Querschnittsansicht, die dem von den gestrichelten Linien in 4 umgebenen Bereich entspricht und einen sechsten Schritt des Verfahrens zur Herstellung eines Leistungsmoduls gemäß der vorliegenden Ausführungsform darstellt.
    • 11 eine schematische Querschnittsansicht, die dem von den gestrichelten Linien in 4 umgebenen Bereich entspricht und einen siebten Schritt des Verfahrens zur Herstellung eines Leistungsmoduls gemäß der vorliegenden Ausführungsform darstellt.
    • 12 eine schematische Querschnittsansicht, die dem von den gestrichelten Linien in 4 umgebenen Bereich entspricht und einen achten Schritt des Verfahrens zur Herstellung eines Leistungsmoduls gemäß der vorliegenden Ausführungsform darstellt.
    • 13 eine schematische Querschnittsansicht, die dem von den gestrichelten Linien in 4 umgebenen Bereich entspricht und einen neunten Schritt des Verfahrens zur Herstellung eines Leistungsmoduls gemäß der vorliegenden Ausführungsform darstellt.
  • Im Folgenden wird eine Ausführungsform der vorliegenden Erfindung mit Bezug auf die Zeichnungen beschrieben.
  • Zuerst wird eine Konfiguration eines Leistungsmoduls als Konfiguration einer Halbleitervorrichtung der vorliegenden Ausführungsform mit Bezug auf 1 und 2 beschrieben. Mit Bezug auf 1 umfasst ein Leistungsmodul 100 der vorliegenden Ausführungsform hauptsächlich ein Substrat 1, einen Halbleiterchip 2, zylindrische Elektroden 3 und ein Formharz 4 (Harzmaterial). Es sollte beachtet werden, dass in 1 das Formharz 4 mit imaginären Linien angesichts der Verbesserung der Sichtbarkeit der Zeichnung dargestellt ist. Überdies sind in 2 und in anschließenden Querschnittsansichten Drähte 9, die an der Rückseite von Abschnitten zu sehen sind, die in den Zeichnungen dargestellt sind und später beschrieben werden, angesichts eines leichten Verständnisses hinzugefügt.
  • Mit Bezug auf 1 und 2 umfasst das Substrat 1 beispielsweise ein Metallsubstrat 5, eine Isolationsschicht 6 und Schaltungsmuster 7 und weist eine Konfiguration auf, in der diese drei Elemente in dieser Reihenfolge gestapelt sind. Das Metallsubstrat 5 ist ein plattenartiges Element, das angeordnet ist, um Wärme, die während des Ansteuerns des Halbleiterchips 2 erzeugt wird, nach außen in einer hocheffizienten Weise abzustrahlen, und ist aus einem Metallmaterial wie z. B. Kupfer mit einer günstigen Wärmeleitfähigkeit ausgebildet. Die Isolationsschicht 6 ist ein plattenartiges Element, das beispielsweise aus einem Harz auf Epoxidbasis mit einer günstigen Wärmeleitfähigkeit ausgebildet ist. Das Schaltungsmuster 7 ist beispielsweise aus einer dünnen Platte aus Kupfer ausgebildet. Das Schaltungsmuster 7 weist beispielsweise eine rechteckige Gestalt in einer Draufsicht auf und mehrere Schaltungsmuster 7 sind voneinander entfernt angeordnet. Obwohl die Schaltungsmuster 7 in Reihen mit einer in einer Tiefenrichtung und drei in einer seitlichen Richtung in 1 ausgerichtet sind, ist es nicht immer erforderlich, dass die mehreren Schaltungsmuster 7 in Reihen ausgerichtet sind, und sie können ungeordnet ausgerichtet sein.
  • Der Halbleiterchip 2 ist an eine Hauptoberfläche des Schaltungsmusters 7, das eine oberste Schicht des Substrats 1 ist (auf einer Hauptoberfläche auf einer Oberseite, die zu einer Unterseite in Kontakt mit der Isolationsschicht 6 entgegengesetzt ist), durch Lötmittel 8 gebondet. Hier ist als ein Beispiel der Halbleiterchip 2 an eine Hauptoberfläche des Schaltungsmusters 7 in einer Mitte zwischen drei Schaltungsmustern 7 gebondet, die in 2 ausgerichtet sind. Ein Halbleiterelement, das eine hohe elektrische Leistung liefern kann, wie z. B. ein IGBT oder eine Diode, ist am Halbleiterchip 2 montiert.
  • Die elektrischen Verbindungen zwischen den Schaltungsmustern 7 benachbart zueinander unter drei Schaltungsmustern 7, die in 2 ausgerichtet sind, werden beispielsweise durch Drähte 9 hergestellt. Der Draht 9 ist beispielsweise aus Aluminium oder hochreinem Kupfer ausgebildet. Der Draht 9 ist mit den Oberflächen der Schaltungsmuster 7 beispielsweise durch eine im Allgemeinen bekannte Drahtbondtechnik verbunden. In 2 sind der Halbleiterchip 2 und die Schaltungsmuster 7 benachbart zum Schaltungsmuster 7, an dem der Halbleiterchip 2 montiert ist, durch Drähte 9 elektrisch verbunden.
  • Eine zylindrische Elektrode 3 ist an eine Hauptoberfläche des Schaltungsmusters 7 des Substrats 1 durch Lötmittel 8 gebondet. Die zylindrische Elektrode 3 ist ein leitfähiges Element, das sich in der vertikalen Richtung der Zeichnung erstreckt, und ist ein externer Verbindungsanschluss, der mit der Außenseite des Leistungsmoduls 100 elektrisch verbunden werden soll. Die zylindrische Elektrode 3 ist beispielsweise aus Kupfer ausgebildet. In 2 ist eine zylindrische Elektrode 3 mit einer Hauptoberfläche jedes Schaltungsmusters 7 verbunden.
  • Wie später beschrieben wird, ist ein Hohlraum in der zylindrischen Elektrode 3 ausgebildet und dieser Hohlraum durchdringt die zylindrische Elektrode 3 von einem Ende der zylindrischen Elektrode 3 (beispielsweise einem untersten Abschnitt in 2) zum anderen Ende entgegengesetzt zum einen Ende (beispielsweise einem obersten Abschnitt in 2). Überdies ist die zylindrische Elektrode 3 geneigt, so dass die Größe ihres äußeren Umfangs in einer Draufsicht von der Unterseite zur Oberseite der Zeichnung allmählich verringert ist.
  • Formharz 4 vergräbt und versiegelt das Substrat 1, den Halbleiterchip 2 und die zylindrischen Elektroden 3, um eine andere Oberfläche als eine Unterseitenoberfläche des Substrats 1 in 2, den Halbleiterchip 2 und eine andere Oberfläche als ein oberes Ende der zylindrischen Elektrode 3 in 2 zu bedecken. Folglich sind beispielsweise auch die Drähte 9 im Formharz 4 vergraben.
  • Die Unterseitenoberfläche des Substrats 1, mit anderen Worten, die Unterseitenoberfläche des Metallsubstrats 5 liegt frei, ohne dass sie mit Formharz 4 bedeckt ist. Folglich kann das Metallsubstrat 5 als Strahlungsplatte dienen.
  • Überdies liegt der oberste Abschnitt der zylindrischen Elektrode 3 frei, ohne dass er mit dem Formharz bedeckt ist. Folglich wird eine Extraktionselektrode 10, die aus Kupfer besteht und einen Film aus Nickel oder dergleichen auf ihrer Oberfläche aufweist, von einer Oberseite von 2 in die zylindrische Elektrode 3 eingesetzt. Die Extraktionselektrode 10 weist eine Länge auf, die einen untersten Abschnitt der zylindrischen Elektrode 3 erreicht und über dem obersten Abschnitt der zylindrischen Elektrode 3 in der vertikalen Richtung von 2 vorsteht, wenn die Extraktionselektrode 10 in die zylindrische Elektrode 3 eingesetzt ist. Überdies ist beispielsweise ein Plattierungsfilm aus Kupfer auf einer Innenwandoberfläche des Hohlraums in der zylindrischen Elektrode 3 ausgebildet und dieser Plattierungsfilm kommt mit der Oberfläche der in den Hohlraum eingesetzten Extraktionselektrode 10 in Kontakt. Folglich können ein Halbleiterelement oder dergleichen im Formharz 4 und die externe Elektrode oder dergleichen des Leistungsmoduls 100 unter Verwendung der Extraktionselektrode 10 in der zylindrischen Elektrode 3 elektrisch verbunden werden.
  • Die elektrische Verbindung zwischen dem Inneren des Leistungsmoduls 100 und der Außenseite des Leistungsmoduls 100 unter Verwendung der Extraktionselektrode 10, die in die zylindrische Elektrode 3 eingesetzt ist, wie bei der vorliegenden Ausführungsform, hat den folgenden Vorteil. Wenn beispielsweise die Extraktionselektrode direkt mit der Oberfläche des Halbleiterchips 2 oder dergleichen verbunden ist, ohne die Extraktionselektrode in die zylindrische Elektrode 3 einzusetzen, wäre es erforderlich, die Extraktionselektrode von der obersten Oberfläche des Formharzes 4 freizulegen, und es wäre erforderlich zu ermöglichen, dass die Extraktionselektrode mit der Innwandoberfläche der Metallform während der Versiegelung mit Harz in Kontakt kommt (um eine Zufuhr von Harz zu ihrem Ende zu unterdrücken). Da eine sehr hohe Positionsgenauigkeit und Formgenauigkeit wie z. B. Steuern einer Position der Extraktionselektrode, die vom Formharz 4 vorsteht, erforderlich sind, um dies durch Verarbeiten mit der Metallform zu erreichen, wäre eine Herstellung mit hoher Genauigkeit schwierig.
  • Durch Versiegeln nur der zylindrischen Elektrode 3 mit Formharz 4 und danach Einsetzen der Extraktionselektrode 10, die tatsächlich die elektrische Verbindung schafft, kann jedoch die Elektrode, die vom Formharz 4 freiliegt, ohne dass sie mit dem Formharz 4 bedeckt ist, leicht ausgebildet werden. Wenn die Extraktionselektrode 10 später eingesetzt werden soll, und eine Gestalt der Metallform zur Verwendung beim Versiegeln mit Harz entworfen wird, wäre es überdies nicht erforderlich, die Gestalt der Extraktionselektrode 10, die vom Formharz 4 vorsteht, zu berücksichtigen, so dass die Gestalt der Metallform vereinfacht werden kann und die Kosten für die Metallform verringert werden können. Da die Extraktionselektrode 10 leicht in die zylindrische Elektrode 3 durch die Presssitzverbindung eingesetzt werden kann, kann die Gestalt der Extraktionselektrode 10 ferner frei ausgewählt werden.
  • Mit Bezug auf 3A und 3B werden Konfigurationen der zylindrischen Elektrode 3 genauer beschrieben.
  • Mit Bezug auf 3A und 3B weist die zylindrische Elektrode 3 eine Gestalt auf, die geneigt ist, so dass die Größe des äußeren Umfangs in einer Draufsicht (Abmessung in der horizontalen Richtung von 3A und 3B) von einem unteren Ende 11, das ein Ende (die Unterseite der Zeichnung, die durch Lötmittel 8 gebondet ist) in der Verlaufsrichtung der zylindrischen Elektrode 3 ist, in Richtung eines oberen Endes 12, das das andere Ende (Oberseite in der Zeichnung) entgegengesetzt zum unteren Ende 11 ist, allmählich abnimmt. Es sollte beachtet werden, dass die planare Gestalt der zylindrischen Elektrode 3 beispielsweise eine kreisförmige Gestalt oder eine polygonale Gestalt wie z. B. eine quadratische Gestalt sein kann.
  • Die zylindrische Elektrode 3 umfasst einen Flansch 13, einen Hohlraum 14 und einen Hohlraumausschnitt 15, bevor das Leistungsmodul 100 fertiggestellt ist (insbesondere bevor die Öffnung auf der Seite des oberen Endes 12 ausgebildet wird), wie insbesondere in 3A und 3b gezeigt. Der Flansch 13 ist ein Bereich, der am unteren Ende 11 der zylindrischen Elektrode 3 ausgebildet ist, und weist eine Größe seines äußeren Umfangs in einer Draufsicht auf, die im Vergleich zu einem anderen Bereich als dem Flansch 13 (Bereich auf einer Seite des oberen Endes 12 des Flanschs 13) allmählich vergrößert ist, um ihn mit dem Substrat 1 mit einer weiten Fläche verbinden zu können. Die zylindrische Elektrode 3 wird am Substrat 1 durch Verbinden des untersten Abschnitts, mit anderen Worten, des unteren Endes 11 des Flanschs 13, mit dem darunter liegenden Schaltungsmuster 7 mittels Lötmittel 8 montiert.
  • Der Hohlraum 14 ist ein hohler Bereich, der in der zylindrischen Elektrode 3 so ausgebildet ist, dass er sich vom unteren Ende 11 zum oberen Ende 12 der zylindrischen Elektrode 3 erstreckt. Obwohl dies in der Zeichnung nicht dargestellt ist, kann der Hohlraum 14 beispielsweise eine kreisförmige Gestalt oder eine quadratische Gestalt in einer Draufsicht aufweisen. Vorzugsweise ist die Größe der Hohlraums 14 in einer Draufsicht nahezu konstant vom unteren Ende 11 zu einem Ende auf einer Seite des oberen Endes 12. Vorzugsweise bewirken die konstante Größe des Hohlraums 14 in einer Draufsicht und die allmählich verringerte Größe des äußeren Umfangs der zylindrischen Elektrode 3 in einer Draufsicht vom unteren Ende 11 zum oberen Ende 12, dass eine Wanddicke W eines Hauptkörpers der zylindrischen Elektrode 3, die auf einer Seite des Hohlraums 14 angeordnet ist, vom unteren Ende 11 zum oberen Ende 12 allmählich dünner wird.
  • Insbesondere ist zumindest ein Teil des Hohlraums 14 auf der Seite am nächsten zum oberen Ende 12 mit einem Hohlraumausschnitt 15 ausgebildet. Es ist bevorzugt, dass der Hohlraumausschnitt 15 beispielsweise direkt über einer Kante 14a des äußersten Umfangs des Hohlraums 14 in einer Draufsicht ausgebildet ist, wie in 3A gezeigt. Der Hohlraumausschnitt 15 kann jedoch direkt über irgendeinem anderen Bereich als direkt über der Kante 14a ausgebildet sein, wie in 3B gezeigt.
  • Eine Wanddicke T des Hauptkörpers der zylindrischen Elektrode 3 am oberen Ende 12 in einem Bereich, der mit dem Hohlraum 14 in einer Draufsicht überlappt, ist im Hohlraumausschnitt 15 dünner als im anderen Bereich. Wie in 3A und 3B gezeigt, ist der Hohlraumausschnitt 15 so ausgebildet, dass er eine kreisförmige planare Gestalt mit einem gleichen Abstand von der Mitte des Hohlraums 14 aufweist. Nicht auf eine solche Form begrenzt kann jedoch der Hohlraumausschnitt 15 beispielsweise als zwei kleine Ausschnitte mit Komponenten, die sich in einer Draufsicht wie ein Kreuz schneiden, an einem Teil des Hauptkörpers der zylindrischen Elektrode 3 direkt über dem Hohlraum 14 ausgebildet sein.
  • Wie später beschrieben wird, wird jedoch, um das Leistungsmodul 100 auszubilden, die zylindrische Elektrode 3 von 3A und 3B an der Hauptoberfläche des Schaltungsmusters 7 montiert und durch Formharz 4 versiegelt, und danach wird ein dicker Abschnitt von irgendeinem Bereich an einer Seite des oberem Endes 12 entfernt, und die Kante 14a des Hohlraums 14 dringt vom unteren Ende 11 zum oberen Ende 12 durch. Wie in 2 gezeigt, dringt daher der Hohlraum 14 der zylindrischen Elektrode 3 des Leistungsmoduls 100, das als Produkt vollendet ist, vom unteren Ende 11 zum oberen Ende 12 durch, im Unterschied zur zylindrischen Elektrode 3 vor der Vollendung, die in 3A und 3B gezeigt ist (bevor die Öffnung 17, die später beschrieben wird, ausgebildet wird).
  • Mit Bezug auf 4 wird das in der vorstehend beschriebenen 1 bis 3B gezeigte Leistungsmodul 100 aus einem Leistungsmodul 200 ausgebildet, das so ausgebildet wird, dass beispielsweise mehrere Module mit derselben Konfiguration wie das Leistungsmodul 100 auf der Hauptoberfläche des Substrats 1 voneinander entfernt angeordnet sind. Mit anderen Worten, vorausgesetzt, dass ein Bereich, der zwischen ein Paar von zueinander benachbarten Leistungsmodulen 100 eingefügt ist, ein Zertrennlinienbereich 101 ist, wird das Leistungsmodul 200 entlang des Zertrennlinienbereichs 101 geschnitten, so dass das Leistungsmodul 100 ausgebildet wird.
  • Mit Bezug auf 5 bis 13 wird als nächstes ein Verfahren zum Ausbilden des Leistungsmoduls 100 beschrieben. In 5 bis 13 ist nur ein Bereich eines einzelnen Leistungsmoduls 100, das von gestrichelten Linien in 4 umgeben ist und aus dem Leistungsmodul 200 geschnitten ist, grundsätzlich gezeigt und der andere Bereich ist aus der Darstellung weggelassen. Die Prozesse, die dieselben wie jene von 5 bis 13 sind, werden jedoch auf das ganze Leistungsmodul 200 (jedes der mehreren Leistungsmodule 100) angewendet.
  • Mit Bezug auf 5 wird zuerst das Substrat 1 vorbereitet, das die Konfiguration aufweist, in der das Metallsubstrat 5, die Isolationsschicht 6 und die Schaltungsmuster 7 geeignet in dieser Reihenfolge gestapelt sind, und Lötmittel 8 wird geeignet auf die eine Hauptoberfläche des Schaltungsmusters 7 (Oberseite in 5) aufgebracht, das die oberste Schicht ist. Vorzugsweise wird das Lötmittel 8 beispielsweise durch im Allgemeinen bekanntes Mikrolöten zugeführt.
  • Mit Bezug auf 6 werden mehrere zylindrische Elektroden 3, die im Voraus vorbereitet werden und die in 3A und 3B gezeigte Gestalt aufweisen (das obere Ende 12 ist geschlossen), jeweils durch mehrere Halter 21a gehalten, die in einem einzelnen Ausrichtungswerkzeug 21 ausgebildet sind. Die Halter 21a sind an Stellen entsprechend Orten ausgebildet, an denen die zylindrischen Elektroden 3 angeordnet werden sollten, um das Leistungsmodul 100 auszubilden, und sind beispielsweise so vorhanden, dass sie konkave Gestalten aufweisen, die teilweise in der Oberfläche auf einer Seite ausgebildet sind, die dem Substrat 1 zugewandt wird.
  • Die zylindrische Elektrode 3 mit der in 3A und 3B gezeigten Gestalt wird durch Formen von geschmolzenem Kupfer in einer Metallform ausgebildet. Vorzugsweise wird dieses Formen beispielsweise unter Verwendung von Kalttiefziehen und Pressbearbeiten durchgeführt. Der Hohlraumausschnitt 15 wird auch so, dass er eine gewünschte Gestalt aufweist, unter Verwendung der Metallform bearbeitet. Vorzugsweise wird die Wanddicke T des oberen Endes 12, die in 3A und 3B gezeigt ist, so ausgebildet, dass sie beispielsweise größer als oder gleich 50 µm und geringer als oder gleich 100 µm in einem anderen Abschnitt als dem Abschnitt ist, der durch den Hohlraumausschnitt 15 verdünnt ist, und der durch den Hohlraumausschnitt 15 verdünnte Abschnitt kann dünner sein als dieser.
  • Ausgebildete zylindrische Elektroden 3 werden in Haltern 21a des Ausrichtungswerkzeugs 21 beispielsweise mittels eines Teilebeschickers angeordnet.
  • Mit Bezug auf 7 wird das Ausrichtungswerkzeug 21 von 6 vertikal umgedreht, um das Ausrichtungswerkzeug 21, das die mehreren zylindrischen Elektroden 3 hält, so zu setzen, dass es dem Substrat 1 mit einem Raum zugewandt ist. Da zu diesem Zeitpunkt die Seite, auf der die Halter 21a ausgebildet sind, in Richtung der Unterseite von 7 orientiert ist, so dass sie dem Substrat 1 zugewandt ist, weisen die Halter 21a vorzugsweise eine Haltekraft in einem Umfang auf, dass die zylindrischen Elektroden 3 nicht aus den Haltern 21a fallen. Zu diesem Zeitpunkt ist es bevorzugt, den Halbleiterchip 2 in einer gewünschten Position (am gewünschten Lötmittel 8) anzuordnen.
  • Mit Bezug auf 8 wird das Ausrichtungswerkzeug 21 von 7 nach unten bewegt, so dass die zylindrischen Elektroden 3 so angeordnet werden, dass sie mit dem Lötmittel 8 auf den Schaltungsmustern 7 direkt unter den zylindrischen Elektroden 3 in Kontakt kommen. Wie zu sehen ist, kann das Ausrichtungswerkzeug 21 die mehreren zylindrischen Elektroden 3 so anordnen, dass sie mit dem Lötmittel 8 auf den Schaltungsmustern 7 gemeinsam (auf einmal) in Kontakt kommen, die direkt unter dem Ausrichtungswerkzeug 21 vorgesehen sind. Als nächstes wird beispielsweise ein im Allgemeinen bekannter Lötmittelaufschmelzprozess in diesem Zustand verwendet, um jede zylindrische Elektrode 3 und den Halbleiterchip 2 mit den Schaltungsmustern 7 zu verbinden.
  • In der vorstehend beschriebenen Weise werden der Halbleiterchip 2 und die zylindrischen Elektroden 3 auf einer Hauptoberfläche des Substrats 1 montiert.
  • Mit Bezug auf 9 werden, nachdem das Ausrichtungswerkzeug 21 entfernt ist, beispielsweise die Elektrode auf der Oberfläche des Halbleiterchips 2 und die Schaltungsmuster 7 durch Ultraschallbonden unter Verwendung des Drahts 9 aus Kupfer oder Aluminium gebondet.
  • Mit Bezug auf 10 wird das Substrat 1, an dem die zylindrischen Elektroden 3 und Drähte 9 ausgebildet sind, in eine obere Metallform 22 zum Versiegeln mit Harz gesetzt. Überdies wird eine untere Metallform 23 vorbereitet, die einer oberen Metallform 22 zugewandt ist, um ein Paar zu bilden. Die untere Metallform 23 weist eine behälterartige Gestalt auf, die Harzmaterial in einem Hohlraum darin halten kann. Ein Filmelement 24 wird an der unteren Metallform 23 befestigt, um eine Innenwandoberfläche des Hohlraums zu bedecken, zu dem das Harzmaterial zugeführt wird. Die obere Metallform 22 und die untere Metallform 23 werden durch sogenanntes Formklemmen geklemmt, so dass sie einander zugewandt sind, so dass das in die obere Metallform 22 gesetzte Substrat 1 im Hohlraum angeordnet wird, der durch die obere Metallform 22 und einen inneren Bereich der unteren Metallform 23 gebildet wird. Da zu diesem Zeitpunkt das Substrat 1, das in die obere Metallform 22 gesetzt ist, vertikal umgedreht wird, ist es bevorzugt, dass die obere Metallform 22 eine Haltekraft in einem Umfang aufweist, dass das Substrat 1 nicht von der oberen Metallform 22 fällt.
  • Die obere Metallform 22 und die untere Metallform 23 weisen vorzugsweise eine flache, ebene Gestalt auf, beispielsweise eine rechteckige, flache, ebene Gestalt, so dass der Bereich, der das Substrat 1 aufnimmt, zum Substrat 1 passen kann. Das Filmelement 24 weist beispielsweise eine Dicke von mehr als oder gleich 50 µm und weniger als oder gleich 150 µm auf und ist aus mindestens einer Art ausgebildet, die aus der Gruppe ausgewählt ist, die beispielsweise aus einem PET-Film, einem Teflon- (eingetragene Handelsmarke) Film und einem Fluorfilm besteht.
  • Mit Bezug auf 11 werden die obere Metallform 22 und die untere Metallform 23 von 10 durch Formklemmen geklemmt, so dass sie insbesondere in dem Bereich außerhalb des Bereichs, der das Substrat 1 aufnimmt, miteinander in Kontakt kommen. Folglich kommen die oberen Enden 12 der zylindrischen Elektroden 3, die vom Substrat 1 am weitesten entfernt sind (in 11 die untersten Abschnitte der zylindrischen Elektroden 3), mit dem Filmelement 24 in Kontakt, um das Filmelement 24 zu pressen. Da das Filmelement 24 eine hohe Flexibilität aufweist, kann, wenn die Höhen in der vertikalen Richtung der mehreren zylindrischen Elektroden 3, die in 11 ausgerichtet sind, eine Ungleichmäßigkeit aufweisen, das Filmelement 24 mit allen oberen Enden 12 der zylindrischen Elektroden 3 in Kontakt kommen, um die Ungleichmäßigkeit zu absorbieren. Selbst wenn eine Ungleichmäßigkeit in den Höhen in der vertikalen Richtung der mehreren zylindrischen Elektroden 3 besteht, die in 11 ausgerichtet sind, ermöglicht daher die Anwesenheit des Filmelements 24 eine Zufuhr von Harzmaterial, so dass ein Kriechen von Harzmaterial auf alle oberen Enden 12 der zylindrischen Elektroden 3 verhindert wird.
  • Da die Hauptoberfläche des Metallsubstrats 5 auf einer Seite entgegengesetzt zur Seite benachbart zur Isolationsschicht 6 (die Hauptoberfläche auf einer Oberseite in 11) auch typischerweise mit der Innenwandoberfläche der oberen Metallform 22 im Hohlraum 16 in Kontakt kommt, wird überdies Harzmaterial grundsätzlich nicht auf die Hauptoberfläche zugeführt.
  • In dem Zustand, in dem die obere Metallform 22 und die untere Metallform 23 durch Formklemmen geklemmt sind, wird der Hohlraum 16 zwischen beiden Formen mit dem Formharz 4 durch ein im Allgemeinen bekanntes Spritzpressverfahren gefüllt. Insbesondere wird das Harzmaterial wie z. B. Epoxidharz, das im Spritzpressverfahren verwendet wird, zuerst erhitzt und geschmolzen und in den Hohlraum 16 als Formharz 4 in einem Zustand mit niedriger Viskosität eingespritzt. Dann wird das Harzmaterial einer Härtungsreaktion unterzogen, während ein Druck aufrechterhalten wird, nachdem das Füllen des Hohlraums 16 mit dem Harzmaterial vollendet ist, so dass ein festes Formharz 4 gebildet wird. In einer solchen Weise werden das Substrat 1, der Halbleiterchip 2 und die zylindrische Elektrode 3 mit dem Formharz 4 versiegelt.
  • Im Schritt des Versiegelns kann ein im Allgemeinen bekanntes Formpressverfahren oder Spritzgießverfahren anstelle des vorstehend beschriebenen Spritzpressverfahrens verwendet werden.
  • Mit Bezug auf 12 werden die obere Metallform 22 und die untere Metallform 23 vom Substrat 1, das mit dem Formharz 4 versiegelt ist, gelöst. Wie vorstehend beschrieben, da die oberste Oberfläche des oberen Endes 12 der zylindrischen Elektrode 3 mit dem Filmelement 24 bedeckt ist, wird das Formharz 4 nicht auf die oberste Oberfläche zugeführt. Daher liegt das obere Ende 12 vom Formharz 4 frei. Überdies liegt die Hauptoberfläche des Metallsubstrats 5 auf einer Seite entgegengesetzt zur Seite benachbart zur Isolationsschicht 6 auch vom Formharz 4 frei.
  • Mit Bezug auf 13, nachdem das Substrat 1 und dergleichen mit dem Formharz 4 versiegelt ist, wird eine Öffnung 17 mit einer Schlitzgestalt ausgebildet, die sich vom oberen Ende 12 der zylindrischen Elektrode 3 zum Hohlraum 14 in der zylindrischen Elektrode 3 erstreckt. Diese Öffnung 17 wird durch Bearbeiten mit einer im Allgemeinen bekannten maschinellen Bearbeitung oder einer Bearbeitung unter Verwendung einer Stanzpresse (Pressbearbeiten) ausgebildet. Vorzugsweise wird die Öffnung 17 so ausgebildet, dass sie mit dem Hohlraum 14 (Kante 14a des Hohlraums 14) in einer Draufsicht überlappt. Die ausgebildete Öffnung 17 integriert mit dem Hohlraum 14 als Hohlraum 14, der die zylindrische Elektrode 3 vom oberen Ende 12 zum unteren Ende 11 durchdringt.
  • Obwohl die maschinelle Bearbeitung eine hohe Bearbeitungsgenauigkeit aufweist, erzeugt sie einen Abfall bei der maschinellen Bearbeitung und erfordert eine lange Zeit zur maschinellen Bearbeitung, so dass die Effizienz der Bearbeitung verringert werden kann. Unter Verwendung der Pressbearbeitung, die weniger Bearbeitungsabfall verursacht, kann daher die Zeit der maschinellen Bearbeitung verkürzt werden.
  • Wie vorstehend beschrieben, befindet sich, nachdem das Versiegeln mit dem Formharz 4 durchgeführt ist und bis die Öffnung 17 im Schritt von 13 ausgebildet ist, das obere Ende 12 in dem Zustand, in dem es vollständig mit dem Hauptkörper der zylindrischen Elektrode bedeckt ist, ohne dass es eine Öffnung aufweist.
  • Mit Rückbezug auf 2 wird die Extraktionselektrode 10 durch die im Allgemeinen bekannte Presssitzverbindung in den Hohlraum 14, der so ausgebildet ist, dass er die zylindrische Elektrode 3 durchdringt, im Schritt von 13 eingesetzt. Insbesondere wird die Extraktionselektrode 10 als Anschluss mit einer Breite, die geringfügig größer ist als der Hohlraum 14, in den Hohlraum 14 von der Seite des oberen Endes 12 eingepresst. Folglich kommen die Plattierungsfilme, die auf den Oberflächen der Extraktionselektrode 10 und des Hohlraums 14 ausgebildet sind, miteinander in Kontakt, so dass beide von diesen elektrisch verbunden werden.
  • Mit Bezug auf 4 wird das Substrat 1 schließlich für jedes der mehreren Leistungsmodule 100 geschnitten, die so ausgebildet sind, dass sie sich in einem Leistungsmodul 200 ausrichten. Insbesondere wird im Zertrennlinienbereich 101, der zwischen die mehreren individuellen Leistungsmodule 100 in der Richtung entlang der Hauptoberfläche des Leistungsmoduls 200 eingefügt ist, das Leistungsmodul 200 entlang des Zertrennlinienbereichs 101 geschnitten und in das individuelle Leistungsmodul 100 aufgeteilt.
  • Als nächstes werden die Effekte der vorliegenden Ausführungsform beschrieben.
  • In der vorliegenden Ausführungsform wird das Versiegeln mit Harz in dem Zustand durchgeführt, in dem das obere Ende 12 der zylindrischen Elektrode 3 geschlossen ist. Daher wird der Eintritt des Formharzes 4 vom oberen Ende 12 in den Hohlraum 14 der zylindrischen Elektrode 3 unterdrückt.
  • Wenn das Formharz 4 in den Hohlraum 14 eintritt, besteht eine Möglichkeit, dass eine elektrische Verbindung zwischen dem Inneren des Leistungsmoduls 100 und der Außenseite des Leistungsmoduls 100 nicht erhalten werden kann, selbst wenn die Extraktionselektrode 10 in den Hohlraum 14 eingesetzt ist. Überdies besteht eine Möglichkeit, dass das Formharz 4 im Hohlraum 14 das Einsetzen der Extraktionselektrode 10 stört. Bei der vorliegenden Ausführungsform wird der Eintritt des Formharzes 4 in den Hohlraum 14 unterdrückt, so dass das Auftreten des vorstehend beschriebenen Defekts beseitigt werden kann.
  • In der vorliegenden Ausführungsform wird das Formharz 4 in dem Zustand zugeführt, in dem das obere Ende 12 geschlossen ist. Daher wäre es nicht erforderlich, eine Kappenvorrichtung oder Hülse zum Schließen des oberen Endes 12 zu verwenden, wenn das Formharz 4 zugeführt wird. Da es nicht erforderlich wäre, ein Teil zu verwenden, das für eine Zufuhr des Formharzes 4 nicht erforderlich ist, können folglich die Kosten für die Herstellung des Leistungsmoduls 100 verringert werden.
  • Da in der vorliegenden Ausführungsform das Formharz 4 in dem Zustand zugeführt wird, in dem das obere Ende 12 geschlossen ist, wäre es insbesondere nicht erforderlich, die zylindrische Elektrode 3 mit einer Gestalt mit einer Federeigenschaft auszubilden und sie stark unter Verwendung der Metallformen 22 und 23 zu pressen, um eine Öffnung des oberen Endes 12 der zylindrischen Elektrode 3 zu schließen, wenn das Formharz 4 zugeführt wird. Daher kann das Auftreten von Defekten wie z. B. eine Beschädigung am Lötmittel 8, das die zylindrische Elektrode 3 und das Schaltungsmuster 7 verbindet, aufgrund einer starken Spannung unterdrückt werden.
  • Die zylindrische Elektrode 3 der vorliegenden Ausführungsform wird so ausgebildet, dass sie einen Flansch 13 auf einer Seite des unteren Endes 11 umfasst, und der Flansch 13 wird am Schaltungsmuster 7 des Substrats 1 montiert. Da der Flansch 13 am Substrat 1 montiert wird, wird ein Verbindungsbereich zwischen der zylindrischen Elektrode 3 und dem Substrat 1 groß, so dass eine Festigkeit des Verbindungsteils mit Lötmittel 8 verbessert wird und die Zuverlässigkeit des Verbindungsteils verbessert werden kann. Angesichts dessen kann das Auftreten von Defekten wie z. B. eine Beschädigung am Lötmittel 8, das die zylindrische Elektrode 3 und das Schaltungsmuster 7 verbindet, aufgrund einer starken Spannung unterdrückt werden.
  • Überdies kann die Verbesserung der Festigkeit des Verbindungsteils die Möglichkeit einer Beschädigung des Lötmittels und des darunter liegenden Substrats 1 aufgrund der Spannung, die auf das obere Ende 12 während des Schritts des Ausbildens der Öffnung 17 in der zylindrischen Elektrode 3 ausgeübt wird, verringern.
  • Da die zylindrische Elektrode 3 am Schaltungsmuster 7 durch den Flansch 13 mit einer großen Verbindungsfläche am unteren Ende 11 montiert wird, wird überdies ein Raum zwischen beispielsweise dem Flansch 13 und dem Schaltungsmuster 7 ausgebildet, so dass die Möglichkeit des Eintritts von Formharz 4 in den Hohlraum 14 der zylindrischen Elektrode 3 durch den Raum verringert werden kann.
  • Der äußere Umfang der zylindrischen Elektrode 3 ist geneigt (in Bezug auf die Richtung senkrecht zur Hauptoberfläche des Substrats 1), so dass er vom unteren Ende 11 in Richtung des oberen Endes 12 allmählich verringert ist. Daher kann die äußere Gestalt der zylindrischen Elektrode 3 leicht mit der Metallform geformt werden. Überdies kann die zylindrische Elektrode 3 mit der vorstehend beschriebenen äußeren Gestalt nach dem Formen mit der Metallform leicht aus der Metallform gelöst werden. Ferner kann die zylindrische Elektrode 3 mit der vorstehend beschriebenen äußeren Gestalt das Lösen des Ausrichtungswerkzeugs 21 vom Halter 21a erleichtern.
  • Die Wanddicke T des oberen Endes 12 der zylindrischen Elektrode 3 (siehe 3A und 3B) weist einen Hohlraumausschnitt 15 auf, der dünner ist als der andere Bereich zumindest direkt über dem Bereich, der mit dem Hohlraum 14 in einer Draufsicht überlappt, so dass die zylindrische Elektrode 3 auf einer Seite des oberen Endes 12 leichter beispielsweise durch die Pressbearbeitung während der Ausbildung der Öffnung 17 gestanzt werden kann. Die Ausbildung des Hohlraumausschnitts 15 direkt über dem äußeren Umfang des Hohlraums 14, mit anderen Worten entlang der Kante 14a, erleichtert insbesondere weiter das Stanzen der zylindrischen Elektrode 3 durch die Pressbearbeitung.
  • Da der Hohlraumausschnitt 15 vorgesehen ist, kann überdies der Raum zwischen dem Werkzeug zum Stanzen des oberen Endes 12 während der Ausbildung der Öffnung 17 und der unteren Oberfläche (Innenwandoberfläche) der zylindrischen Elektrode 3 auf einer Seite des oberen Endes 12 verringert werden. Daher kann der Raum die Möglichkeit des Auftretens von Defekten bei der maschinellen Bearbeitung wie z. B. eine Hinterschneidung und einen Grat am Teil der Pressbearbeitung verringern.
  • Ferner werden in der vorliegenden Ausführungsform mehrere zylindrische Elektroden 3 in das Ausrichtungswerkzeug 21 gesetzt, so dass die mehreren zylindrischen Elektroden 3 gemeinsam zugeführt und an der Hauptoberfläche des Substrats 1 montiert werden können. Folglich können die zylindrischen Elektroden 3 in gewünschten Positionen mit hoher Genauigkeit montiert werden und die zylindrischen Elektroden 3 können in einer leichten und sehr effizienten Weise montiert werden.
  • In der vorliegenden Ausführungsform wird ferner das Filmelement 24 zugeführt, um die Innenwandoberfläche des Bereichs, der den Hohlraum 16 der unteren Metallform 23 bildet, zu bedecken, und dieses Filmelement 24 bedeckt die oberste Oberfläche des obere Endes 12 während der Versiegelung mit dem Harz. Da das Filmelement 24 alle der obersten Oberflächen der oberen Enden 12 bedecken kann, um die Ungleichmäßigkeit der vertikalen Höhen zwischen den mehreren zylindrischen Elektroden 3 zu absorbieren, wird das Harzmaterial auf die oberen Oberflächen der zylindrischen Elektroden 3 zugeführt, so dass die Möglichkeit einer Bildung eines Harzgrats und dergleichen auf der obersten Oberfläche verringert werden kann. Wenn ein solcher Harzgrat gebildet wird, wird das Volumen der Elemente, die entfernt werden sollten, um die Öffnung 17 auszubilden, um das Ausmaß des Harzgrats während des anschließenden Schritts des Ausbildens der Öffnung 17 größer, so dass eine Möglichkeit der Verringerung der Effizienz der Bearbeitung zur Ausbildung der Öffnung 17 besteht. Gemäß der vorliegenden Ausführungsform kann daher das Verringern der Effizienz der Bearbeitung, die durch den Grat verursacht wird, unterdrückt werden.

Claims (6)

  1. Verfahren zur Herstellung einer Halbleitervorrichtung mit den folgenden Schritten: Montieren eines Halbleiterchips (2) und einer zylindrischen Elektrode (3) mit einem unteren Ende (11) auf einer Hauptoberfläche eines Substrats (1), wobei die zylindrische Elektrode (3) einen Hauptkörper mit einer Seitenwand mit einer Wanddicke W und einer Wand am anderen, dem unteren Ende (11) gegenüberliegenden Ende (12) mit einer Wanddicke T aufweist, so dass die zylindrische Elektrode geschlossen ist und mit der Hauptoberfläche des Substrats (1) einen Hohlraum (14) bildet; Versiegeln des Substrats (1), des Halbleiterchips (2) und der zylindrischen Elektrode (3) mit Harzmaterial (4), so dass das andere Ende (12) freiliegt; und Ausbilden einer Öffnung (17), die sich vom anderen Ende (12) der zylindrischen Elektrode (3) zu dem Hohlraum (14) in der zylindrischen Elektrode (3) erstreckt, nach dem Schritt des Versiegelns
  2. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 1, wobei die zylindrische Elektrode (3) so ausgebildet wird, dass sie einen Flansch (13) auf einer Seite des einen Endes (11) umfasst, und die zylindrische Elektrode (3) am Substrat (1) an dem Flansch (13) montiert wird.
  3. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 1, wobei ein äußerer Umfang der Seitenwand mit der Wanddicke W so geneigt ist, dass eine Größe eines äußeren Umfangs der zylindrischen Elektrode (3) in einer Draufsicht allmählich von einer Seite des einen Endes (11) zu einer Seite des anderen Endes (12) verringert ist.
  4. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 1, wobei vor dem Durchführen des Schritts zum Ausbilden einer Öffnung (17) die zylindrische Elektrode (3) eine Wanddicke des anderen Endes (12) aufweist, die direkt über zumindest einem Teil eines Bereichs, der mit dem Hohlraum (14) in einer Draufsicht überlappt, dünner ist als ein anderer Bereich als der Überlappungsbereich.
  5. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 4, wobei vor dem Durchführen des Schritts des Ausbildens einer Öffnung (17), die zylindrische Elektrode (3) eine Wanddicke des anderen Endes (12) aufweist, die direkt über einem äußeren Umfang des Hohlraums (14) dünner ist als ein anderer Bereich direkt über einem äußeren Umfang des Hohlraums (14).
  6. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 1, wobei der Schritt des Montierens einer zylindrischen Elektrode (3) die folgenden Schritte umfasst: Halten von mehreren der zylindrischen Elektroden (3) mittels eines einzelnen Werkzeugs (21); und Zuführen der mehreren zylindrischen Elektroden (3) gemeinsam auf eine Hauptoberfläche des Substrats (1) mittels des Werkzeugs (21).
DE102015210603.9A 2014-06-27 2015-06-10 Verfahren zur Herstellung einer Halbleitervorrichtung Active DE102015210603B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-132430 2014-06-27
JP2014132430A JP6249892B2 (ja) 2014-06-27 2014-06-27 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE102015210603A1 DE102015210603A1 (de) 2015-12-31
DE102015210603B4 true DE102015210603B4 (de) 2019-05-23

Family

ID=54839996

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015210603.9A Active DE102015210603B4 (de) 2014-06-27 2015-06-10 Verfahren zur Herstellung einer Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US9437460B2 (de)
JP (1) JP6249892B2 (de)
CN (1) CN105225971B (de)
DE (1) DE102015210603B4 (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112017000083T5 (de) 2016-03-18 2018-04-26 Fuji Electric Co., Ltd. Halbleitervorrichtung, metallelektrodenelement und verfahren zum herstellen der halbleitervorrichtung
US10062621B2 (en) * 2016-04-30 2018-08-28 Ixys, Llc Power semiconductor device module having mechanical corner press-fit anchors
US10347549B2 (en) * 2016-04-30 2019-07-09 Littelfuse, Inc. Power semiconductor device module having mechanical corner press-fit anchors
CN109417068B (zh) * 2017-01-17 2022-05-06 富士电机株式会社 半导体装置
DE112017007673B4 (de) * 2017-06-21 2022-08-18 Mitsubishi Electric Corporation Halbleitereinrichtung, Leistungsumwandlungsvorrichtung und Verfahren zum Herstellen einer Halbleitereinrichtung
CN107946273A (zh) * 2017-12-22 2018-04-20 江苏宏微科技股份有限公司 一种插接功率模块封装装置
JP7107120B2 (ja) * 2018-09-14 2022-07-27 富士電機株式会社 半導体装置、半導体装置の製造方法
JP7279354B2 (ja) * 2018-12-17 2023-05-23 富士電機株式会社 半導体素子及び半導体素子の識別方法
JP7293936B2 (ja) 2019-07-19 2023-06-20 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP7404834B2 (ja) * 2019-12-06 2023-12-26 富士電機株式会社 半導体装置及び半導体装置の製造方法
CN111769090A (zh) * 2020-07-21 2020-10-13 无锡利普思半导体有限公司 塑封功率模块、塑封模具及塑封方法
JP7484800B2 (ja) * 2021-04-08 2024-05-16 三菱電機株式会社 半導体装置および半導体装置の製造方法
US11901273B2 (en) * 2021-07-26 2024-02-13 Infineon Technologies Ag Power module with press-fit contacts
US20240170378A1 (en) * 2022-11-17 2024-05-23 Semiconductor Components Industries, Llc Power module package with molded via and dual side press-fit pin
WO2024110052A1 (en) * 2022-11-25 2024-05-30 Huawei Digital Power Technologies Co., Ltd. Molded power module

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010129818A (ja) 2008-11-28 2010-06-10 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置
JP2010186953A (ja) 2009-02-13 2010-08-26 Mitsubishi Electric Corp 電力用半導体装置とその製造方法
JP2011187819A (ja) 2010-03-10 2011-09-22 Mitsubishi Electric Corp 樹脂封止型パワーモジュールおよびその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5118027A (en) * 1991-04-24 1992-06-02 International Business Machines Corporation Method of aligning and mounting solder balls to a substrate
JP4626098B2 (ja) * 2001-06-15 2011-02-02 イビデン株式会社 プリント配線板の製造方法
JP5358077B2 (ja) * 2007-09-28 2013-12-04 スパンション エルエルシー 半導体装置及びその製造方法
DE102008005547B4 (de) * 2008-01-23 2013-08-29 Infineon Technologies Ag Leistungshalbleitermodul und Schaltungsanordnung mit einem Leistungshalbleitermodul
DE102008029829B4 (de) * 2008-06-25 2012-10-11 Danfoss Silicon Power Gmbh Vertikal nach oben kontaktierender Halbleiter und Verfahren zu dessen Herstellung
JP5101467B2 (ja) * 2008-11-26 2012-12-19 三菱電機株式会社 電力用半導体モジュール
JP5245880B2 (ja) * 2009-02-04 2013-07-24 三菱電機株式会社 電力用半導体モジュールとその製造方法
JP5268786B2 (ja) * 2009-06-04 2013-08-21 三菱電機株式会社 半導体モジュール
US20120261689A1 (en) * 2011-04-13 2012-10-18 Bernd Karl Appelt Semiconductor device packages and related methods
CN103824821B (zh) * 2014-03-11 2016-04-06 湖南进芯电子科技有限公司 一种塑料密闭封装的开关电源模块及其制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010129818A (ja) 2008-11-28 2010-06-10 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置
JP2010186953A (ja) 2009-02-13 2010-08-26 Mitsubishi Electric Corp 電力用半導体装置とその製造方法
JP2011187819A (ja) 2010-03-10 2011-09-22 Mitsubishi Electric Corp 樹脂封止型パワーモジュールおよびその製造方法

Also Published As

Publication number Publication date
US9437460B2 (en) 2016-09-06
CN105225971B (zh) 2018-12-04
JP2016012604A (ja) 2016-01-21
JP6249892B2 (ja) 2017-12-20
US20150380274A1 (en) 2015-12-31
DE102015210603A1 (de) 2015-12-31
CN105225971A (zh) 2016-01-06

Similar Documents

Publication Publication Date Title
DE102015210603B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE69735361T2 (de) Harzverkapselte halbleiteranordnung und herstellungsverfahren dafür
DE102006047989B4 (de) Leistungshalbleitervorrichtung und Verfahren zu deren Herstellung
DE112012005920B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102009042399B4 (de) Leistungshalbleitervorrichtung und Herstellungsverfahren dafür
DE102014118836B4 (de) Halbleiter-packaging-anordnung und halbleiter-package
DE112014007140B4 (de) Leistungshalbleiteranordnung und Verfahren zum Herstellen derselben
DE1564354A1 (de) Metallteil fuer Halbleiter-Bauelemente
DE112006003372T5 (de) Vorrichtung und Verfahren zur Montage eines oben und unten freiliegenden eingehausten Halbleiters
DE10129388A1 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE102017205116B4 (de) Halbleitervorrichtung und Fertigungsverfahren derselben
DE102016110235A1 (de) Halbleitervorrichtung mit Clipvorrichtung
DE112016005508B4 (de) Halbleitereinrichtung
DE102015103897B4 (de) Leitungsrahmen mit Kühlerplatte, Verfahren zur Herstellung eines Leitungsrahmens mit Kühlerplatte, Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE112013007426B4 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE102017203361A1 (de) Verfahren zum herstellen eines formprodukts und formprodukt
DE102013020973A1 (de) Ein QFN mit benetzbarer Flanke
DE102014223863B4 (de) Leistungshalbleitereinrichtungen
DE112017005093T5 (de) Verfahren zum Herstellen einer wärmeableitenden Einheit
DE102017221223A1 (de) Anschlussverarbeitungsvorrichtung und halbleitervorrichtung, die mittels dieser hergestellt wird
DE102017212186B4 (de) Mit Gießharz versiegelte Leistungshalbleiter-Einrichtung
DE102014218389B4 (de) Halbleitermodul
DE102013103351B4 (de) Elektronikmodul
DE102020125705A1 (de) Leistungs-Halbleitervorrichtung
DE102015118631B4 (de) Verfahren zur Ausbildung und zur Verarbeitung von Leiterrahmenstreifen mit Formmassekanälen und Gehäuseanordnungen diese umfassend

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final