JP2010186953A - 電力用半導体装置とその製造方法 - Google Patents

電力用半導体装置とその製造方法 Download PDF

Info

Publication number
JP2010186953A
JP2010186953A JP2009031529A JP2009031529A JP2010186953A JP 2010186953 A JP2010186953 A JP 2010186953A JP 2009031529 A JP2009031529 A JP 2009031529A JP 2009031529 A JP2009031529 A JP 2009031529A JP 2010186953 A JP2010186953 A JP 2010186953A
Authority
JP
Japan
Prior art keywords
cylindrical electrode
semiconductor device
mold
substrate
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009031529A
Other languages
English (en)
Other versions
JP5262793B2 (ja
Inventor
Shingo Sudo
進吾 須藤
Noriyoshi Arai
規由 新井
Yasushi Nakajima
泰 中島
Hiroshi Yoshida
博 吉田
Kenichi Hayashi
建一 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2009031529A priority Critical patent/JP5262793B2/ja
Priority to DE102009042399.0A priority patent/DE102009042399B4/de
Priority to DE102009061178.9A priority patent/DE102009061178B3/de
Publication of JP2010186953A publication Critical patent/JP2010186953A/ja
Application granted granted Critical
Publication of JP5262793B2 publication Critical patent/JP5262793B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565Moulds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901Structure
    • H01L2224/4903Connectors having different sizes, e.g. different diameters
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905Shape
    • H01L2224/49051Connectors having different shapes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape

Abstract

【課題】インサート物の厚みを厳しく管理するなどの弊害を回避した信頼性の高い電力用半導体装置とその製造方法を提供する。
【解決手段】表面に回路パターンを有する基板21と、該回路パターンに固着された半導体素子22、24と、一端に開放面を有し、他端にて該回路パターンに固着され該基板に対して直立し、一部に他の部分よりも内径が大きく形成された部分を有する筒状電極と、該基板と該半導体素子と該筒状電極12を、該基板の裏面および該筒状電極の一端が外部に露出するように覆う樹脂筐体10とを備える。
【選択図】図2

Description

本発明は、樹脂筐体から一部が露出した筒状電極を備える電力用半導体装置とその製造方法に関する。
電力用半導体装置は回路を構成するパワーMOSFETやIGBT(Insulated Gate Bipolar Transistor)、ダイオードなどの半導体素子を樹脂封止して保護する構成である。樹脂封止は金型内部に樹脂封止されるべきインサート物を搬入し、当該金型内部にモールド樹脂を注入することにより樹脂筐体を形成するトランスファーモールド法によることが多い。ここで、樹脂封止されるべきインサート物とはメタルベース基板および、メタルベース基板が備える回路パターン上に半導体素子および筒状電極が接合された構造物をいう。
筒状電極は樹脂筐体内部で前述の半導体素子と接続されて、半導体素子と外部を接続する部品である。したがって筒状電極は、開放面を有する一端で樹脂筐体外部に露出するように、メタルベース基板に直立して配置されてトランスファーモールドが行われる。トランスファーモールド工程では、下金型と上金型でインサート物を挟んで型締めを行うため筒状電極の一端と上金型の内壁が接した状態で金型内部へモールド樹脂が注入される。
電力用半導体装置の信頼性を確保する観点から、トランスファーモールド工程においてはインサート物の厚みと金型内部の高さが一致しており、型締めによってインサート物に過大な力がかからないことが望ましい。特許文献1、2には信頼性を高めた電力用半導体装置の製造方法についての開示がある。
特開2007−184315号公報 特開平10−116962号公報
インサート物の厚みはメタルベース板の厚みのばらつき、筒状電極の高さのばらつきやそれをメタルベース基板と接着するはんだ厚のばらつきなどによってある程度のばらつきを有するものである。そして、インサート物の厚みが金型内部の高さより大きい場合には筒状電極が強い力でメタルベース基板に押し付けられるため、筒状電極やメタルベース基板にダメージを与える問題があった。また、筒状電極のうち樹脂筐体の外部に露出すべき部分が上金型からの力によって歪められ開口の内径が小さくなってしまう結果、筒状電極にピン電極を挿入できなくなる問題があった。
また、筒状電極がメタルベース基板に対して垂直ではなく傾いて配置された場合や、インサート物の厚みが金型内部の高さよりも小さい場合には筒状電極の内部にまでモールド樹脂が進入してしまう問題もあった。
そこでインサート物の厚みを金型内部の高さと完全一致させようとすると、インサート物を構成する部材を高精度で製造しその組み立ても高精度を要するため製造が高コスト化し工程も複雑化する問題があった。
本発明は、上述のような課題を解決するためになされたもので、トランスファーモールドに伴う弊害を抑制し、かつ、電力用半導体装置の信頼性を高めることができる電力用半導体装置とその製造方法を提供することを目的とする。
本願の発明にかかる電力用半導体装置は、表面に回路パターンを有する基板と、該回路パターンに固着された半導体素子と、一端に開放面を有し、他端にて該回路パターンに固着され該基板に対して直立し、一部に他の部分よりも内径が大きく形成された部分を有する筒状電極と、該基板と該半導体素子と該筒状電極を、該基板の裏面および該筒状電極の一端が外部に露出するように覆う樹脂筐体とを備えたことを特徴とする。
本願の発明にかかる電力用半導体装置の製造方法は、一端に他の部分より内径の大きい部分および開放面を有する筒状電極の他端を基板の表面に固着し、該筒状電極を該基板に対して直立させ、樹脂封止されるべきインサート物を製作する工程と、該インサート物を、金型が該基板の裏面と該筒状電極の一端を挟むように該金型内部に配置する工程と、該筒状電極の一端にたわみを持たせるように該金型の型締めを行う工程と、該型締めを維持して該金型内部にモールド樹脂を注入する工程とを備えることを特徴とする。
本発明により弊害なく信頼性の高い電力用半導体装置を製造できる。
実施形態1の電力用半導体装置を説明する図である。 図1のI−I断面矢示図である。 電力用半導体装置の製造方法を説明するフローチャートである。 インサート物の構成を説明する図である。 金型を用いた樹脂封止について説明する図である。 ピン電極が接続された電力用半導体装置を説明する図である。 一端において略垂直に曲げられた筒状電極を説明する図である。 筒状電極の一端に他の部分より内径の大きい部分を有すものの例を説明する図である。 筒状電極がその一端において薄く形成された電力用半導体装置を説明する図である。 実施形態2の電力用半導体装置を説明する図である。 実施形態3の電力用半導体装置を説明する図である。 実施形態4の電力用半導体装置を説明する図である。 図12の一部を拡大しピン電極を付加した図である。
実施の形態1
本実施形態は図1〜9を参照して説明する。なお、同一材料または同一、対応する構成要素には同一の符号を付して複数回の説明を省略する場合がある。他の実施形態についても同様である。
図1は本実施形態の電力用半導体装置の外観を説明する斜視図である。そして図2は図1のI−I断面矢示図である。図1に示されるように本実施形態の電力用半導体装置は樹脂筐体10の表面に筒状電極12の一部が露出する。さらに樹脂筐体10の表面にはヒートシンクなどの放熱部品を取り付けるための取り付け穴14が形成されている。本実施形態では樹脂筐体10の縦横が76mm×45mm、厚さが8mm程度であるが特にこれに限定されない。
図2に示されるように樹脂筐体10内部に放熱板16が配置される。放熱板16は銅を主材料とした金属からなる。放熱板16は裏面において樹脂筐体10から外部に露出する。放熱板16の表面には熱伝導性絶縁接着層18を介して厚さ0.3mmの銅を主材料とした金属からなる配線パターン20が配置される。メタルベース基板21は縦横が40mm×45mm程度である。なお以後、放熱板16と熱伝導性絶縁接着層18と回路パターン20をまとめてメタルベース基板21と称することがある。
メタルベース基板21の回路パターン20には、IGBT22の裏面とFWDi(フリーホイールダイオード)24の裏面がはんだ26によりはんだ付けされる。ここで、IGBT22の表面はゲート電極とエミッタ電極が配置され、裏面にはコレクタ電極が配置される。また、FWDi24の表面はアノード電極が配置され、裏面にはカソード電極が配置される。IGBT22とFWDi24は回路パターン20とアルミニウムワイヤ28により所望の回路を構成するように接続される。なお以後、IGBT22とFWDi24をまとめて半導体素子と称することがある。
さらに本実施形態の電力用半導体装置は筒状電極12を備える。筒状電極12は半導体素子と外部を接続するために設けられる。筒状電極12は基本的に内径0.85mm、外径2.85mmの筒状の形状である。しかし筒状電極12はその一端においては前述した部分より内径が大きく形成されており、かつ、開放面を有する。具体的には筒状電極12の一端は端部に向かうほど内径が大きくなりその端部おいては内径が1.5mm、外径が3.5mmとなっている。換言すれば筒状電極12の一端はラッパ状の形状である。このような筒状電極12の一端は樹脂筐体10から外部に露出している。一方、筒状電極12の他端は回路パターン20にはんだ付けされる。
本実施形態の電力用半導体装置は上述の構成を備える。以後本実施形態の電力用半導体装置の製造方法について説明する。この説明は図3に示すフローチャートを参照しながら説明する。まず図3に記載のステップ100について説明する。
ステップ100ではインサート物の製作が行われる。インサート物とはトランスファーモールドによって樹脂封止されるべき構造物である。本実施形態のインサート物は図4に記載されている。図4に記載のとおり筒状電極12は、筒状電極12の他端が回路パターン20にはんだ付けされ、前述した筒状電極12の一端が上向きとなるように直立して配置される。その他、半導体素子の回路パターン20へのはんだ付けや、アルミニウムワイヤ28によるワイヤボンディングが行われてインサート物の製作を終了する。インサート物が製作されるとステップ102へと処理が進められる。
ステップ102ではインサート物が金型内部に配置される。ステップ102に続くステップ104では当該金型の型締めが行われる。ステップ102、104については図5を参照して説明する。本実施形態で樹脂筐体の形成に用いる金型は上金型32、下金型34を備える。インサート物は、メタルベース基板21の裏面が下金型34の内壁に接し、かつ、筒状電極12の一端が上金型32の内壁に接するように金型内部であるキャビティ34に配置される。
この状態で型締めが行われると、筒状電極12の一端が上金型32から下方向への押し付け力を受けてたわむ。このたわみによって筒状電極12と上金型32は密着する。型締めが行われるとステップ106へと処理が進められる。
ステップ106ではモールド樹脂が金型内部に注入される。本実施形態ではモールド樹脂としてエポキシ樹脂が用いられるが特にこれに限定されない。この工程は既知の技術と同様に加熱されたモールド樹脂を金型内部に加圧注入するものである。モールド樹脂が金型内部に注入されるとステップ108へと処理が進められる。
ステップ108では樹脂封止が完了した電力用半導体装置が金型から取り出される。その後、たとえば0.64mm角の黄銅などからなるピン電極40が筒状電極12の開放面に挿入される(ステップ110)。ここで、ピン電極40と筒状電極12の接続強化のためにエポキシ系樹脂ベースの導電性接着剤などを用いてもよい。図6にはピン電極40が挿入された電力用半導体装置の外観斜視図を示す。
ステップ110を終えると、適宜に電力用半導体装置が180℃程度で熱処理され樹脂筐体10および導電性接着剤を硬化させて電力用半導体装置が完成する。
一般に、インサート物の厚みは、金型内部の高さ(キャビティ高さのことをいう、図5で両方向矢印で示す)と一致することが好ましい。しかしながら、インサート物の厚みは、メタルベース基板21の厚みのばらつき、筒状電極の高さのばらつきやそれをメタルベース基板と接着するはんだ厚のばらつき、筒状電極の傾きなどによってある程度のばらつきを有するものである。
そして、インサート物の厚みが金型内部の高さより大きい場合には筒状電極が強い力でメタルベース基板に押し付けられるため、筒状電極やメタルベース基板にダメージを与える問題があった。また、筒状電極のうち樹脂筐体の外部に露出すべき部分が上金型からの力によって歪められ開口の内径が小さくなってしまう結果、筒状電極にピン電極を挿入できなくなる問題があった。
また、筒状電極がメタルベース基板に対して垂直ではなく傾いて配置された場合や、インサート物の厚みが金型内部の高さよりも小さい場合には筒状電極の内部にまでモールド樹脂が進入してしまう問題もあった。
そこでインサート物の厚みを金型内部の高さと完全一致させようとすると、インサート物を構成する部材を高精度で製造しその組み立ても高精度を要するため製造が高コスト化し工程も複雑化する問題があった。
本実施形態の電力用半導体装置の製造方法によれば上述の問題を解消できる。本実施形態では型締めの際に筒状電極12の一端が上金型32から下方向への押し付け力を受けてたわむ。よって、上金型32から下方向の力が直接筒状電極12とメタルベース基板21の接続部に及ばず筒状電極12のたわみによって緩和される。よって筒状電極やメタルベース基板にダメージを与える問題を解消できる。また、上金型内壁には伸縮性を有する樹脂シートが貼り付けられている場合がある。このような場合でも上金型が樹脂シートを介して筒状電極に対し下方向の力を及ぼす限り本実施形態の構成と同様の効果を得ることができる。
さらに、型締めの際に筒状電極12の一端がたわむことにより筒状電極12と上金型32との密着度も向上することができる。よって、インサート物の厚みのばらつきがあったり、筒状電極12がメタルベース基板21に対して傾いてはんだ付けされた場合であっても筒状電極12の内部にモールド樹脂が進入してしまう問題を解消できる。これは生産性の向上に寄与する。なお、インサート物を前述とは上下反転させて金型内に設置することも考えられる。その場合、下金型内壁が筒状電極の一端と接し、上金型内壁がメタルベース基板の裏面と接することになるがその場合であっても本発明の効果を失わない。すなわち、メタルベース基板の裏面と筒状電極の一端を挟むように型締めされれば本発明の効果を得ることができる。
さらに、本実施形態の筒状電極12の一端は端部に向かうほど内径が大きくなる形状であるから、金型内部にモールド樹脂を注入する際のモールド樹脂充填圧力は筒状電極12を上金型32の内壁に押し付ける方向に働く。よって筒状電極12と上金型32との密着度をさらに向上させることができる。
さらに、本実施形態の筒状電極12の一端は端部に向かうほど内径が大きくなる形状であるから、上金型32からの力によって筒状電極12の開口の内径は開く方向であり、これが小さくなってピン電極の挿入を阻害する問題を解消できる。
また、本実施形態の電力用半導体装置によれば、筒状電極12が樹脂筐体10の外部に露出する部分で内径が大きくなっている部分がピン電極の挿入時のガイド役を果たす。よってピン電極の挿入が容易化する。また同様に、ピン電極40と筒状電極12の接続強化のために筒状電極に塗布する導電性接着剤についても塗布位置が多少ばらついても筒状電極内に導電性接着剤が塗布される。
本実施形態では筒状電極12の一端が端部に向かうほど筒状電極の内径が大きくなることとしたが本発明はこれに限定されない。本実施形態の筒状電極は型締めの際にたわんで自身の開放面が狭くなることを抑制し、かつ、筒状電極とメタルベース基板の接続部に過剰な力を及ぼすことを回避できることを特徴とする。よって、この特徴を失わない限りにおいて様々な変形が可能である。
たとえば筒状電極の形状として図7に記載のように、筒状電極の一端で略垂直に曲げられて他の部分より内径が大きくされていても本発明の効果を得ることができる。この場合、筒状電極の曲げられた部分が上金型からの力によってたわみ、この部分で上金型からの下方向への力を吸収できる。
たとえば筒状電極の形状として図8に記載のように、筒状電極の一端に他の部分より内径の大きい部分を有すものの筒状電極の一端の端部では内径が最大でない構成であっても本発明の効果を得ることができる。
たとえば筒状電極の形状として図9に記載のように、筒状電極の一端であって他の部分より内径が大きく形成された部分は当該他の部分より薄く形成されていると本発明の効果が高まる。すなわち、筒状電極の一端の外径と内径の差を他の部分より小さくなるように形成することで、型締めの際に筒状電極の一端がよりたわみやすくなり上述の効果が高まる。ここで、大電流が流れる主電極用の筒状電極は、特にサイズが大きく、しかも外径と内径の差が大きい(厚い)ため、上述のような構成が有効である。また、筒状電極の長手方向の長さが長く、メタルベース基板に対して傾いてはんだ付けされやすい場合にもこの構成が有効である。ここで、電力用半導体装置が動作温度の高い環境下で使用される場合や、大型である場合には電力用半導体装置の熱変形が大きくなる。この熱変形に伴い、筒状電極の樹脂筐体から露出する部分を起点とする樹脂筐体の剥離や亀裂が懸念される。しかしながら、上述のように筒状電極の一端を他の部分より薄く形成しておくことにより、筒状電極の一端が樹脂筐体の熱変形に追従しやすくなるためこの懸念を解消できる。ところで、半導体素子はSiC基板で形成されると電力用半導体装置の一層の高温化にも対応できる。そして、半導体素子をSiC基板で形成した場合に上述の構成を採用することで電力用半導体装置の高温化に対応でき、かつ、樹脂筐体の剥離や亀裂の懸念を解消できる。また、半導体素子をSiC基板で製造することは電力用半導体装置の高耐圧化や大電流化にも有用である。
たとえば内径が一様な筒状電極に前述の「内径が大きくなる部分」に相当する部品を取り付けて筒状電極が構成されていても本発明の効果を得ることができる。つまり、筒状電極は一体的に構成されておらず複数の部品の組み合わせであってもよい。その場合、内径が一様な筒状電極は電気伝導性や熱伝導性の良好なアルミニウムや銅で形成し、「内径が大きくなる部分」に相当する部品をばね性の高いりん青銅、もしくはやわらかいアルミニウム、はんだなどで形成すると本発明の効果を高めることができる。
たとえば筒状電極は円筒状でなくても良いし、筒状電極がピン電極と接続されるのではなくねじ止めなどの他の手段により外部と接続されても良い。また、筒状電極に対してピン電極を圧入することとしても良いし、筒状電極の寸法も任意である。同様にメタルベース基板21の構成や半導体素子の種類なども任意である。
実施の形態2
本実施形態は図10を参照して説明する。図10は本実施形態の電力用半導体装置の断面図である。本実施形態は実施形態1と筒状電極の構成が異なる。本実施形態の筒状電極60は回路パターン20と接続される部分(他端)において端部に向かうほど内径が大きくなる形状である。筒状電極60の他端と回路パターン20ははんだ付けにより接合される。なお、筒状電極60は樹脂筐体10から露出すべき一端においては実施形態1と同様であり「他の部分より内径の大きい」部分を有する。
本実施形態の電力用半導体装置も図3のフローチャートと同様の工程で製造される。上述した筒状電極60はインサート物の製作を行う工程で回路パターン20にはんだ付けされる。ここで、筒状電極60の他端は端部に向かうほど内径が大きくなる形状であるため回路パターン20に対して直立させることが容易である。特に筒状電極の高さが高くなるとはんだの供給ばらつきやはんだ付け治具の寸法精度のばらつきによって直立させることができない問題があったが本実施形態ではそれを解消できる。
また、筒状電極の他端と回路パターンの接触面積が狭いと両者の接触部にはんだが十分供給されず両者の接触部に隙間が生じることがあった。この隙間から筒状電極の内部にモールド樹脂が進入し生産性を著しく阻害する問題があった。この問題を解消するためにはんだの供給量を増やすと筒状電極が回路パターンに対して傾きやすくなる問題もあった。ところが本実施形態の筒状電極60は回路パターン20との接触面積が広いため前述の隙間が生じにくくこれらの問題を解消できる。
また、本実施形態の構成では筒状電極60と回路パターン20との接触面積が大きいため、温度サイクルで発生する樹脂筐体10の熱変形による応力によって筒状電極60と回路パターン20との接続部が破断しにくい。よって電力用半導体装置の信頼性を高めることができる。
ここで、筒状電極60と回路パターン20との接続部は、筒状電極60に接続されたピン電極などの外部電極からの振動や静的な荷重の印加の影響を受けることが考えられる。しかしながら本実施形態の筒状電極60の他端は回路パターン20と接触面積が大きくしかも樹脂筐体10により筒状電極60が回路パターン20に押さえ込まれる構成であるため、この接続は前述の影響を受けづらく信頼性を向上させることができる。
実施の形態3
本実施形態は図11を参照して説明する。図11は本実施形態の電力用半導体装置の断面図である。本実施形態は実施形態1と筒状電極の構成が異なる。本実施形態の筒状電極62は樹脂筐体10の外部へ露出すべき一端が湾曲させられている。つまり、筒状電極62の一端は端部が折り返された折り返し部分を備え、当該折り返し部分が樹脂筐体10の表面に露出する。そして当該折り返し部分の端部は樹脂筐体10内に埋め込まれている。さらに、筒状電極62は他端においても前述の折り返し部を備える。
一般に筒状電極の端部が樹脂筐体の表面に露出する構成であると、温度サイクルなどによる樹脂筐体の熱変形に伴い、前述の端部を起点とする樹脂筐体の剥離や亀裂が懸念される。同様にピン電極などの外部電極からの振動や静的な荷重の印加によっても前述の端部を起点とする樹脂筐体の剥離や亀裂が懸念される。ところが本実施形態では筒状電極62の一端の折り返された端部は樹脂筐体10内に埋め込まれて表面に露出しない。よって前述の懸念を解消でき、信頼性の高い電力用半導体装置を製造できる。
本実施形態の電力用半導体装置も図3のフローチャートと同様の工程で製造される。そして型締めを行う際には筒状電極62の一端の折り返し部分が上金型と接したわむため、実施形態1で説明した効果も得ることができる。これに加えて、筒状電極62の一端の折り返し部分が上金型と接し、当該折り返し部分の端部は上金型と接しないことにより上金型に筒状電極62の電極材料が転写されづらくなる。よって上金型の清掃の実施頻度を抑制することができる。
本実施形態の筒状電極62の一端および他端における折り返し部はたとえばプレス成形により製造されてもよい。プレス成形によれば図11に記載のとおり折り返し部に曲率を持たせる形状とすることが容易である。また、成形時のスプリングバックなどにより折り返し部の弾性力が高まる形状となる。よって、上述の効果を高めることができる。
実施の形態4
本実施形態は図12、13を参照して説明する。図12は本実施形態の電力用半導体装置の断面図であり、図13は図12の一部拡大図であって、図12の構成にピン電極72が圧入された状態を表す。本実施形態は実施形態1と筒状電極の構成が異なり、特にピン電極を筒状電極に圧入する電力用半導体装置に好適な構成を提供するものである。
本実施形態の電力用半導体装置は二重構造の筒状電極70を備える。すなわち、図13に示されるように、筒状電極70は内壁部74と外壁部76を備える。内壁部74と外壁部76は一定間隔離間しているが樹脂筐体10に露出する部分において両者を接続する接続部が配置される。本実施形態の筒状電極70は絞り加工により形成されており、前述の接続部は筒状電極の折り返しによってできた部分であるため折り返し部分と称する。図13には折り返し部分75が破線で示されている。
筒状電極70は折り返し部分75で樹脂筐体10の表面から露出する。一方、筒状電極の折り返し部分75と反対の部分では前述の外壁部76が回路パターン20とはんだ付けされる。ここで、内壁部74は回路パターン20とはんだ付けされず、回路パターン20と接触もしない。しかしながら、内壁部74は外壁部76と一定の間隔を維持して平行に延びる。
本実施形態の電力用半導体装置も図3のフローチャートと同様の工程で製造される。上述したとおり、筒状電極70の外壁部76が回路パターン20にはんだ付けされてインサート物の製作を終えると、インサート物が金型内部に配置される。インサート物はメタルベース基板21の裏面が下金型内壁に接し、かつ、折り返し部分75が上金型内壁に接するように金型内部へ配置される。
次に前述の折り返し部分75がたわむように型締めが行われる。その後の工程は実施形態1と同様である。
筒状電極にピン電極を圧入する構成の電力用半導体装置がある。そして圧入の際には筒状電極が樹脂筐体によって固定されているために、筒状電極がピン電極に対して十分な反発力を及ぼすことができない問題があった。筒状電極の材料自身の反発力や、ピン電極に弾性を持たせることによる弾性力によって前述の反発力を得ることがある。しかしながらこの場合は筒状電極やピン電極を高い寸法精度で形成し、搭載しなければならず製造工程が高コスト化する問題があった。特に100アンペア程度の大電流を扱う電力用半導体装置では電極の本数も多くなるため、多数のピン電極を接続するため工程が煩雑となる問題があった。また、ピン電極が圧入ではなく導電性接着剤やはんだにより筒状電極と接続される場合には、これらを用いた接続の前にピン電極をメタルベース基板に対して直立させる仮留めが必要である。しかしながら、前述の反発力が不十分であるために前述の仮留めでピン電極が直立せず、治具を用いて強制的に直立させる必要があった。
ところが、本実施形態のように筒状電極70が内壁部74と外壁部76を有する2重構造であれば上述の問題を解決できる。すなわち、ピン電極72を筒状電極70に圧入する際に、樹脂筐体10に覆われずしかも外壁部76と一定間隔離間した内壁部74が外壁部76側に拡がるため十分な反発力を得ることができる。よって高コスト化せずとも圧入によってピン電極が強固に固定された信頼性の高い電力用半導体装置を製造することができる。また、ピン電極が圧入ではなく導電性接着剤やはんだにより筒状電極と接続される場合であっても、導電性接着剤やはんだ塗布前に内壁部74から十分な反発力を得てピン電極をメタルベース基板に対して直立させることができる。よって導電性接着剤やはんだ塗布前の仮留めの段階でピン電極を直立させるための治具を用いる必要がない。その他、上金型により折り返し部分75がたわむように型締めされることの効果は実施形態1に記載したとおりである。
本実施形態で用いる筒状電極70はばね性の高いりん青銅、黄銅などの材料が好ましいが他の材料でもよい。
また、インサート物を製作する工程において自動搭載機を用いて筒状電極70をメタルベース基板21の表面に搭載させるためには、筒状電極70は円筒状であることが好ましいが特にこれに限定されない。
本実施形態の筒状電極70の折り返し部分75を形成するためには絞り加工を行うこととしたが、同様の形状を得られる限りにおいて絞り加工に限定されない。
ここまでの全ての実施形態におけるメタルベース基板は基板の例示であって他の構成を有する基板であってもよい。すなわち、基板は表面に半導体素子および筒状電極を固着できる限りにおいて特に限定されない。よって例えばセラミック表面にCu、Alなどの金属箔が形成され、当該セラミック裏面には金属箔やはんだなどを介して放熱板が取り付けられる構成の基板を用いても本発明の効果を失わない。
10 樹脂筐体、 12 筒状電極、 21 メタルベース基板、 22 IGBT、 24 FWDi

Claims (7)

  1. 表面に回路パターンを有する基板と、
    前記回路パターンに固着された半導体素子と、
    一端に開放面を有し、他端にて前記回路パターンに固着されて前記基板に対して直立し、一部に他の部分よりも内径が大きく形成された部分を有する筒状電極と、
    前記基板と前記半導体素子と前記筒状電極を、前記基板の裏面および前記筒状電極の一端が外部に露出するように覆う樹脂筐体とを備えたことを特徴とする電力用半導体装置。
  2. 前記筒状電極の一端は端部に向かうほど内径が大きくなることを特徴とする請求項1に記載の電力用半導体装置。
  3. 前記筒状電極の内径が大きく形成された部分は、前記筒状電極の一端に配され、かつ、他の部分より外径と内径の差が小さいことを特徴とする請求項1に記載の電力用半導体装置。
  4. 前記筒状電極の他端は端部に向かうほど内径が大きくなる形状であり、
    前記筒状電極の他端は前記基板とはんだ付けにより接合されたことを特徴とする請求項1に記載の電力用半導体装置。
  5. 前記筒状電極の一端はその端部が前記基板の方向を向くように湾曲させられた形状であることを特徴とする請求項1に記載の電力用半導体装置。
  6. 前記筒状電極は絞り加工により形成された内壁部と外壁部が所定間隔離間する二重構造を有し、
    前記筒状電極の一端は前記絞り加工による折り返し部分であり、
    前記筒状電極の他端は前記折り返し部分と反対の部分の前記外壁部であることを特徴とする請求項1に記載の電力用半導体装置。
  7. 一端に他の部分より内径の大きい部分および開放面を有する筒状電極の他端を基板の表面に固着し、前記筒状電極を前記基板に対して直立させ、樹脂封止されるべきインサート物を製作する工程と、
    前記インサート物を、金型が前記基板の裏面と前記筒状電極の一端を挟むように前記金型内部に配置する工程と、
    前記筒状電極の一端にたわみを持たせるように前記金型の型締めを行う工程と、
    前記型締めを維持して前記金型内部にモールド樹脂を注入する工程とを備えることを特徴とする電力用半導体装置の製造方法。
JP2009031529A 2009-02-13 2009-02-13 電力用半導体装置とその製造方法 Active JP5262793B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009031529A JP5262793B2 (ja) 2009-02-13 2009-02-13 電力用半導体装置とその製造方法
DE102009042399.0A DE102009042399B4 (de) 2009-02-13 2009-09-22 Leistungshalbleitervorrichtung und Herstellungsverfahren dafür
DE102009061178.9A DE102009061178B3 (de) 2009-02-13 2009-09-22 Leistungshalbleitervorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009031529A JP5262793B2 (ja) 2009-02-13 2009-02-13 電力用半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JP2010186953A true JP2010186953A (ja) 2010-08-26
JP5262793B2 JP5262793B2 (ja) 2013-08-14

Family

ID=42733331

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009031529A Active JP5262793B2 (ja) 2009-02-13 2009-02-13 電力用半導体装置とその製造方法

Country Status (2)

Country Link
JP (1) JP5262793B2 (ja)
DE (2) DE102009042399B4 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014030254A1 (ja) * 2012-08-24 2014-02-27 三菱電機株式会社 半導体装置
US8987912B2 (en) 2010-04-28 2015-03-24 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing the same
CN105027279A (zh) * 2013-03-21 2015-11-04 富士电机株式会社 接触部件以及半导体模块
US9204559B2 (en) 2013-03-22 2015-12-01 Fuji Electric Co., Ltd. Manufacturing method of semiconductor device and mounting jig
DE102015210603A1 (de) 2014-06-27 2015-12-31 Mitsubishi Electric Corporation Verfahren zur Herstellung einer Halbleitervorrichtung
US10405434B2 (en) 2013-03-22 2019-09-03 Fuji Electric Co., Ltd. Mounting jig for semiconductor device

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2779377B1 (en) * 2011-11-09 2018-04-18 Mitsubishi Electric Corporation Rotating electrical machine
CN103367299B (zh) * 2013-07-03 2017-02-15 株洲南车时代电气股份有限公司 半导体模块功率互联装置及其方法
DE102014211698A1 (de) * 2014-06-18 2015-12-24 Robert Bosch Gmbh Elektronisches Modul mit einer Kontakthülse
DE102018111989A1 (de) 2018-05-18 2019-11-21 Rogers Germany Gmbh Elektronikmodul und Verfahren zur Herstellung desselben
DE102018133479A1 (de) 2018-12-21 2020-06-25 Rogers Germany Gmbh Verfahren zur Herstellung eines Elektronikmoduls und Elektronikmodul
DE102021121797A1 (de) 2021-08-23 2023-02-23 Infineon Technologies Ag Leistungshalbleitermodul mit buchse oder einpresspin und verfahren zu seiner herstellung

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008090734A1 (ja) * 2007-01-22 2008-07-31 Mitsubishi Electric Corporation 電力用半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3491481B2 (ja) * 1996-08-20 2004-01-26 株式会社日立製作所 半導体装置とその製造方法
JP4569473B2 (ja) * 2006-01-04 2010-10-27 株式会社日立製作所 樹脂封止型パワー半導体モジュール
JP2007235004A (ja) * 2006-03-03 2007-09-13 Mitsubishi Electric Corp 半導体装置
US7701054B2 (en) * 2007-02-12 2010-04-20 Infineon Technologies Ag Power semiconductor module and method for its manufacture
DE102008029829B4 (de) * 2008-06-25 2012-10-11 Danfoss Silicon Power Gmbh Vertikal nach oben kontaktierender Halbleiter und Verfahren zu dessen Herstellung
JP4567773B2 (ja) * 2008-07-18 2010-10-20 三菱電機株式会社 電力用半導体装置
TWI394258B (zh) * 2008-11-11 2013-04-21 Cyntec Co Ltd 晶片封裝結構及其製作方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008090734A1 (ja) * 2007-01-22 2008-07-31 Mitsubishi Electric Corporation 電力用半導体装置

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8987912B2 (en) 2010-04-28 2015-03-24 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing the same
US9622368B2 (en) 2012-08-24 2017-04-11 Mitsubishi Electric Corporation Semiconductor device
KR20150036347A (ko) * 2012-08-24 2015-04-07 미쓰비시덴키 가부시키가이샤 반도체장치
WO2014030254A1 (ja) * 2012-08-24 2014-02-27 三菱電機株式会社 半導体装置
JP5854147B2 (ja) * 2012-08-24 2016-02-09 三菱電機株式会社 半導体装置
KR101642754B1 (ko) 2012-08-24 2016-07-26 미쓰비시덴키 가부시키가이샤 반도체장치
CN104584213B (zh) * 2012-08-24 2018-02-13 三菱电机株式会社 半导体装置
CN105027279A (zh) * 2013-03-21 2015-11-04 富士电机株式会社 接触部件以及半导体模块
CN105027279B (zh) * 2013-03-21 2018-02-13 富士电机株式会社 接触部件以及半导体模块
US9406633B2 (en) 2013-03-21 2016-08-02 Fuji Electric Co., Ltd. Contact component and semiconductor module
JP6041043B2 (ja) * 2013-03-21 2016-12-07 富士電機株式会社 コンタクト部品、および半導体モジュール
US9204559B2 (en) 2013-03-22 2015-12-01 Fuji Electric Co., Ltd. Manufacturing method of semiconductor device and mounting jig
US9877397B2 (en) 2013-03-22 2018-01-23 Fuji Electric Co., Ltd. Mounting jig for semiconductor device
US10405434B2 (en) 2013-03-22 2019-09-03 Fuji Electric Co., Ltd. Mounting jig for semiconductor device
US9437460B2 (en) 2014-06-27 2016-09-06 Mitsubishi Electric Corporation Method for manufacturing semiconductor device
DE102015210603A1 (de) 2014-06-27 2015-12-31 Mitsubishi Electric Corporation Verfahren zur Herstellung einer Halbleitervorrichtung
DE102015210603B4 (de) 2014-06-27 2019-05-23 Mitsubishi Electric Corporation Verfahren zur Herstellung einer Halbleitervorrichtung

Also Published As

Publication number Publication date
DE102009061178B3 (de) 2015-08-20
JP5262793B2 (ja) 2013-08-14
DE102009042399B4 (de) 2015-08-20
DE102009042399A1 (de) 2010-10-14

Similar Documents

Publication Publication Date Title
JP5262793B2 (ja) 電力用半導体装置とその製造方法
US9887142B2 (en) Power semiconductor device
KR101186781B1 (ko) 전력 반도체 회로 장치 및 그 제조 방법
JP5071405B2 (ja) 電力用半導体装置
JP5272768B2 (ja) 電力用半導体装置とその製造方法
JP5012772B2 (ja) 半導体装置の製造方法および半導体装置
JP5098440B2 (ja) 電力半導体装置の製造方法
JP5218442B2 (ja) 電力用半導体装置
JP5069758B2 (ja) 半導体装置
JP2006066813A (ja) 半導体装置
JP4967701B2 (ja) 電力半導体装置
JP2010199494A (ja) 半導体装置及び半導体装置の製造方法
JP2012134300A (ja) 半導体装置
US10366933B2 (en) Case having terminal insertion portion for an external connection terminal
JP2012238684A (ja) 電力用半導体装置
JP2018117071A (ja) 半導体装置およびその製造方法
JP2011187819A (ja) 樹脂封止型パワーモジュールおよびその製造方法
JP5972158B2 (ja) 半導体装置および半導体装置の製造方法
JP2017028131A (ja) パッケージ実装体
JP6872953B2 (ja) 発熱部品の固定構造および発熱部品の固定方法
JP2007318017A (ja) 光結合半導体装置および電子機器
KR20160051513A (ko) 전력 모듈 및 그 제조 방법
JP2015012158A (ja) 電子装置およびその電子装置の製造方法
JP2010021231A (ja) モールドパッケージ
JP2018156983A (ja) 配線部材およびこれを用いた半導体装置並びに当該半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110603

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130415

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5262793

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250