TWI394258B - 晶片封裝結構及其製作方法 - Google Patents

晶片封裝結構及其製作方法 Download PDF

Info

Publication number
TWI394258B
TWI394258B TW097143525A TW97143525A TWI394258B TW I394258 B TWI394258 B TW I394258B TW 097143525 A TW097143525 A TW 097143525A TW 97143525 A TW97143525 A TW 97143525A TW I394258 B TWI394258 B TW I394258B
Authority
TW
Taiwan
Prior art keywords
substrate
disposed
groove
package structure
heat dissipating
Prior art date
Application number
TW097143525A
Other languages
English (en)
Other versions
TW201019454A (en
Inventor
Bau Ru Lu
Chau Chun Wen
Da Jung Chen
Chun Hsien Lu
Original Assignee
Cyntec Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cyntec Co Ltd filed Critical Cyntec Co Ltd
Priority to TW097143525A priority Critical patent/TWI394258B/zh
Priority to US12/540,021 priority patent/US7982304B2/en
Publication of TW201019454A publication Critical patent/TW201019454A/zh
Application granted granted Critical
Publication of TWI394258B publication Critical patent/TWI394258B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

晶片封裝結構及其製作方法
本發明是有關於一種晶片封裝結構及其製作方法，且特別是有關於一種具有高電壓防護的晶片封裝結構及其製作方法。
在設計需高電壓輸入之晶片封裝結構(例如負責控制電源的電源模組或控制馬達驅動的IGBT模組)時，為符合安全規格(例如：UL Standard)的規範及確保封裝結構之正常運作，通常需考量封裝結構之電壓輸入端(例如：導腳)與金屬材(例如：散熱元件)之間的沿面距離(creepage distance)以及空間距離(clearance distance)，以避免導腳與散熱元件之間導通而導致電性短路，及防止由導腳輸入之瞬間高電壓直接跳越至低壓端(即散熱元件)，而危害使用者安全。
圖1繪示習知之高功率晶片的封裝結構的剖面圖。圖2A~圖2B繪示圖1之晶片封裝結構的製程剖面圖。請參照圖1，習知的晶片封裝結構100具有一基板110、多個晶片120、一散熱元件E、多個導腳130、一殼體140、一矽膠層150與一外蓋160。基板110具有彼此相對的二表面112、114，而晶片120配置在表面112上，且散熱元件E配置於表面114上。殼體140配置於表面112上，且殼體140具有相對之二表面141、142、位於表面141的一開口143以及位於表面142的一開口144。開口143曝露出散熱 元件E之朝向遠離基板110方向之一表面，且開口144暴露出基板110上的晶片120。
導腳130為L形，並貫穿殼體140，導腳130的一第一端132位於開口144內，導腳130的第二端134則朝向表面142延伸而出。晶片120之間、晶片120與基板110之間以及晶片120與導腳130之間是藉由多條銲線170電性連接。矽膠層150配置於開口144中並包覆晶片120與銲線170，且外蓋160配置於矽膠層150上並覆蓋開口144。
習知的晶片封裝結構100的製作方法如下所述。首先，請參照圖2A，將導腳130製作於殼體140中，方法可為先將導腳130放入模具內再與殼體140一同射出成型或先射出成型殼體140再將導腳130嵌入殼體140內中。接著，請參照圖2B，將散熱元件E配置於基板110的表面114上，後將晶片120配置於基板110的表面112上並打線接合晶片120與基板110以及晶片120之間。接著，將殼體140配置於基板110的表面112上並與基板110膠合，殼體140的開口144暴露出基板110的部分表面112及晶片120，開口143曝露出散熱元件E之一表面。之後，打線接合晶片120、基板110以及導腳130。接著，請再次參照圖1，將矽膠填入開口144內，以形成矽膠層150。最後，將外蓋160配置於矽膠層150上並封閉開口144。
由於導腳130是由表面142延伸而出，且表面142與設置有散熱元件E的表面141相對，因此，習知的晶片封裝結構100之沿面距離以及空間距離較大，使得封裝結構 100可耐高電壓及符合安全規格。但習知的晶片封裝結構100的製作步驟相當繁複，且殼體140與晶片120皆配置於基板110的表面112上，所以基板110可承載晶片120的面積較小。為使基板110具有足夠的承載面積，勢必需增加基板110的尺寸，而這將導致基板110的成本增加及封裝結構100之體積增加。
本發明提出一種晶片封裝結構，可有效增加導腳與散熱元件之間的沿面距離以及空間距離，使封裝結構可耐高電壓及符合安全規格，且其基板可承載晶片的面積較大。
本發明另提出一種晶片封裝結構的製作方法，可省去習知製作殼體及配置外蓋之步驟，達到簡化製造程序。
本發明又提出一種晶片封裝結構的製作方法，可防止封裝膠體於封膠製程中溢流至模具的凹槽中而污染模具，進而延長模具的使用壽命。
本發明提出一種晶片封裝結構，其包括一基板、至少一晶片、至少一第一導電柱、一散熱元件、一封裝膠體以及至少一第二導電柱。基板具有相對之第一表面及第二表面。晶片配置於基板之第一表面上。第一導電柱具有相對之兩端面，其中一端面配置於基板之第一表面上並與基板電性連接，另一端面朝向遠離基板的方向延伸，兩端面之間設置一固定槽且其貫穿另一端面。散熱元件配置於基板之第二表面上。封裝膠體包覆基板、晶片、部份散熱元件與第一導電柱，封裝膠體具有相對之兩表面，其中一表面 曝露出散熱元件之遠離基板之一表面。第二導電柱設置於封裝膠體之兩表面之另一表面上，且第二導電柱包括一導腳部與一凸起部，第二導電柱的凸起部固定於第一導電柱的固定槽中。
在本發明之一實施例中，第一導電柱的固定槽的內壁具有一第一螺紋，而第二導電柱的凸起部的側壁具有與第一螺紋配合之一第二螺紋，且凸起部旋入固定槽中。
在本發明之一實施例中，第二導電柱更包括一擋止部，擋止部位於導腳部與凸起部之間，且擋止部與位於第二導電柱周邊的封裝膠體之另一表面直接接觸。
在本發明之一實施例中，第二導電柱的凸起部固定於第一導電柱的固定槽中之方式可為緊配連接、卡榫嵌接或膠合連接。
在本發明之一實施例中，第一導電柱為一多角柱體、一橢圓柱體或一圓柱體。
在本發明之一實施例中，第一導電柱的外側壁具有至少一凹槽或至少一凸起，且封裝膠體填入凹槽中或包覆凸起。
在本發明之一實施例中，凹槽為一V形凹槽、一圓槽、一半圓槽或一螺旋凹槽。
本發明提出一種晶片封裝結構包括一基板、至少一晶片、多個導腳、一散熱元件以及一封裝膠體。基板具有相對之一第一表面及一第二表面。晶片配置於基板之第一表面上。各導腳具有一第一端與一第二端，且各導腳的外徑 由第二端向第一端遞增，第一端配置於基板的第一表面上，而第二端朝向遠離基板的方向延伸。散熱元件配置於基板之第二表面。封裝膠體包覆基板、晶片、部份散熱元件與導腳的局部。封裝膠體具有相對之兩表面，其中一表面曝露出散熱元件之遠離基板之一表面，各導腳之部分由封裝膠體之兩表面之另一表面延伸而出。
在本發明之一實施例中，各導腳為一截切之錐狀體。
在本發明之一實施例中，各導腳之位於封裝膠體內的部分具有一凹槽或一凸起，且封裝膠體填入凹槽中或包覆凸起。
本發明提出一種晶片封裝結構的製作方法如下所述。首先，提供一基板、至少一晶片、多個導腳與一散熱元件，其中晶片配置於基板上。各導腳具有一第一端與一第二端，且各導腳的外徑由第二端向第一端遞增，第一端配置於基板上，而第二端朝向遠離基板的方向延伸。散熱元件配置於基板之遠離導腳的一表面。接著，提供一模具，模具具有一模穴，模穴之內表面具有多個第一凹槽，各第一凹槽具有一開口與一底部，且各第一凹槽的內徑由底部向開口遞增。然後，將基板配置於模具的模穴內，以使各導腳的第二端與對應的第一凹槽干涉密合。之後，進行一封膠製程(molding process)，以形成一封裝膠體，其包覆基板、晶片、部份散熱元件與導腳之暴露於第一凹槽之外的部分。然後，移除模具。
在本發明之一實施例中，各導腳之第一端的外徑為 D1，而第二端的外徑為D2，各導腳的長度為L，各第一凹槽的開口的內徑為I1，而底部的內徑為I2，各第一凹槽的深度為A，且
在本發明之一實施例中，各導腳為一截切之錐狀體，且對應的第一凹槽為一截切之錐狀凹槽。
本發明提出一種晶片封裝結構的製作方法如下所述。首先，提供一基板、至少一晶片、一散熱元件及多個導腳，其中晶片配置於基板上。各導腳為一柱狀體，且導腳的第一端配置於基板上並與基板電性連接，導腳的第二端向遠離基板的方向延伸，散熱元件配置於基板之遠離導腳的一表面。接著，提供一模具以及多個阻擋環，模具具有一模穴，模穴之內表面具有多個凹槽，阻擋環分別設置於凹槽內。然後，將基板配置於模具之模穴內，導腳套入凹槽內且阻擋環分別套置於導腳上並承靠於凹槽的開口邊緣。之後，進行一封膠製程(molding process)，以形成一封裝膠體，其包覆基板、晶片、部分散熱元件與導腳之暴露於凹槽以及阻擋環之外的部分。然後，移除模具。之後，移除阻擋環。
在本發明之一實施例中，各阻擋環具有一開口，且各導腳貫穿對應的阻擋環的開口，開口為一多角形開口或一圓形開口。
在本發明之一實施例中，阻擋環為一圓形環狀結構或一多角形環狀結構。
在本發明之一實施例中，阻擋環的截面形狀為O形、橢圓形、L形、T形或方形。
在本發明之一實施例中，阻擋環的材質包括塑膠。
本發明之導腳是由封裝膠體之朝向遠離基板的方向的表面延伸而出，因此，第二導電柱與散熱元件之間的沿面距離以及空間距離較大。而且，本發明不需習知技術中的殼體，故基板可承載晶片的面積較大且基板的尺寸較小。如此一來，基板的成本較低。
為讓本發明之上述和其他特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式，作詳細說明如下。
圖3A繪示本發明一實施例之晶片封裝結構的剖面圖，圖3B繪示圖3A之晶片封裝結構的爆炸圖。請同時參照圖3A與圖3B，本實施例之晶片封裝結構300包括一基板310、多個晶片320、一散熱元件E、多個第一導電柱330、一封裝膠體340以及多個第二導電柱350。
基板310具有彼此相對的二表面312、314，基板310例如為覆銅陶瓷基板(direct copper bonding substrate)、印刷線路基板、覆鋁陶瓷基板、絕緣金屬基板或導線架(Lead Frame)。
晶片320配置於基板310之表面312上，並與基板310電性連接。晶片320可利用打線(Wire Bonding)接合或覆晶 (Flip Chip)接合與基板310電性連接。在本實施例中，晶片320可藉由打線接合將多條銲線360電性連接至基板310，這些銲線360的兩端分別連接晶片320與基板310，銲線360例如是金線。散熱元件E配置於基板310之表面314上，以提升晶片封裝結構300的散熱效率，散熱元件E的材質可為金屬(例如銅)或陶瓷等導熱性質良好的材料。
第一導電柱330配置於基板310之表面312上，並與基板310電性連接，第一導電柱330的材質例如是銅、鋁、鐵或是其他適合的導電材料。詳細而言，可在第一導電柱330與基板310之間配置一導電層370，並利用焊接、固定構件扣接或黏著方式電性連接第一導電柱330與基板310，並使第一導電柱330固定在基板310的表面312上。換言之，在本實施例中，第一導電柱330與晶片320皆配置於表面312上。第一導電柱330具有相對之兩端面332a、332b、連接兩端面332a、332b之外側壁336及一固定槽334，其中一端面332a配置於表面312上，另一端面332b朝向遠離基板310的方向延伸，固定槽334設置於兩端面332a、332b之間且貫穿端面332b。
封裝膠體340包覆基板310、晶片320、部份散熱元件E與第一導電柱330，並暴露出第一導電柱330的固定槽334及散熱元件E遠離基板310之一表面。封裝膠體340具有相對兩表面341、342，表面341曝露出散熱元件E。
第二導電柱350設置於表面342上且配置於第一導電柱330上，並貫穿封裝膠體340之朝向遠離基板310的方 向的表面342，且第二導電柱350包括一導腳部352與一凸起部354，導腳部352由封裝膠體340的表面342延伸而出且用以與外部電路(例如電路板)作電性連接，第二導電柱350的凸起部354固定於第一導電柱330的固定槽334中。具體而言，在本實施例中，第一導電柱330的固定槽334的內壁W具有一第一螺紋334a，而第二導電柱350的凸起部354的側壁S具有與第一螺紋334a配合之一第二螺紋354a，第一螺紋334a為內螺紋，第二螺紋354a為外螺紋，且凸起部354旋入固定槽334中。在其他實施例中，第二導電柱350的凸起部354固定於第一導電柱330的固定槽334中之方式可為緊配連接、卡榫嵌接或膠合連接。有關膠合連接方式，即在凸起部354與固定槽334的內壁W之間配置一黏著層(未繪示)，以接合凸起部354與固定槽334的內壁W，黏著層的材質可為導電膠。
由於本發明之第二導電柱350之導腳部352是由封裝膠體340的表面342延伸而出，散熱元件E設置於表面342相對之表面341上，因此，第二導電柱350之導腳部352與散熱元件E之間的沿面距離以及空間距離較大，使封裝結構可耐高電壓及符合安全規格。
另外，為避免將凸起部354旋入(或插入)固定槽334時，會使第一導電柱330旋轉、移動或是壓壞基板310，本實施例在第一導電柱330的外側壁336形成多個凹槽336a，且封裝膠體340填入凹槽336a中。如此一來，當凸起部354旋入(或插入)固定槽334時，封裝膠體340可 分散凸起部354對固定槽334所施加的加工力量。在本實施例中，凹槽336a為一V形凹槽。在其他實施例中，凹槽336a可為一圓槽、一半圓槽或一螺旋凹槽。此外，第一導電柱330的外側壁336可具有一凸起(未繪示)，且封裝膠體340包覆前述凸起，故第一導電柱330可藉由前述凸起使封裝膠體340分散凸起部354對固定槽334所施加的加工力量。
再者，第一導電柱330例如為一多角柱體(如六角柱體)、一橢圓柱體或一圓柱體，且當第一導電柱330為一多角柱體時，封裝膠體340可分散凸起部354對固定槽334所施加的加工力量，且可避免凸起部354旋入(或插入)固定槽334時將第一導電柱330旋出。
此外，可在導腳部352與凸起部354之間設置一擋止部356，擋止部356與位於第二導電柱350周邊的封裝膠體340的表面342直接接觸，以避免將凸起部354旋入(或插入)固定槽334時，導腳部352連同凸起部354一起進入固定槽334中。詳細而言，擋止部356的最大寬度B1大於固定槽334的內徑B2，因此，將凸起部354旋入(或插入)固定槽334時，擋止部356將會承靠在表面342上。
此外，有關本實施例晶片封裝結構300之製作方式，可以是先將第一導電柱330配置於基板310上，接著，進行封膠製程，然後，將第二導電柱350配置於第一導電柱330上。換言之，第二導電柱350可在封膠製程之後才配置於第一導電柱330上。如此一來，可避免第二導電柱350 的導腳部352受到封膠製程時的溢膠的污染，故本實施例之晶片封裝結構300的製程良率較高且電性品質較佳。亦可先將第二導電柱350配置於第一導電柱330上，即第二導電柱350先與第一導電柱330一體成型，再進行封膠製程，而以下針對此方式提出幾種製作方法。
圖4A~圖4C繪示本發明第一實施例之晶片封裝結構的製程剖面圖。首先，請參照圖4A，提供一基板310、多個晶片320、一散熱元件E與多個導腳410。本實施例之基板310、多個晶片320以及散熱元件E之連接關係與圖3A之實施例相同，故於此不再贅述。而本實施例之導腳410具有一第一端412與一第二端414。導腳410的外徑由第二端414向第一端412遞增，第一端412配置於基板310的表面312上，而第二端414朝向遠離基板310的方向延伸。
接著，請再次參照圖4A，提供一模具420，模具420具有上模具421A及下模具421B，上模具421A與下模具421B組合後於內部形成一模穴423，模穴423具有相對之內表面422A、422B，內表面422A具有多個與導腳410對應之第一凹槽424，第一凹槽424具有一開口424a與一底部424b，且第一凹槽424的內徑由底部424b向開口424a遞增。
然後，請參照圖4B，將基板310配置於模具420之模穴423內，以使導腳410的第二端414與對應的第一凹槽424干涉密合，散熱元件E平貼於內表面422B。在本實 施例中，導腳410之第一端412的外徑為D1，而第二端414的外徑為D2，導腳410的長度為L，第一凹槽424的開口424a的內徑為I1，而底部424b的內徑為I2，第一凹槽424的深度為A，且
換言之，導腳410的側壁416的斜度可大於第一凹槽424的內壁424c的斜度。如此一來，當導腳410插入第一凹槽424時，導腳410的側壁416易於與第一凹槽424的內壁424c密合，以避免在後續的封膠製程中，封裝膠體溢流至第一凹槽424中而污染模具。
導腳410可為一截切之錐狀體(tapering structure)，其例如為截切之圓錐狀體或截切之多角錐狀體，其中截切之多角錐狀體可為截切之方錐狀體或截切之三角錐狀體。相對於導腳410的形狀，第一凹槽424可為一截切之錐狀凹槽，其例如為截切之圓錐狀凹槽或截切之多角錐狀凹槽，其中截切之多角錐狀凹槽例如為一截切之方錐狀凹槽或一截切之三角錐狀凹槽。
之後，請再次參照圖4B，進行一封膠製程(molding process)，即將膠體填充於模穴423內，以形成一封裝膠體340(如圖4C)，其包覆基板310、晶片320、部份散熱元件E與導腳410之暴露於第一凹槽424之外的部分，封裝膠體340具有相對之兩表面341、342，其中一表面341曝 露出散熱元件E之遠離基板310之一表面，各該導腳410之部分由封裝膠體340之另一表面342延伸而出。最後，請參照圖4C，移除模具420。
由於移除模具420時，需分離模具420與導腳410，因此，導腳410會受到一朝向第一凹槽424的底部424b的拉力。為避免導腳410受前述拉力的影響而脫落，可在導腳410之位於封裝膠體340內的部分形成一第二凹槽416a，且封裝膠體340填入第二凹槽416a中。如此一來，封裝膠體340可分散導腳410所受到的拉力。在本實施例中，第二凹槽416a可為一錐形凹槽。在其他實施例中，第二凹槽416a可為一圓槽、一半圓槽或一螺旋凹槽。此外，在其他實施例中，也可在導腳410之位於封裝膠體340內的部分形成一凸起(未繪示)，且封裝膠體340包覆前述凸起，並藉由前述凸起使封裝膠體340分散導腳410所受到的拉力。
圖5A~圖5C繪示本發明第二實施例之晶片封裝結構的製程剖面圖。圖6繪示圖5A中的阻擋環的上視圖。首先，請參照圖5A，提供一基板310、多個晶片320、一散熱元件E與多個導腳510。本實施例之基板310、多個晶片320以及散熱元件E之連接關係與圖3A之實施例相同，故於此不再贅述。而本實施例之導腳510為一等截面之柱狀體，例如為一多角柱體或一圓柱體。導腳510的一第一端512配置於表面312上並與基板310電性連接，且導腳510的另一端514向遠離基板310的方向延伸。
接著，請再次參照圖5A，提供一模具520及多個阻擋環530。模具520具有上模具521A及下模具521B，上模具521A與下模具521B組合後於內部形成一模穴523，模穴523具有相對之內表面522A、522B，內表面522A具有多個與導腳510對應之凹槽524。請參照圖6，阻擋環530具有一開口532，且導腳510穿設於開口532，且導腳510與開口532為緊密配合，開口532為一圓形開口或一多角形開口(如方形開口)。阻擋環530為一圓形環狀結構或一多角形環狀結構(如方形環狀結構)。值得注意的是，圖6僅繪示具有圓形開口且為圓形環狀結構的阻擋環530，但並非用以限定本發明。換言之，阻擋環530的環狀結構的形狀以及其開口形狀可任意組合。阻擋環530的截面形狀例如為O形、橢圓形、L形、T形或方形(圖5A僅繪示O形為代表)。阻擋環530的材質包括塑膠或是其他適於密封的材料。
接著，請參照圖5B，將基板310配置於模具520之模穴523內，基板310之表面312朝向內表面522A，表面314朝向內表面522B，且散熱元件E平貼於內表面522B，導腳510之另一端514套入對應的凹槽524內。阻擋環530分別套置於導腳510上並承靠於凹槽524的開口邊緣524a。換言之，阻擋環530位於導腳510與模具520之間，以密封凹槽524。
之後，請再次參照圖5B，進行一封膠製程，即將膠體填充於模穴523內，以形成一封裝膠體340(如圖5C)， 其包覆基板310、晶片320、部份散熱元件E與導腳510之暴露於凹槽524以及阻擋環530之外的部分。值得注意的是，由於阻擋環530密封凹槽524，因此，可避免封裝膠體340在封膠製程中溢流至凹槽524內而污染模具520，進而延長模具520的使用壽命。然後，請參照圖5C，移除模具520。之後，移除阻擋環530。模具520與阻擋環530可以是分別移除或者是同時移除。
綜上所述，本發明之晶片封裝結構以及晶片封裝結構的製作方法至少具有下列優點：
1.本發明之導腳是由封裝膠體之朝向遠離基板的方向的表面延伸而出，且散熱元件E設置於上述表面相對之表面上，因此，第二導電柱與散熱元件之間的沿面距離以及空間距離較大。而且，本發明不需習知技術中的殼體，故基板可承載晶片的面積較大且基板的尺寸較小。如此一來，基板的成本較低。
2.本發明之第二導電柱可在封膠製程之後才配置於第一導電柱上，故可避免第二導電柱的導腳部受到封膠製程時的溢膠的污染。因此，本發明之晶片封裝結構的製程良率較高且電性品質較佳。
3.本發明提出之製作方法中，可利用一次封膠製程即完成封裝膠體340，可省去習知製作殼體及配置外蓋之步驟，達到簡化製造程序。
4.本發明之導腳的側壁以及模具的第一凹槽的內壁皆具有一斜度。因此，當導腳插入第一凹槽時，導腳的側壁 易於與第一凹槽的內壁密合，以避免在後續的封膠製程中，封裝膠體溢流至第一凹槽中而污染模具，進而延長模具的使用壽命。
5.由於本發明之阻擋環可密封凹槽，故可避免封裝膠體在封膠製程中溢流至凹槽內而污染模具，進而延長模具的使用壽命。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、300‧‧‧晶片封裝結構
110、310‧‧‧基板
112、114、141、142、312、314、341、342‧‧‧表面
120、320‧‧‧晶片
130、410、510‧‧‧導腳
132、412、512‧‧‧第一端
134、414、514‧‧‧第二端
140‧‧‧殼體
143、144、424a、532‧‧‧開口
150‧‧‧矽膠層
160‧‧‧外蓋
170、360‧‧‧銲線
330‧‧‧第一導電柱
332a、332b‧‧‧端面
334‧‧‧固定槽
334a‧‧‧第一螺紋
336‧‧‧外側壁
336a、524‧‧‧凹槽
340‧‧‧封裝膠體
350‧‧‧第二導電柱
352‧‧‧導腳部
354‧‧‧凸起部
354a‧‧‧第二螺紋
356‧‧‧擋止部
370‧‧‧導電層
410、510‧‧‧導腳
416‧‧‧側壁
416a‧‧‧第二凹槽
420、520‧‧‧模具
421A、521A‧‧‧上模具
421B、521B‧‧‧下模具
422A、422B、522A、522B‧‧‧內表面
423、523‧‧‧模穴
424‧‧‧第一凹槽
424b‧‧‧底部
524a‧‧‧開口邊緣
530‧‧‧阻擋環
B1‧‧‧寬度
B2‧‧‧內徑
E‧‧‧散熱片
S‧‧‧側壁
W‧‧‧內壁
圖1繪示習知之高功率晶片的封裝結構的剖面圖。
圖2A~圖2B繪示圖1之晶片封裝結構的製程剖面圖。
圖3A繪示本發明一實施例之晶片封裝結構的剖面圖。
圖3B繪示圖3之晶片封裝結構的爆炸圖。
圖4A~圖4C繪示本發明第一實施例之晶片封裝結構的製程剖面圖。
圖5A~圖5C繪示本發明第二實施例之晶片封裝結構的製程剖面圖。
圖6繪示圖5A中的阻擋環的上視圖。
300‧‧‧晶片封裝結構
310‧‧‧基板
312、314、332、341、342‧‧‧表面
320‧‧‧晶片
330‧‧‧第一導電柱
332a、332b‧‧‧端面
334‧‧‧固定槽
334a‧‧‧第一螺紋
336‧‧‧外側壁
336a‧‧‧凹槽
340‧‧‧封裝膠體
350‧‧‧第二導電柱
352‧‧‧導腳部
354‧‧‧凸起部
354a‧‧‧第二螺紋
356‧‧‧擋止部
360‧‧‧銲線
E‧‧‧散熱片
370‧‧‧導電層
B1‧‧‧寬度
B2‧‧‧內徑
S‧‧‧側壁
W‧‧‧內壁

Claims (18)

  1. 一種晶片封裝結構，包括：一基板，具有相對之一第一表面以及一第二表面；至少一晶片，配置於該基板之該第一表面上；至少一第一導電柱，具有相對之兩端面，其中一端面配置於該基板之該第一表面上並與該基板電性連接，另一端面朝向遠離該基板的方向延伸，該兩端面之間設置一固定槽且其貫穿該另一端面；一散熱元件，配置於該基板之該第二表面上；一封裝膠體，包覆該基板、該晶片、部份該散熱元件與該第一導電柱，該封裝膠體具有相對之兩表面，其中一表面曝露出該散熱元件之遠離該基板之一表面；以及至少一第二導電柱，設置於該封裝膠體之該兩表面之另一表面上，且該第二導電柱包括一導腳部與一凸起部，該第二導電柱的該凸起部固定於該第一導電柱的該固定槽中。
  2. 如申請專利範圍第1項所述之晶片封裝結構，其中該第一導電柱的該固定槽的內壁具有一第一螺紋，而該第二導電柱的該凸起部的側壁具有與該第一螺紋配合之一第二螺紋，且該凸起部旋入該固定槽中。
  3. 如申請專利範圍第1項所述之晶片封裝結構，其中該第二導電柱更包括一擋止部，該擋止部位於該導腳部與該凸起部之間，且該擋止部與位於該第二導電柱周邊的該封裝膠體之該另一表面直接接觸。
  4. 如申請專利範圍第1項所述之晶片封裝結構，其中該第二導電柱的該凸起部固定於該第一導電柱的該固定槽中之方式可為緊配連接、卡榫嵌接或膠合連接。
  5. 如申請專利範圍第1項所述之晶片封裝結構，其中該第一導電柱為一多角柱體、一橢圓柱體或一圓柱體。
  6. 如申請專利範圍第1項所述之晶片封裝結構，其中該第一導電柱的外側壁具有至少一凹槽或至少一凸起，且該封裝膠體填入該凹槽中或包覆該凸起。
  7. 如申請專利範圍第6項所述之晶片封裝結構，其中該凹槽為一V形凹槽、一圓槽、一半圓槽或一螺旋凹槽。
  8. 一種晶片封裝結構，包括：一基板，具有相對之一第一表面以及一第二表面；至少一晶片，配置於該基板之該第一表面上；多個導腳，各該導腳具有一第一端與一第二端，且各該導腳的外徑由第二端向第一端遞增，該第一端配置於該基板之該第一表面上，而該第二端朝向遠離該基板的方向延伸；一散熱元件，配置於該基板之該第二表面上；以及一封裝膠體，包覆該基板、該晶片、部份該散熱元件與該些導腳的局部，該封裝膠體具有相對之兩表面，其中一表面曝露出該散熱元件之遠離該基板之一表面，各該導腳之部分由該封裝膠體之該兩表面之另一表面延伸而出。
  9. 如申請專利範圍第8項所述之晶片封裝結構，其中各該導腳為一截切之錐狀體。
  10. 如申請專利範圍第8項所述之晶片封裝結構，其中各該導腳之位於該封裝膠體內的部分具有一凹槽或一凸起，且該封裝膠體填入該凹槽中或包覆該凸起。
  11. 一種晶片封裝結構的製作方法，包括：提供一基板、至少一晶片、多個導腳與一散熱元件，其中該晶片配置於該基板上，各該導腳具有一第一端與一第二端，且各該導腳的外徑由第二端向第一端遞增，該第一端配置於該基板上，而該第二端朝向遠離該基板的方向延伸，該散熱元件配置於該基板之遠離該些導腳的一表面；提供一模具，該模具具有一模穴，該模穴之內表面具有多個第一凹槽，各該第一凹槽具有一開口與一底部，且各該第一凹槽的內徑由該底部向該開口遞增；將該基板配置於該模具之該模穴內，以使各該導腳的該第二端與對應的該第一凹槽干涉密合；進行一封膠製程(molding process)，以形成一封裝膠體，其包覆該基板、該晶片、部份該散熱元件與該些導腳之暴露於該些第一凹槽之外的部分；以及移除該模具。
  12. 如申請專利範圍第11項所述之製作方法，其中各該導腳之該第一端的外徑為D1，而該第二端的外徑為D2，各該導腳的長度為L，各該第一凹槽的該開口的內徑為I1，而該底部的內徑為I2，各該第一凹槽的深度為A，且
  13. 如申請專利範圍第11項所述之製作方法，其中各該導腳為一截切之錐狀體，且對應的該第一凹槽為一截切之錐狀凹槽。
  14. 一種晶片封裝結構的製作方法，包括：提供一基板、至少一晶片、一散熱元件及多個導腳，其中該晶片配置於該基板上，各該導腳為一柱狀體，且該些導腳的第一端配置於該基板上並與該基板電性連接，該導腳的第二端向遠離該基板的方向延伸，該散熱元件配置於該基板之遠離該些導腳的一表面；提供一模具以及多個阻擋環，該模具具有一模穴，該模穴之內表面具有多個凹槽，該些阻擋環分別設置於該些凹槽內；將該基板配置於該模具之該模穴內，該些導腳套入該些凹槽內且該些阻擋環分別套置於該些導腳上並承靠於該些凹槽的開口邊緣；進行一封膠製程(molding process)，以形成一封裝膠體，其包覆該基板、該晶片、部分該散熱元件與該些導腳之暴露於該些凹槽以及該些阻擋環之外的部分；移除該模具；以及移除該些阻擋環。
  15. 如申請專利範圍第14項所述之製作方法，其中各該阻擋環具有一開口，且各該導腳貫穿對應的該阻擋環的該開口，該開口為一多角形開口或一圓形開口。
  16. 如申請專利範圍第14項所述之製作方法，其中該阻擋環為一多角形環狀結構或一圓形環狀結構。
  17. 如申請專利範圍第14項所述之製作方法，其中該阻擋環的截面形狀為O形、橢圓形、L形、T形或方形。
  18. 如申請專利範圍第14項所述之製作方法，其中該阻擋環的材質包括塑膠。
TW097143525A 2008-11-11 2008-11-11 晶片封裝結構及其製作方法 TWI394258B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW097143525A TWI394258B (zh) 2008-11-11 2008-11-11 晶片封裝結構及其製作方法
US12/540,021 US7982304B2 (en) 2008-11-11 2009-08-12 Chip package structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW097143525A TWI394258B (zh) 2008-11-11 2008-11-11 晶片封裝結構及其製作方法

Publications (2)

Publication Number Publication Date
TW201019454A TW201019454A (en) 2010-05-16
TWI394258B true TWI394258B (zh) 2013-04-21

Family

ID=42164441

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097143525A TWI394258B (zh) 2008-11-11 2008-11-11 晶片封裝結構及其製作方法

Country Status (2)

Country Link
US (1) US7982304B2 (zh)
TW (1) TWI394258B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4634498B2 (ja) * 2008-11-28 2011-02-16 三菱電機株式会社 電力用半導体モジュール
JP5262793B2 (ja) * 2009-02-13 2013-08-14 三菱電機株式会社 電力用半導体装置とその製造方法
JP5383621B2 (ja) * 2010-10-20 2014-01-08 三菱電機株式会社 パワー半導体装置
TWI431697B (zh) 2010-11-08 2014-03-21 Advanced Semiconductor Eng 半導體封裝件之製造方法及製造其之封裝模具
CN103247540B (zh) * 2012-02-08 2015-11-25 西安永电电气有限责任公司 Igbt模块封装设备、系统及方法
DE102012010560B4 (de) * 2012-05-29 2020-07-09 Mühlbauer Gmbh & Co. Kg Transponder, Verfahren zur Herstellung eines Transponders und Vorrichtungzum Herstellen des Transponders
CN102738138A (zh) * 2012-06-05 2012-10-17 嘉兴斯达微电子有限公司 一种针对电动汽车应用的igbt功率模块
KR101443985B1 (ko) * 2012-12-14 2014-11-03 삼성전기주식회사 전력 모듈 패키지
JP2015056614A (ja) * 2013-09-13 2015-03-23 株式会社東芝 半導体装置部品および半導体装置
SG10201401622RA (en) 2014-04-17 2015-11-27 Delta Electronics Int’L Singapore Pte Ltd Package structure
TWI667755B (zh) * 2018-06-25 2019-08-01 朋程科技股份有限公司 功率元件封裝結構
EP3933915B1 (en) * 2020-07-03 2023-05-10 Infineon Technologies Austria AG A semiconductor device package comprising a pin in the form of a drilling screw
TW202407897A (zh) * 2022-08-04 2024-02-16 創世電股份有限公司 半導體功率元件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5808358A (en) * 1994-11-10 1998-09-15 Vlt Corporation Packaging electrical circuits
US6291880B1 (en) * 1998-02-12 2001-09-18 Hitachi, Ltd. Semiconductor device including an integrally molded lead frame
US6388316B1 (en) * 2000-10-31 2002-05-14 Mitsubishi Denki Kabushiki Kaisha Semiconductor module
US6509643B2 (en) * 2000-06-29 2003-01-21 Hitachi Cable, Ltd. Tab tape with stiffener and semiconductor device using same
US6844621B2 (en) * 2002-08-13 2005-01-18 Fuji Electric Co., Ltd. Semiconductor device and method of relaxing thermal stress

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3429921B2 (ja) 1995-10-26 2003-07-28 三菱電機株式会社 半導体装置
JPH09186269A (ja) 1996-01-05 1997-07-15 Hitachi Ltd 半導体装置
JPH1022435A (ja) 1996-07-02 1998-01-23 Hitachi Ltd 半導体装置及びその製造方法
JP3201277B2 (ja) 1996-09-11 2001-08-20 株式会社日立製作所 半導体装置
JPH10135380A (ja) 1996-10-31 1998-05-22 Hitachi Ltd 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5808358A (en) * 1994-11-10 1998-09-15 Vlt Corporation Packaging electrical circuits
US6291880B1 (en) * 1998-02-12 2001-09-18 Hitachi, Ltd. Semiconductor device including an integrally molded lead frame
US6509643B2 (en) * 2000-06-29 2003-01-21 Hitachi Cable, Ltd. Tab tape with stiffener and semiconductor device using same
US6388316B1 (en) * 2000-10-31 2002-05-14 Mitsubishi Denki Kabushiki Kaisha Semiconductor module
US6844621B2 (en) * 2002-08-13 2005-01-18 Fuji Electric Co., Ltd. Semiconductor device and method of relaxing thermal stress

Also Published As

Publication number Publication date
TW201019454A (en) 2010-05-16
US7982304B2 (en) 2011-07-19
US20100117216A1 (en) 2010-05-13

Similar Documents

Publication Publication Date Title
TWI394258B (zh) 晶片封裝結構及其製作方法
CN108886036B (zh) 功率模块、功率半导体装置及功率模块制造方法
US6630726B1 (en) Power semiconductor package with strap
US8525307B2 (en) Semiconductor device, lead frame assembly, and method for fabricating the same
US8866279B2 (en) Semiconductor device
JP5081578B2 (ja) 樹脂封止型半導体装置
US8018072B1 (en) Semiconductor package having a heat spreader with an exposed exterion surface and a top mold gate
TWI531089B (zh) 發光二極體封裝結構及其製造方法
US20050285258A1 (en) Semiconductor package with exposed heat sink and the heat sink thereof
CN107993991B (zh) 一种芯片封装结构及其制造方法
KR20120094280A (ko) 발광소자 패키지 및 그 제조방법
CN101740527B (zh) 芯片封装结构及其制作方法
KR20100069007A (ko) 반도체 패키지 및 그 제조 방법
TWI509834B (zh) 發光二極體封裝結構及其製造方法
US9064838B2 (en) Heat spreader for integrated circuit device
JP2010263108A (ja) 半導体装置及びその製造方法
TWI395314B (zh) 晶片導線架及光電能量轉換模組
US10873015B2 (en) Light emitting device and method of manufacturing the light emitting device
US20160225699A1 (en) Integrated electronic device having a dissipative package, in particular dual side cooling package
US11417581B2 (en) Package structure
KR101502669B1 (ko) 전력 모듈 패키지 및 그 제조방법
KR101502668B1 (ko) 전력 모듈 패키지 및 그 제조방법
TWM482842U (zh) 四方形扁平無引腳封裝（ｑｆｎ）之內封外露散熱裝置結構改良
KR102536643B1 (ko) 반도체 패키지
US8482019B2 (en) Electronic light emitting device and method for fabricating the same