JP5268786B2 - 半導体モジュール - Google Patents
半導体モジュール Download PDFInfo
- Publication number
- JP5268786B2 JP5268786B2 JP2009134811A JP2009134811A JP5268786B2 JP 5268786 B2 JP5268786 B2 JP 5268786B2 JP 2009134811 A JP2009134811 A JP 2009134811A JP 2009134811 A JP2009134811 A JP 2009134811A JP 5268786 B2 JP5268786 B2 JP 5268786B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- solder layer
- circuit board
- semiconductor module
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 61
- 229910000679 solder Inorganic materials 0.000 claims abstract description 97
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 31
- 229910052802 copper Inorganic materials 0.000 abstract description 31
- 239000010949 copper Substances 0.000 abstract description 31
- 239000000758 substrate Substances 0.000 abstract description 4
- 238000005336 cracking Methods 0.000 abstract 1
- 230000008018 melting Effects 0.000 abstract 1
- 238000002844 melting Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 19
- 238000005476 soldering Methods 0.000 description 19
- 230000008646 thermal stress Effects 0.000 description 13
- 239000002184 metal Substances 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000000463 material Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
図1は、全体が100で表される、本発明の実施の形態1にかかる電力用の半導体装置の断面図であり、特に、半導体モジュール50と制御基板4の構成を示している。なお、図1では、パワー回路基板16に搭載されるパワー半導体素子13以外の部品や、制御基板4に搭載されるパワー半導体素子13を制御するための制御用IC等の部品は簡略化のために図示していない。
図3aは、本実施の形態2にかかる半導体モジュールに使用される、銅パターン15の上に半田層20で固定された端子11の拡大断面図である。端子11は底面を備えた円筒状の金属からなり、内部に線材ピンが挿入される。底面には、所定の高さの突起部22が設けられている。
なお、端子21は、半田付けされる側が閉口された円筒形状であるため、半田付け終了後に冶具25を上方向に持ち上げて外すことができる。
図5は、本実施の形態3にかかる半導体モジュールに使用される、銅パターン15の上に半田層20で固定された端子31の拡大断面図である。端子31は、円筒形状の金属からなり、その途中から下方に向かって直径が大きくなった拡張部32を備え、内部に線材ピンが挿入される。
図6aは、本実施の形態4にかかる端子41の斜視図であり、図6bは、銅パターン15上に半田層20で端子41を固定した場合の拡大断面図である。
本実施の形態4にかかる端子41では、スリットにより裾を複数の領域に分割しているため、裾の不必要な薄肉化を避けることができ形状の安定度が増す。また直立性という観点からも、銅パターン15と接する部分を水平方向に広げられ、垂直度の精度が容易に確保できる。
図7aは、本実施の形態3にかかる半導体モジュールに使用される、銅パターン15の上に半田層20で固定された端子51の拡大断面図である。端子51は、円筒形状の金属からなり、周囲に複数の突起部55を有している。突起部55は、一定の高さの端子51の周囲に、等間隔で例えば3〜6個設けられることが好ましい。
Claims (3)
- 表面に導電性パターンを有する回路基板と、
該回路基板の上に設けられた半導体素子と、
該回路基板の上および/または該半導体素子の上に半田層で固定された端子と、
側面と上面とを有し該回路基板を覆うように載置されたケースとを含み、
制御基板と接続するための線材ピンが、該ケースの上面に設けられた孔を通って該端子に接続され、該制御基板からの信号で制御される半導体モジュールであって、
該端子は、該線材ピンを挿入する筒状部と、該筒状部の該半田層側の端部が外方に張り出した拡張部とを含み、
該端子は、該回路基板または該半導体素子と該拡張部とが接した状態で該半田層により固定されたことを特徴とする半導体モジュール。 - 表面に導電性パターンを有する回路基板と、
該回路基板の上に設けられた半導体素子と、
該回路基板の上および/または該半導体素子の上に半田層で固定された端子と、
側面と上面とを有し該回路基板を覆うように載置されたケースとを含み、
制御基板と接続するための線材ピンが、該ケースの上面に設けられた孔を通って該端子に接続され、該制御基板からの信号で制御される半導体モジュールであって、
該端子は、該線材ピンを挿入する筒状部と、該筒状部の該半田層側の端部がスリットに沿って外方に折り返された湾曲部とを含み、
該端子は、該回路基板または該半導体素子と該湾曲部とが接した状態で該半田層により固定されたことを特徴とする半導体モジュール。 - 上記半田層は、上記端子の内側と外側で、該端子に沿って這い上がるように形成されたことを特徴とする請求項1または2に記載の半導体モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009134811A JP5268786B2 (ja) | 2009-06-04 | 2009-06-04 | 半導体モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009134811A JP5268786B2 (ja) | 2009-06-04 | 2009-06-04 | 半導体モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010283107A JP2010283107A (ja) | 2010-12-16 |
JP5268786B2 true JP5268786B2 (ja) | 2013-08-21 |
Family
ID=43539608
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009134811A Active JP5268786B2 (ja) | 2009-06-04 | 2009-06-04 | 半導体モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5268786B2 (ja) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8957508B2 (en) | 2011-05-13 | 2015-02-17 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing the same |
JP2013149673A (ja) * | 2012-01-17 | 2013-08-01 | Denso Corp | 電子装置およびその製造方法 |
US20140110833A1 (en) * | 2012-10-24 | 2014-04-24 | Samsung Electro-Mechanics Co., Ltd. | Power module package |
JP6041043B2 (ja) * | 2013-03-21 | 2016-12-07 | 富士電機株式会社 | コンタクト部品、および半導体モジュール |
JP6217101B2 (ja) * | 2013-03-22 | 2017-10-25 | 富士電機株式会社 | 半導体装置の製造方法及び取り付け治具 |
US10405434B2 (en) | 2013-03-22 | 2019-09-03 | Fuji Electric Co., Ltd. | Mounting jig for semiconductor device |
JP6008767B2 (ja) * | 2013-03-25 | 2016-10-19 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP6060053B2 (ja) * | 2013-08-23 | 2017-01-11 | 三菱電機株式会社 | パワー半導体装置 |
JP6149938B2 (ja) * | 2013-10-30 | 2017-06-21 | 富士電機株式会社 | 半導体モジュール |
JP5734493B2 (ja) * | 2014-05-20 | 2015-06-17 | 三菱電機株式会社 | 電力用半導体装置 |
JP6249892B2 (ja) * | 2014-06-27 | 2017-12-20 | 三菱電機株式会社 | 半導体装置の製造方法 |
WO2016024445A1 (ja) | 2014-08-12 | 2016-02-18 | 富士電機株式会社 | 半導体装置 |
CN104900640A (zh) * | 2015-05-06 | 2015-09-09 | 嘉兴斯达微电子有限公司 | 一种带卡环结构外壳的功率半导体模块 |
JP6481527B2 (ja) * | 2015-06-25 | 2019-03-13 | 富士電機株式会社 | 半導体装置 |
JP6717103B2 (ja) * | 2016-08-03 | 2020-07-01 | 株式会社豊田自動織機 | 半導体モジュール |
JP6825306B2 (ja) * | 2016-11-02 | 2021-02-03 | 富士電機株式会社 | 半導体装置 |
JP7107074B2 (ja) * | 2017-12-19 | 2022-07-27 | 富士電機株式会社 | 半導体モジュール及び半導体モジュールの製造方法 |
US11037848B2 (en) | 2017-12-19 | 2021-06-15 | Fuji Electric Co., Ltd. | Semiconductor module and semiconductor module manufacturing method |
EP3518278A1 (en) | 2018-01-30 | 2019-07-31 | Infineon Technologies AG | Power semiconductor module and method for producing the same |
JP6680391B2 (ja) * | 2019-05-13 | 2020-04-15 | 富士電機株式会社 | 半導体装置、金属部材および半導体装置の製造方法 |
JP7293936B2 (ja) | 2019-07-19 | 2023-06-20 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
BE1028071B1 (de) * | 2020-02-19 | 2021-09-13 | Phoenix Contact Gmbh & Co | Elektrisches Kontaktelement |
DE102022201016A1 (de) | 2022-02-01 | 2023-08-03 | Zf Friedrichshafen Ag | Leistungsmodul für einen Stromrichter mit optimierten Signalpins |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4557804B2 (ja) * | 2005-05-31 | 2010-10-06 | 株式会社日立製作所 | 半導体装置及びその製造方法 |
-
2009
- 2009-06-04 JP JP2009134811A patent/JP5268786B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010283107A (ja) | 2010-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5268786B2 (ja) | 半導体モジュール | |
JP6602480B2 (ja) | 半導体装置 | |
JP5176507B2 (ja) | 半導体装置 | |
US9204559B2 (en) | Manufacturing method of semiconductor device and mounting jig | |
JP5388661B2 (ja) | 半導体装置およびその製造方法 | |
JPWO2012157583A1 (ja) | 半導体装置とその製造方法 | |
JP6206494B2 (ja) | 半導体装置 | |
JP6850938B1 (ja) | 半導体装置、及びリードフレーム材 | |
JP2009105267A (ja) | 半導体装置およびその製造方法 | |
US20150255444A1 (en) | Semiconductor device, method of manufacturing a semiconductor device, and positioning jig | |
JP5935374B2 (ja) | 半導体モジュールの製造方法 | |
WO2012049087A2 (en) | Semiconductor module and method of manufacturing a semiconductor module | |
EP2571053A1 (en) | Power semiconductor arrangement and method of forming thereof | |
JP5481111B2 (ja) | 半導体装置 | |
JP7055109B2 (ja) | 半導体装置 | |
JP6835658B2 (ja) | 試料保持具 | |
JP2010056244A (ja) | 半導体装置 | |
JP2009164511A (ja) | 半導体装置およびその製造方法 | |
JP5217014B2 (ja) | 電力変換装置およびその製造方法 | |
JP5145168B2 (ja) | 半導体装置 | |
JP2010129646A (ja) | パッケージ部材及び電子部品パッケージ | |
JP6235272B2 (ja) | 半導体素子搭載用基板およびそれを備えた半導体装置 | |
JP2013179256A (ja) | 半導体装置の組立治具およびその組立治具を用いた半導体装置の製造方法 | |
JP2005167045A (ja) | 電子部品及びその製造方法 | |
JP2006303086A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110927 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130205 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130409 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130507 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5268786 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |