JP5481111B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5481111B2
JP5481111B2 JP2009158114A JP2009158114A JP5481111B2 JP 5481111 B2 JP5481111 B2 JP 5481111B2 JP 2009158114 A JP2009158114 A JP 2009158114A JP 2009158114 A JP2009158114 A JP 2009158114A JP 5481111 B2 JP5481111 B2 JP 5481111B2
Authority
JP
Japan
Prior art keywords
end surface
plate portion
resin
terminal plate
mold resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009158114A
Other languages
English (en)
Other versions
JP2011014739A (ja
Inventor
康亮 池田
良 松林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2009158114A priority Critical patent/JP5481111B2/ja
Publication of JP2011014739A publication Critical patent/JP2011014739A/ja
Application granted granted Critical
Publication of JP5481111B2 publication Critical patent/JP5481111B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

この発明は、半導体装置に関する。
従来の半導体装置には、図7に示すように、ケース101内部の搭載面101aに半導体チップ102を搭載すると共に、半導体チップ102とケース101の内面に露出する接続端子103の端子面とを導電性のワイヤや接続板等の電気接続子104により電気接続し、さらに、ケース101内部に埋設用樹脂105を充填して、搭載面101a、半導体チップ102及び電気接続子104を埋設したものがある(例えば、特許文献1参照。)。ケース101の一部は、モールド樹脂106を成形して構成されており、接続端子103はモールド樹脂106によって封止されている。
そして、電気接続子104を接合させる接続端子103の端子面は、接続端子103のうち板状に形成された端子板部107の板厚方向の一端面107aからなり、その全体がモールド樹脂106から外方に露出している。一方、端子板部107の他端面107bや側面は、概ねモールド樹脂106によって覆われている。
特開2004−214294号公報
ところで、上記構成のケース101を製造する場合には、一端面107a全体が露出するように接続端子103をモールド樹脂106により封止する。この際、モールド樹脂106内にはガスが含まれているため、特に金型内においてモールド樹脂106を成形する場合には、モールド樹脂106内のガスを取り除く脱泡を実施しても、端子板部107の他端面107bとモールド樹脂106との間に上記ガスが気泡として残ることが多い。
また、上記構成の半導体装置1に対しては、急激な加熱冷却を繰り返す熱衝撃試験が実施されるが、この試験において半導体装置1を急激に加熱すると、導電性材料(金属材料)からなる端子板部107と樹脂材料であるモールド樹脂106との熱膨張係数の差に基づいて、端子板部107の側面とモールド樹脂106との間に隙間が生じる。
すなわち、樹脂材料であるモールド樹脂106の熱膨張係数は、導電性材料(金属材料)からなる端子板部107よりも低く、また、端子板部107やモールド樹脂106は、端子板部107の板厚方向よりも面方向に沿って膨張収縮し易いため、半導体装置1を急激に加熱すると端子板部107の側面とモールド樹脂106との間に大きな隙間が生じ易い。
そして、上記隙間が形成された状態では、端子板部107の他端面107bとモールド樹脂106との間の気泡が上記隙間を介して端子板部107の一端面107aと埋設用樹脂105との界面に現れる。ここで、熱衝撃試験等により気泡が膨張収縮すると、接続端子103と電気接続子104との電気接続状態が解消されてしまい、半導体装置の電気的な信頼性が低下する虞がある。
また、埋設用樹脂105がゲル状樹脂である場合には、上記気泡が高温状態でゲル状樹脂に侵入すると、ゲル状樹脂が酸化してその特性が劣化する虞がある。さらに、電気接続子104がゲル状樹脂に埋設されたワイヤである場合には、ゲル状樹脂の劣化に基づいてワイヤが断線する虞がある。具体的に説明すれば、ゲル状樹脂が酸化するとその柔軟性が増してしまい、熱衝撃試験におけるゲル状樹脂の膨張収縮の振幅が増大する。そして、ゲル状樹脂の大きな膨張収縮が繰り返されることで、ゲル状樹脂に埋設されたワイヤが断線し易くなる、すなわち、半導体装置の電気的な信頼性が低下する、という問題がある。なお、気泡がゲル状樹脂に侵入して、複数のワイヤが同一の気泡に含まれてしまう場合でも、複数のワイヤ間に放電が生じることでワイヤが断線し易くなる、という問題が生じる。
なお、従来では、ゲル状樹脂の針入度を低く(硬く)設定することで、ゲル状樹脂に対する気泡の侵入防止を図っている。しかしながら、近年の熱衝撃試験の条件は、−55℃〜150℃あるいは−65℃〜175℃と厳しくなる傾向にあり、この条件ではゲル状樹脂の針入度を低くしても気泡がゲル状樹脂に侵入する、という問題がある。
この発明は、上述した事情に鑑みたものであって、電気的な信頼性の向上を図ることが可能な半導体装置を提供することを目的とする。
この課題を解決するために、本発明の半導体装置は、半導体チップと、これを内部に収容する収容ケースと、当該収容ケースを構成するモールド樹脂に封止されると共に導電性の接続子を介して前記半導体チップに電気接続される接続端子と、前記収容ケースの内部に充填されて前記半導体チップ及び前記接続子を埋設する埋設樹脂とを備え、前記接続端子は、板状に形成されると共に板厚方向の一端面に前記接続子が接合される内部端子板部を備え、前記モールド樹脂が、前記内部端子板部の他端面及び側面全体、並びに、前記一端面の周縁を一括して覆い、前記モールド樹脂のうち前記一端面の周縁を覆う環状被覆部が、前記一端面からの厚さ寸法が前記一端面の周縁から内側に向かうにしたがって薄くなるように、断面楔形状に形成され、前記環状被覆部の内縁が、平面視多角形状に形成され、当該環状被覆部の内縁角部が、前記一端面の内側に膨出する平面視扇状に形成されていることを特徴とする。
本発明の半導体装置を急激に加熱した場合には、従来の半導体装置と同様に、導電性材料からなる内部端子板部とこれを覆うモールド樹脂との間に隙間が形成される。ここで、内部端子板部やモールド樹脂は、内部端子板部の板厚方向よりも面方向に沿って膨張収縮し易いため、内部端子板部の側面とモールド樹脂との隙間は大きくなるものの、内部端子板部の一端面とモールド樹脂との隙間は、内部端子板部の側面とモールド樹脂との隙間と比較して非常に狭くなる。このため、内部端子板部の他端面とモールド樹脂との間の気泡は、内部端子板部の側面とモールド樹脂との隙間までは容易に移動できるものの、内部端子板部の一端面とモールド樹脂との隙間を通過し難くなる。
したがって、上記気泡が内部端子板部の一端面とモールド樹脂との隙間から埋設樹脂側に侵入することを抑制することができ、例えば、半導体装置に対して熱衝撃試験が実施されても、従来のように気泡の膨張収縮に伴う内部端子板部と接続子との電気接続状態が解消されることを防止して、半導体装置の信頼性向上を図ることができる。
さらに、この半導体装置によれば、内部端子板部の一端面の周縁に位置する環状被覆部の基端部の厚さ寸法と比較して、前記一端面の周縁から内側に離れた環状被覆部の先端部の厚さ寸法が薄いため、半導体装置を急激に加熱した際に環状被覆部の先端部が厚さ方向に膨張する割合は、環状被覆部の基端部と比較して小さくなる。すなわち、半導体装置を急激に加熱した際に内部端子板部の一端面と環状被覆部の先端部との間に生じる隙間が、内部端子板部の一端面と環状被覆部の基端部との間に生じる隙間と比較して小さくなり、上記気泡が内部端子板部の一端面とモールド樹脂との隙間をさらに通過し難くなる。
また、内部端子板部の一端面とこれに連なる環状被覆部の表面との傾斜角度が鈍角となるため、埋設樹脂を充填する際に、内部端子板部の一端面と環状被覆部の表面との角部に充填不良が発生することを防止できる。
さらに、この半導体装置によれば、環状被覆部の内縁が平面視多角形状に形成されても、内縁角部の内角をより大きく形成することが可能となるため、埋設樹脂を充填する際に、この内縁角部に充填不良が発生することを防止できる。
本発明によれば、内部端子板部の他端面とモールド樹脂との間の気泡が、内部端子板部の一端面とモールド樹脂との隙間から埋設樹脂側に侵入することを抑制できるため、半導体装置の信頼性向上を図ることができる。
本発明の一実施形態に係る半導体装置を示す概略平面図である。 図1の半導体装置を示す要部拡大断面図である。 図1,2の半導体装置において、モールド樹脂から露出する内部端子板部の一端面に対するモールド樹脂の被覆状態を示す要部拡大平面図である。 図3のA−A矢視断面図である。 図3に示すモールド樹脂の被覆状態の変形例を示す概略平面図である。 図5のB−B矢視断面図である。 従来の半導体装置の一例を示す概略断面図である。
以下、図面を参照して本発明の一実施形態について説明する。
図1,2に示すように、この実施形態に係る半導体装置1は、半導体チップ2及びセラミック基板3と、これらを内部に収容する収容ケース4と、収容ケース4を構成するモールド樹脂R1に封止された複数の接続端子5と、半導体チップ2、セラミック基板3及び接続端子5を互いに電気接続させるためのワイヤ(接続子)6と、収容ケース4の内部に充填されて半導体チップ2、セラミック基板3及びワイヤ6を埋設するゲル状樹脂(埋設樹脂)R2とを備えて構成されている。
なお、モールド樹脂R1は、電気的な絶縁性及び収容ケース4としての剛性を有していればよく、例えばエポキシ樹脂やシリカ系樹脂等が挙げられる。また、ゲル状樹脂R2は、電気的な絶縁性を有する高分子ゲルであればよく、その具体例としては、シリコーンゲル等が挙げられる。
収容ケース4は、上面11aにセラミック基板3及び半導体チップ2を順番に積層する平面視矩形板状の底壁板部11と、底壁板部11の上面11aの周縁から上方に延びて平面視矩形環状に形成された周壁部12とを備えた箱型に形成されている。なお、前述した収容ケース4の内部とは、周壁部12によって囲繞される空間部分を示している。
そして、収容ケース4の底壁板部11は半導体チップ2において生じる熱を外方に放熱させる放熱板であり、収容ケース4の周壁部12はモールド樹脂R1によって構成されている。すなわち、底壁板部11と周壁部12とは別個の部材によって構成されている。
底壁板部11をなす放熱板は、例えば、銅(Cu)、タングステン、モリブデン等のように、放熱性の高い材料によって形成されていればよいが、これに加えて例えばNiメッキを施したものでもよい。
モールド樹脂R1からなる周壁部12は、底壁板部11の上面11aの周縁よりも外側に延出するように形成されており、周壁部12の延出部分には、底壁板部11側に面する下端面12bから突出して底壁板部11を囲繞する平面視矩形環状の囲繞壁部13が一体に形成されている。この囲繞壁部13は、その内縁形状が底壁板部11の平面視形状に対応していることで、周壁部12に対する底壁板部11の位置決めを容易としている。
また、底壁板部11側に位置する周壁部12の下端面12b側には、周壁部12の内周面12cから内側に突出する段差部14が一体に形成されている。この段差部14は、周壁部12の下端面12bと同一平面をなす下側段差面14bと、底壁板部11の上面11aの上方に位置して、周壁部12の上端面12aよりも高さ位置が低い上側段差面14aとを有している。なお、この段差部14は、周壁部12の内周面12cの周方向全体にわたって平面視環状に形成され、その内縁形状が平面視矩形状に形成されている。
各接続端子5は、導電性部材を断面視L字状に屈曲させて形成されている。そして、接続端子5のうち屈曲部分の一方側は、周壁部12内において上方に延びるように配されると共に、その先端部分が周壁部12の上端面12a上に突出する外部端子部21をなしている。また、接続端子5のうち屈曲部分の他方側は、周壁部12内から段差部14内に入り込むように延びて配され、半導体チップ2やセラミック基板3に電気接続するための内部端子板部22をなしている。
内部端子板部22は、図2〜4に示すように、その板厚方向の一端面22aが段差部14の上側段差面14aから露出しており、この一端面22aにワイヤ6が接合されている。そして、周壁部12の内周面12c及び段差部14の上側段差面14aをなすモールド樹脂R1は、この内部端子板部22の他端面22b及び側面22c全体、並びに一端面22aの周縁を一括して覆っている。
さらに詳述すれば、モールド樹脂R1のうち内部端子板部22の一端面22aの周縁を覆う環状被覆部15は、一端面22aからの厚さ寸法が一端面22aの周縁側から内側に向かうにしたがって次第に薄くなるように、断面楔形状に形成されている。これにより、段差部14の上側段差面14aと内部端子板部22の一端面22aの露出部分とが、環状被覆部15の各辺の傾斜面(表面)15aによって連なっている。
なお、環状被覆部15の断面楔形状は、例えば内部端子板部22の一端面22aの周縁から内側のみに形成されてもよいが、図示例のように、一端面22aの周縁の外側まで延びるように形成されていることがより好ましい。
図1,2に示すように、セラミック基板3は、電気的な絶縁性を有する平面視矩形状のセラミック板31の表面及び裏面に、導電性を有する配線パターン32,33,34を形成して構成されている。ここで、セラミック板31の表面には複数(図示例では2つ)の配線パターン32,33が形成されているが、これらは互いに電気的に絶縁されている。
以上のように構成されるセラミック基板3は、段差部14の内縁との間に隙間が形成されるように底壁板部11の上面11aに配され、半田(不図示)を介してセラミック板31の裏面に形成された第三配線パターン34を底壁板部11の上面11aに接合することで底壁板部11に固定されている。なお、図示例において、底壁板部11の上面11aに対するセラミック基板3の高さ寸法は、段差部14の高さ寸法よりも低く設定されているが、これに限ることは無く、例えば段差部14の高さ寸法以上に設定されてもよい。
半導体チップ2は、半田(不図示)を介してセラミック板31の表面に形成された第一配線パターン32に接合されることでセラミック基板3に固定されている。この状態においては、半導体チップ2が第一配線パターン32に電気接続され、また、セラミック板31によって底壁板部11と電気的に絶縁されている。
ワイヤ6には、半導体チップ2と各接続端子5とを直接電気接続するものと、第一配線パターン32や第二配線パターン33を介して半導体チップ2と接続端子5とを電気接続するものとがある。また、第一、第二配線パターン32,33と一部の接続端子5との間、あるいは、半導体チップ2と第二配線パターン33との間には、複数のワイヤ6Aが平行するように配列されている。これら複数のワイヤ6Aは、ゲル状樹脂R2内に埋設された状態で隣り合うワイヤ6A間において放電が発生しない程度の間隔をあけて配されている。
以上のように構成された半導体装置1を急激に加熱した場合には、内部端子板部22とこれを覆うモールド樹脂R1との間に隙間が形成される。ここで、内部端子板部22やこれを覆うモールド樹脂R1は、内部端子板部22の板厚方向よりも面方向に沿って膨張収縮し易いため、内部端子板部22の側面22cとモールド樹脂R1との隙間は大きくなるものの、内部端子板部22の一端面22aと環状被覆部15をなすモールド樹脂R1との隙間は、内部端子板部22の側面22cとモールド樹脂R1との隙間と比較して非常に狭くなる。
特に、断面楔形状に形成された環状被覆部15では、内部端子板部22の一端面22aの周縁に位置する環状被覆部15の基端部の厚さ寸法と比較して、一端面22aの周縁から内側に離れた環状被覆部15の先端部の厚さ寸法が薄くなるため、半導体装置1を急激に加熱した際に環状被覆部15の先端部が厚さ方向に膨張する割合は、環状被覆部15の基端部と比較して小さくなる。したがって、半導体装置1を急激に加熱した際に内部端子板部22の一端面22aと環状被覆部15の先端部との間に生じる隙間は、一端面22aと環状被覆部15の基端部との間に生じる隙間と比較してさらに小さくなる。
このため、内部端子板部22の他端面22bとモールド樹脂R1との間の気泡は、内部端子板部22の側面22cとモールド樹脂R1との隙間までは容易に移動できるものの、内部端子板部22の一端面22aと環状被覆部15との隙間、特に、内部端子板部22の一端面22aと環状被覆部15の先端部との隙間を通過し難くなる。すなわち、上記気泡が内部端子板部22の一端面22aとモールド樹脂R1との隙間からゲル状樹脂R2側に侵入することを抑制することができる。
したがって、上記構成の半導体装置1によれば、上記気泡に起因する半導体装置1の電気的な信頼性低下を防ぐことができる。
具体的には、内部端子板部22の一端面22aとゲル状樹脂R2との界面に気泡が現れることが無いため、例えば、内部端子板部22の一端面22aとワイヤ6との接合状態が解消されることを防止できる。また、例えば、気泡によるゲル状樹脂R2の特性劣化に基づいてワイヤ6が断線することも防止できる。さらに、第一、第二配線パターン32,33と一部の接続端子5との間や、半導体チップ2と第二配線パターン33との間にそれぞれ複数配列されたワイヤ6A同士の間隔が狭くても、隣り合うワイヤ6が同一の気泡に含まれることは無いため、隣り合うワイヤ6間において放電が生じてワイヤ6が断線することも防止できる。
すなわち、本実施形態の半導体装置1によれば、電気的な信頼性向上を図ることができる。
また、本実施形態の半導体装置1によれば、内部端子板部22の一端面22aとこれに連なる環状被覆部15の傾斜面15aとの傾斜角度が鈍角となるため、ゲル状樹脂R2を充填する際に、内部端子板部22の一端面22aと環状被覆部15の傾斜面15aとの角部に充填不良が発生することを防止できる。
なお、上記実施形態において、内部端子板部22の一端面22aの周縁を覆う環状被覆部15の内縁は平面視矩形状に形成されているが、この場合には、例えば図5,6に示すように、環状被覆部15の内縁角部を、一端面22aの内側に膨出する平面視扇状に形成することがより好ましい。なお、図示例においては、内縁角部の膨出部分16が、環状被覆部15の各辺の傾斜面15aに倣う円錐状に形成され、その円錐面16aが前記傾斜面15aに連なるように形成されている。
この構成によれば、環状被覆部15の内縁角部の内角をより大きく形成することが可能となるため、ゲル状樹脂R2を充填する際に、内縁角部に充填不良が発生することを防止できる。特に、環状被覆部15の内縁角部が、2つの傾斜面15aによって画成されたり、一端面22a及び2つの傾斜面15aによって画成されたりする図3に示す構成と比較して、ゲル状樹脂R2の充填不良をより確実に防止できる。
また、内部端子板部22の一端面22aの周縁を覆う環状被覆部15は、その厚さ寸法が変化する断面楔形状に形成されていなくてもよく、例えば厚さ寸法が一定となるように形成されても構わない。
この構成でも、上記実施形態の場合と同様に、内部端子板部22の他端面22bとモールド樹脂R1との間の気泡は、内部端子板部22の一端面22aと環状被覆部15との隙間を通過し難いため、一端面22aと環状被覆部15との隙間からゲル状樹脂R2側に侵入することを抑制できる。
さらに、環状被覆部15の内縁は平面視矩形状に形成されるとしたが、任意の平面視形状に形成されていてよい。ただし、環状被覆部15の内縁が平面視多角形状に形成されている場合には、前述したように、環状被覆部15の内縁角部を、内部端子板部22の一端面22aの内側に膨出する平面視扇状に形成することがより好ましい。
また、半導体チップ2やセラミック基板3、内部端子板部22を互いに電気接続させる接続子は、ワイヤ6に限らず、例えば導電性を有する板状の接続板によって構成されてもよい。なお、ワイヤ6を接合させる半導体チップ2やセラミック基板3の表面、内部端子板部22の一端面22aの高さ位置が異なる等している場合には、接続板の中途部を適宜屈曲させることで、接続板の各端部を半導体チップ2やセラミック基板3の表面、内部端子板部22の一端面22aにそれぞれ接合することができる。
さらに、接続端子5は、導電性部材を断面視L字状に屈曲させて形成されるとしたが、少なくとも内部端子板部22を備えていればよい。したがって、接続端子5は、例えば屈曲部分のない平板状に形成されると共に、その一部が周壁部12の側部から収容ケース4の外側に突出するようにモールド樹脂R1に封止されていてもよい。
また、収容ケース4の底壁板部11は、放熱板によって構成されるとしたが、半導体チップ2の放熱を考慮しない場合には、例えば周壁部12と同様のモールド樹脂R1によって周壁部12と一体に構成されてもよい。
さらに、上記実施形態においては、セラミック基板3を収容ケース4とは別個の構成として記載したが、例えばセラミック基板3は収容ケース4の構成に含まれていてもよい。また、半導体チップ2は、セラミック基板3を介して収容ケース4の底壁板部11の上面11a上に配されるとしたが、例えば底壁板部11の上面11aに直接固定されてもよい。ただし、底壁板部11が導電性を有する場合には、半導体チップ2と底壁板部11とを電気的な絶縁性を有する接着剤等により固定することがより好ましい。
さらに、半導体チップ2、セラミック基板3及びワイヤ6を埋設する埋設樹脂は、ゲル状樹脂R2に限らず、エポキシ樹脂等のように、少なくとも電気的な絶縁性を有すると共に、半導体チップ2、セラミック基板3及びワイヤ6を収容ケース4内に配置した後に収容ケース4内に流し込むことが可能な樹脂であればよい。
以上、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
1 半導体装置
2 半導体チップ
4 収容ケース
5 接続端子
6 ワイヤ(接続子)
15 環状被覆部
15a 傾斜面
16 膨出部分
16a 円錐面
22 内部端子板部
22a 一端面
22b 他端面
22c 側面
R1 モールド樹脂
R2 ゲル状樹脂(埋設樹脂)

Claims (1)

  1. 半導体チップと、これを内部に収容する収容ケースと、当該収容ケースを構成するモールド樹脂に封止されると共に導電性の接続子を介して前記半導体チップに電気接続される接続端子と、前記収容ケースの内部に充填されて前記半導体チップ及び前記接続子を埋設する埋設樹脂とを備え、
    前記接続端子は、板状に形成されると共に板厚方向の一端面に前記接続子が接合される内部端子板部を備え、
    前記モールド樹脂が、前記内部端子板部の他端面及び側面全体、並びに、前記一端面の周縁を一括して覆い、
    前記モールド樹脂のうち前記一端面の周縁を覆う環状被覆部が、前記一端面からの厚さ寸法が前記一端面の周縁から内側に向かうにしたがって薄くなるように、断面楔形状に形成され、
    前記環状被覆部の内縁が、平面視多角形状に形成され、
    当該環状被覆部の内縁角部が、前記一端面の内側に膨出する平面視扇状に形成されていることを特徴とする半導体装置。
JP2009158114A 2009-07-02 2009-07-02 半導体装置 Active JP5481111B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009158114A JP5481111B2 (ja) 2009-07-02 2009-07-02 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009158114A JP5481111B2 (ja) 2009-07-02 2009-07-02 半導体装置

Publications (2)

Publication Number Publication Date
JP2011014739A JP2011014739A (ja) 2011-01-20
JP5481111B2 true JP5481111B2 (ja) 2014-04-23

Family

ID=43593343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009158114A Active JP5481111B2 (ja) 2009-07-02 2009-07-02 半導体装置

Country Status (1)

Country Link
JP (1) JP5481111B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6413709B2 (ja) * 2014-12-02 2018-10-31 富士電機株式会社 半導体装置およびその製造方法
WO2018096656A1 (ja) * 2016-11-25 2018-05-31 三菱電機株式会社 半導体装置
JP6874452B2 (ja) * 2017-03-21 2021-05-19 住友電気工業株式会社 半導体モジュール
JP7183551B2 (ja) 2018-03-15 2022-12-06 富士電機株式会社 半導体装置
JP7318238B2 (ja) 2019-03-11 2023-08-01 富士電機株式会社 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19829197C2 (de) * 1998-06-30 2002-06-20 Siemens Ag Strahlungsaussendendes und/oder -empfangendes Bauelement
EP2109157B1 (en) * 2006-12-28 2018-11-28 Nichia Corporation Light emitting device and method for manufacturing the same
JP2008218764A (ja) * 2007-03-06 2008-09-18 Toyoda Gosei Co Ltd 発光装置

Also Published As

Publication number Publication date
JP2011014739A (ja) 2011-01-20

Similar Documents

Publication Publication Date Title
JP6193510B2 (ja) リードフレーム、半導体装置、リードフレームの製造方法、および半導体装置の製造方法
JP5268786B2 (ja) 半導体モジュール
JP5481111B2 (ja) 半導体装置
JP5098301B2 (ja) 電力用半導体装置
JP6012533B2 (ja) 電力用半導体装置
JP6806024B2 (ja) 半導体装置
US20140001613A1 (en) Semiconductor package
JP6363825B2 (ja) 半導体装置及びリードフレーム
JP6813259B2 (ja) 半導体装置
JP2020098885A (ja) 半導体装置
JP5409344B2 (ja) 半導体装置および半導体装置の製造方法
JP6093093B2 (ja) 半導体モジュール
US9455208B2 (en) Semiconductor device
JP2009252894A (ja) 半導体装置
JP2018117071A (ja) 半導体装置およびその製造方法
CN111900134A (zh) 功率半导体模块装置及其制造方法
JP5518509B2 (ja) 半導体装置
JP5273265B2 (ja) 電力用半導体装置
JP5793295B2 (ja) 半導体装置
JP2010056244A (ja) 半導体装置
US9953890B2 (en) Semiconductor device
JP5124329B2 (ja) 半導体装置
JP4172782B2 (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP5037398B2 (ja) 半導体装置
JP5064938B2 (ja) 半導体素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120425

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130312

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130408

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140217

R150 Certificate of patent or registration of utility model

Ref document number: 5481111

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150