JPH11158448A - 導電性接着剤およびこれを用いた電子部品 - Google Patents

導電性接着剤およびこれを用いた電子部品

Info

Publication number
JPH11158448A
JPH11158448A JP9328633A JP32863397A JPH11158448A JP H11158448 A JPH11158448 A JP H11158448A JP 9328633 A JP9328633 A JP 9328633A JP 32863397 A JP32863397 A JP 32863397A JP H11158448 A JPH11158448 A JP H11158448A
Authority
JP
Japan
Prior art keywords
conductive adhesive
semiconductor chip
lead frame
spacer
silver paste
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP9328633A
Other languages
English (en)
Inventor
Seiichi Yatsugayo
聖一 八ヶ代
Tetsuo Yamashita
哲生 山下
Shinsaku Makimoto
晋作 牧元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP9328633A priority Critical patent/JPH11158448A/ja
Publication of JPH11158448A publication Critical patent/JPH11158448A/ja
Abandoned legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8314—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】 【課題】 半導体集積回路の形成された半導体チップと
リードフレームとを導電性接着剤で接着する際の、半導
体チップとリードフレームとの間隔を所定間隔とするこ
とができる導電性接着剤およびこれを用いた半導体装置
を提供する。 【解決手段】 銀粉末とエポキシ樹脂と半導体チップと
リードフレームとの間隔を所定間隔Ｓとするためのスペ
ーサとしての、直径Ｄが所定間隔Ｓと略等しい球形状の
樹脂ビーズ１０ａ等を配合した導電性接着剤である樹脂
ビーズ入り銀ペースト１０を用いて、リードフレーム１
のダイパッド部２に半導体チップ５をダイボンディング
する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は導電性接着剤および
これを用いた電子部品に関し、さらに詳しくは、半導体
集積回路の形成された半導体チップのような、電子回路
等の形成された主要部材と、リードフレームのような、
配線等の形成された支持部材とを接着する導電性接着剤
と、この導電性接着剤を用いて作製される半導体装置等
の電子部品に関する。
【０００２】
【従来の技術】導電性接着剤は、半導体集積回路の形成
された半導体チップのような、電子回路等の形成された
主要部材を、リードフレームのような、配線等の形成さ
れた支持部材に貼り付ける工程に用いられる。ここで
は、電子回路等の形成された主要部材を半導体集積回路
の形成された半導体チップとし、配線等の形成された支
持部材をリードフレームとした場合の、半導体チップと
リードフレームとを接着する従来の導電性接着剤と、こ
の導電性接着剤を用いて作製される電子部品の一つとし
ての半導体装置を、図３〜図５を参照して説明する。
【０００３】まず、導電性接着剤は、エポキシ樹脂等に
金属粉末を配合したもので、導電性と接着性を兼ね備え
ているもので、通常加熱処理により導電性接着剤を硬化
することで接着の強化を行うものである。この様な導電
性接着剤として、一般的に使用されているものは、エポ
キシ樹脂に銀粉末を配合した導電性接着剤で、銀ペース
トと言われるものである。
【０００４】次に、この銀ペーストを用いて、半導体チ
ップとリードフレームとを貼り付けるダイボンディング
工程を経て作製される半導体装置を、図３を参照して説
明する。まず、銀ペースト付着装置を用いて、図３
（ａ）に示すように、リードフレーム１のダイパッド部
２面上の複数箇所にドット状の銀ペースト４を略等間隔
で付着させる。
【０００５】次に、図３（ｂ）に示すように、半導体チ
ップ５を吸着して保持する吸着保持具、所謂コレット６
を用いて、半導体チップ５を吸着保持し、その後コレッ
ト６をリードフレーム１のダイパッド部２の上方に持っ
てゆき、更にその後コレット６に所定の加重を加えるこ
とで、半導体チップ５をドット状の銀ペースト４の付着
したダイパッド部２に押し付けてゆく。この過程で、ダ
イパッド部２面上の複数箇所に付着した銀ペースト４
は、押し潰されながら広がって、ダイパッド部２と半導
体チップ５の間に略均一な膜厚で分布した状態となる。
【０００６】次に、半導体チップ５が貼り付けられたリ
ードフレーム１を、加熱処理装置に入れ、例えば１６０
℃、９０ｍｉｎ程度の熱処理を行い、銀ペースト４を硬
化させる、所謂銀ペースト４のキュア処理を行って、半
導体チップ５とリードフレーム１との接着を強化させ
る。図３（ｃ）は、このキュア処理をしたことで、半導
体チップ５がリードフレーム１にダイボンディングされ
た状態である。
【０００７】なお、半導体チップ５がダイボンディング
されたリードフレーム１は、その後、半導体チップ５の
ボンディングパッド部とリードフレーム１のリード部３
をＡｕ線等で結線する、ワイヤボンディングが行われ、
その後半導体チップ５部を樹脂封止し、更にリード部３
を切断して、リードフレーム１より樹脂封止した半導体
チップ５部を分離することで、パッケージされた半導体
装置が出来上がる。
【０００８】上述した従来の銀ペースト４を用いて、半
導体チップ５をリードフレーム１に貼り付けるダイボン
ディング工程を経て作製される半導体装置においては、
半導体チップ５をリードフレーム１のダイパッド部２に
貼り付ける際に、コレット６の加重自体の変動や加重の
場所的な変動により、図４に示すように、半導体チップ
５とダイパッド部２間の銀ペースト４の膜厚が変動する
虞がある。ここで、図４（ａ）は加重の場所的な変動は
ないが、加重自体が所定の加重より大きくなった場合
で、銀ペースト４の膜厚が薄くなったものである。ま
た、図４（ｂ）は、加重の場所的な変動はないが、加重
自体が所定の加重より少なくなった場合で、銀ペースト
４の膜厚が厚くなったものである。図４（ｃ）は、加重
自体は所定の加重であるが、加重の場所的な変動によ
り、銀ペースト４の膜厚が不均一となったものである。
【０００９】図４（ａ）、（ｂ）、（ｃ）に示すような
状態で、半導体チップ５がリードフレーム１のダイパッ
ド部２に貼り付けられてキュア処理がなされると、キュ
ア処理時に銀ペースト４が硬化し、このキュア処理温度
で伸びた半導体チップ５の下面やキュア処理温度で伸び
たダイパッド部２の上面に強固に接着した状態となり、
キュア処理が終了して、温度が室温状態に戻ると、半導
体チップ５とリードフレーム１のダイパッド部２の線膨
張係数の差（通常リードフレーム１の方が半導体チップ
５より線膨張係数が大きい）によって、半導体チップ５
には、破線の矢印で図４（ａ）、（ｂ）、（ｃ）に示し
たような応力（この場合は圧縮応力）が加わる。この半
導体チップ５に加わる圧縮応力は、銀ペースト４が応力
の緩衝膜として働くので、銀ペースト４が厚いほど小さ
くなる。図４（ａ）、（ｂ）、（ｃ）に示した破線の矢
印の長さは、銀ペースト４の膜厚に応じた、圧縮応力の
大きさを表している。
【００１０】銀ペースト４の膜厚が薄くなって、半導体
チップ５に加わる圧縮応力が大きい、例えば図４（ａ）
の場合は、半導体チップ５の底部近傍でクラックが発生
する虞がある。図５は、ダイボンディング後に、半導体
チップ５の底部近傍にクラックの発生した状態を示した
ものである。この図５の例は、半導体集積回路が多数形
成された半導体ウェハをダイアモンドカッタで下面付近
までカッテングした後に、機械的な力を加えて、個々の
半導体集積回路、即ち半導体チップ５にしたものを、リ
ードフレーム１のダイパッド部２上にダイボンディング
したもので、ダイアモンドカッタでカッテングした、略
垂直の半導体チップ５側壁の下方部分において、クラッ
クが入ったものである。このクラックが発生すると、半
導体チップ５の上部が離反したり、離反しなくれも電気
的な接続不良を起こすという問題がある。
【００１１】一方、図４（ｂ）のように銀ペースト４の
膜厚が厚すぎると、ダイボンディング後の半導体チップ
５とダイパッド部２との接着強度が悪いという問題が発
生する。また、銀ペースト４の膜厚が、図４（ｃ）に示
すように不均一となったり、図４（ａ）、（ｂ）のよう
に所定の膜厚とならない場合は、リードフレーム１のリ
ード部３表面位置と半導体チップ５表面位置の垂直方向
の距離が一定とならないために、後工程のワイヤボンデ
ィング工程において、半導体チップ５のボンディングパ
ッド部へのワイヤボンディング時の加重が一定となら
ず、ワイヤボンディング不良を発生させる虞がある。
【００１２】上述したように、従来の銀ペースト４を用
いた、半導体チップ５のリードフレーム１へのダイボン
ディングにおいては、半導体チップ５とリードフレーム
１のダイパッド部２との間の銀ペースト４の膜厚を一定
とすることが困難なため、半導体チップ５のクラック
や、後工程のワイヤボンディング工程でワイヤボンディ
ング不良を発生させるという問題がある。
【００１３】
【発明が解決しようとする課題】上記従来の導電性接着
剤を用いて、半導体集積回路が形成された半導体チップ
をリードフレームに貼り付けるダイボンディング工程を
経て作製される半導体装置における、ダイボンディング
においては、半導体チップとリードフレームのダイパッ
ド部間の導電性接着剤の膜厚変動を抑えることが困難で
あり、この導電性接着剤の膜厚変動により、半導体装置
の作製上での、上述したような問題があった。本発明
は、上記事情を考慮してなされたものであり、その目的
は、半導体集積回路の形成された半導体チップのよう
な、電子回路等の形成された主要部材と、リードフレー
ムのような、配線等の形成された支持部材とを導電性接
着剤で接着する際の、主要部材と支持部材間の導電性接
着剤の膜厚を所定膜厚とすることができる導電性接着剤
およびこれを用いた電子部品を提供することにある。
【００１４】
【課題を解決するための手段】本発明の導電性接着剤お
よびこれを用いた電子部品は、上述の課題を解決するた
めに提案するものであり、本発明の導電性接着剤は、少
なくとも、金属粉末と、接着用樹脂と、電子回路の形成
された主要部材と配線の形成された支持部材を接着した
時の、主要部材と支持部材との間隔を所定間隔とするた
めのスペーサとを配合したことを特徴とするものであ
る。
【００１５】また、本発明の導電性接着剤を用いた電子
部品は、上述した導電性接着剤を用いて、電子回路の形
成された主要部材と配線の形成された支持部材とが接着
されていることを特徴とするものである。
【００１６】本発明によれば、上述の如き導電性接着剤
を用いることで、電子回路の形成された主要部材と配線
の形成された支持部材とを有して構成される電子部品
の、主要部材と支持部材を接着した時の、導電性接着剤
の膜厚が所定膜厚になって主要部材と支持部材との間隔
を所定間隔にすることができる。従って、導電性接着剤
の接着強化のキュア処理終了後の、主要部材と支持部材
との線膨張係数の違いに起因する、主要部材への応力が
所定応力以下で、接着強度が所定の強度以上の接着が可
能で、しかも主要部材の表面位置と、支持部材の表面位
置との位置関係が略一定となるために、応力による主要
部材の破損や電気回路の特性変動発生問題、接着強度の
不良による主要部材と支持部材の離反問題および上述し
た位置関係のばらつきによる後続工程での問題等の発生
を抑制することができる。従って、上述した導電性接着
剤を用いた電子部品の製造歩留の向上、および電子部品
の信頼性の向上が可能となる。
【００１７】
【発明の実施の形態】以下、本発明の具体的実施の形態
例につき、添付図面を参照して説明する。なお従来技術
の説明で参照した図３中の構成部分と同様の構成部分に
は、同一の参照符号を付すものとする。
【００１８】本実施の形態例は、導電性接着剤と、この
導電性接着剤を用いて作製される電子部品の一つとして
の半導体装置に本発明を適用した例であり、これを図１
および図２を参照して説明する。まず、本発明の導電性
接着剤について説明する。本発明の導電性接着剤は、金
属粉末、例えば銀粉末と、接着用樹脂、例えばエポキシ
樹脂等が配合された従来例と同様な導電性接着剤、所謂
銀ペーストに、電子回路の形成された主要部材である半
導体チップと、配線の形成された支持部材であるリード
フレームとを接着した時の、半導体チップとリードフレ
ームとの間隔を所定間隔とするためのスペーサを配合さ
せた導電性接着剤である。
【００１９】上述したスペーサは合成樹脂製、例えばジ
ビニルベンゼン共重合体を主成分とする合成樹脂製で、
形状が球形状となっている、所謂樹脂ビーズである。こ
の樹脂ビーズの大きさ、即ち樹脂ビーズの直径Ｄは、半
導体チップとリードフレームとの間の導電性接着剤の膜
厚を所定の膜厚にしようとする時、即ち半導体チップと
リードフレームとの間隔を所定間隔Ｓとしようとする
時、Ｄ≒Ｓとする。例えば、半導体チップとリードフレ
ームとの所定間隔Ｓを、後述する熱処理工程による応力
の影響、および接着強度等を考慮して、約２０μｍとし
ようとする時には、樹脂ビーズの直径Ｄを約２０μｍと
する。
【００２０】なお、上述した例では、スペーサを球形状
の樹脂、所謂樹脂ビーズとしたが、スペーサを円柱形状
の樹脂として、この円柱形状の樹脂の直径Ｄを所定間隔
Ｓと略等しくし、円柱形状の樹脂の長さＬを円柱形状の
樹脂の直径Ｄの２〜５倍程度にしたものでもよい。
【００２１】上述した樹脂ビーズは、銀ペースト中に略
均一に配合されていて、樹脂ビーズの含有量Ｗとして
は、０．０５重量％≦Ｗ≦５重量％程度とする。この樹
脂ビーズの含有量Ｗは、半導体チップとリードフレーム
を接着する際に、半導体チップの面積の１ｍｍ2 当たり
に接する樹脂ビーズの数が約数個〜約数百個に相当する
ものである。
【００２２】次に、上述したスペーサとしての樹脂ビー
ズが配合された銀ペースト、即ち樹脂ビーズ入り銀ペー
ストを用いた、半導体チップのリードフレームへのダイ
ボンディング工程を経て作製される半導体装置について
説明する。まず、銀ペースト付着装置を用いて、図１
（ａ）に示すように、リードフレーム１のダイパッド部
２面上の複数箇所にドット状の樹脂ビーズ入り銀ペース
ト１０を略等間隔で付着させる。
【００２３】次に、図１（ｂ）に示すように、半導体チ
ップ５を吸着して保持する吸着保持具、所謂コレット６
を用いて、半導体チップ５を吸着保持し、その後コレッ
ト６をリードフレーム１のダイパッド部２の上方に持っ
てゆき、更にその後コレット６に所定の加重を加えるこ
とで、半導体チップ５をドット状の樹脂ビーズ入り銀ペ
ースト１０の付着したダイパッド部２に押し付けてゆ
く。この過程で、ダイパッド部２面上の複数箇所に付着
した樹脂ビーズ入り銀ペースト１０は、押し潰されなが
ら広がって、ダイパッド部２と半導体チップ５の間に略
均一な膜厚で分布した状態となる。
【００２４】この樹脂ビーズ入り銀ペースト１０が押し
潰されながら広がる際に、樹脂ビーズ入り銀ペースト１
０中にある、スペーサとしての直径Ｄの複数個数の樹脂
ビーズの存在により、半導体チップ５とリードフレーム
１との間隔はスペーサとしての樹脂ビーズの直径Ｄで制
限される状態となり、樹脂ビーズ入り銀ペースト１０の
膜厚は、略均一膜厚で、樹脂ビーズの直径Ｄと略等しく
なる。従って半導体チップ５とリードフレーム１との間
隔が、樹脂ビーズの直径Ｄと略等しい所定間隔Ｓを保持
した状態となる。
【００２５】次に、半導体チップ５が貼り付けられたリ
ードフレーム１を、加熱処理装置に入れ、例えば１６０
℃、９０ｍｉｎ程度の熱処理を行い、樹脂ビーズ入り銀
ペースト１０を硬化させる、所謂キュア処理を行って、
半導体チップ５とリードフレーム１との接着を強化させ
る。図１（ｃ）は、このキュア処理終了後の、半導体チ
ップ５がリードフレーム１にダイボンディングされた状
態である。
【００２６】図２は、図１（ｃ）を拡大した図で、リー
ドフレーム１のダイパッド部２と半導体チップ５との間
隔が、樹脂ビーズ入り銀ペースト１０の樹脂ビーズ１０
ａの直径Ｄに略等しい、略均一な膜厚を挟んで、リード
フレーム１のダイパッド部２と半導体チップ５との間隔
が所定間隔Ｓとなった状態を示したものである。
【００２７】なお、半導体チップ５がダイボンディング
されたリードフレーム１は、その後、半導体チップ５の
ボンディングパッド部とリードフレーム１のリード部３
をＡｕ線等で結線する、ワイヤボンディングが行われ、
その後半導体チップ５部を樹脂封止し、更にリード部３
を切断して、リードフレーム１より樹脂封止した半導体
チップ５部を分離することで、パッケージされた半導体
装置が出来上がる。
【００２８】上述した樹脂ビーズ入り銀ペースト１０お
よびこれを用いた半導体装置は、樹脂ビーズ入り銀ペー
スト１０中のスペーサとしての樹脂ビーズ１０ａの存在
により、半導体チップ５とリードフレーム１のダイパッ
ド部２を接着した時の、半導体チップ５とリードフレー
ム１のダイパッド部２との間隔を樹脂ビーズ１０ａの直
径Ｄに略等しい所定間隔Ｓにすることができる。従っ
て、樹脂ビーズ入り銀ペースト１０の接着強化のキュア
処理終了後の、半導体チップ５とリードフレーム１との
線膨張係数の違いに起因する、半導体チップ５への圧縮
応力が所定応力以下で、接着強度が所定の強度以上の接
着が可能で、しかも半導体チップ５の表面位置と、リー
ドフレーム１の表面位置との位置関係が略一定となるた
めに、応力による半導体チップ５の破損や半導体集積回
路の特性変動発生問題、接着強度の不良による半導体チ
ップ５とリードフレーム１の離反問題および上述した位
置関係のばらつきによる、後続工程であるワイヤボンデ
ィング工程でのボンディング不良問題等の発生を抑制す
ることができる。
【００２９】以上、本発明を実施の形態例により説明し
たが、本発明はこの実施の形態例に何ら限定されるもの
ではない。例えば、本発明の実施の形態例では、導電性
接着剤の金属粉末を銀粉末として説明したが、金粉末や
その他の金属粉末であってもよい。また、本発明の実施
の形態例では、導電性接着剤の接着用樹脂をエポキシ樹
脂として説明したが、エポキシ樹脂以外の接着用樹脂を
用いてもよい。更に、本発明の実施の形態例では、電子
部品を半導体装置として説明したが、電子回路の形成さ
れた主要部材への応力を抑制したい電子部品や、主要部
材の表面位置と配線の形成された支持部材の表面位置と
の位置関係を略一定としたい電子部品等であってもよ
い。
【００３０】
【発明の効果】以上の説明から明らかなように、本発明
の導電性接着剤およびこれを用いた電子部品は、スペー
サの配合された導電性接着剤を用いることで、電子回路
の形成された主要部材と配線の形成された支持部材とを
有して構成される電子部品の、主要部材と支持部材を接
着した時の、導電性接着剤の膜厚が所定膜厚になって主
要部材と支持部材との間隔を所定間隔にすることができ
る。従って、導電性接着剤の接着強化のキュア処理終了
後の、主要部材と支持部材との線膨張係数の違いに起因
する、主要部材への応力が所定応力以下で、接着強度が
所定の強度以上の接着が可能で、しかも主要部材の表面
位置と、支持部材の表面位置との位置関係が略一定とな
るために、応力による主要部材の破損や電気回路の特性
変動発生問題、接着強度の不良による主要部材と支持部
材の離反問題および上述した位置関係のばらつきによる
後続工程での問題等の発生を抑制することができる。従
って、上述した導電性接着剤を用いた電子部品の製造歩
留の向上、および電子部品の信頼性の向上が可能とな
る。
【図面の簡単な説明】
【図１】本発明の樹脂ビーズ入り銀ペーストを用いた半
導体装置のダイボンディング工程を説明するための図
で、（ａ）はリードフレームのダイパッド部上にドット
状の樹脂ビーズ入り銀ペーストを付着させた状態、
（ｂ）はコレットで保持した半導体チップをダイパッド
部に押し付けて、樹脂ビーズ入り銀ペーストを押し潰し
ながら広げた状態、（ｃ）はキュア処理を行って、半導
体チップをダイパッド部に接着した状態である。
【図２】図１（ｃ）の拡大図である。
【図３】従来の銀ペーストを用いた半導体装置のダイボ
ンディング工程を説明するための図で、（ａ）はリード
フレームのダイパッド部上にドット状の銀ペーストを付
着させた状態、（ｂ）はコレットで保持した半導体チッ
プをダイパッド部に押し付けて、銀ペーストを押し潰し
ながら広げた状態、（ｃ）はキュア処理を行って、半導
体チップをダイパッド部に接着した状態である。
【図４】従来の銀ペーストを用いた時の、半導体チップ
とリードフレームのダイパッド部間の銀ペーストの膜厚
の変動を説明するための図で、（ａ）は加重の場所的な
変動はないが、加重自体が所定の加重より大きくなった
場合の銀ペーストの状態、（ｂ）は加重の場所的な変動
はないが、加重自体が所定の加重より少なくなった場合
の銀ペーストの状態、（ｃ）は加重自体は所定の加重で
あるが、加重の場所的な変動のある場合の銀ペーストの
状態である。
【図５】従来の銀ペーストを用いた時に加重自体が所定
の加重より大きくなって、銀ペーストが薄くなり、キュ
ア処理後の半導体チップの底部にクラックが発生した状
態を説明するための図である。
【符号の説明】
１…リードフレーム、２…ダイパッド部、３…リード
部、４…銀ペースト、５…半導体チップ、６…コレッ
ト、１０…樹脂ビーズ入り銀ペースト、１０ａ…樹脂ビ
ーズ

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 少なくとも、金属粉末と、接着用樹脂
    と、電子回路の形成された主要部材と配線の形成された
    支持部材を接着した時の、前記主要部材と前記支持部材
    との間隔を所定間隔とするためのスペーサとを配合した
    ことを特徴とする導電性接着剤。
  2. 【請求項２】 前記金属粉末は、銀粉末であることを特
    徴とする、請求項１に記載の導電性接着剤。
  3. 【請求項３】 前記接着用樹脂は、エポキシ樹脂である
    ことを特徴とする、請求項１に記載の導電性接着剤。
  4. 【請求項４】 前記スペーサは、合成樹脂製であること
    を特徴とする、請求項１に記載の導電性接着剤。
  5. 【請求項５】 前記スペーサの形状は、球形状および円
    柱形状のうち、いずれか一方の形状であることを特徴と
    する、請求項１に記載の導電性接着剤。
  6. 【請求項６】 前記球形状の前記スペーサの球の直径、
    および前記円柱形状の前記スペーサの円柱の直径は、前
    記所定間隔と略等しいことを特徴とする、請求項５に記
    載の導電性接着剤。
  7. 【請求項７】 前記スペーサの含有量は、０．０５重量
    ％以上で５重量％以下であることを特徴とする、請求項
    １に記載の導電性接着剤。
  8. 【請求項８】 前記スペーサは、ジビニルベンゼン共重
    合体を主成分とする球形状のスペーサであることを特徴
    とする、請求項１に記載の導電性接着剤。
  9. 【請求項９】 請求項１に記載の導電性接着剤を用い
    て、電子回路の形成された主要部材と配線の形成された
    支持部材とが接着されていることを特徴とする電子部
    品。
  10. 【請求項１０】 前記主要部材を半導体集積回路が形成
    されている半導体チップとし、前記支持部材はリードフ
    レームとしたことを特徴とする、請求項９に記載の電子
    部品。
JP9328633A 1997-11-28 1997-11-28 導電性接着剤およびこれを用いた電子部品 Abandoned JPH11158448A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9328633A JPH11158448A (ja) 1997-11-28 1997-11-28 導電性接着剤およびこれを用いた電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9328633A JPH11158448A (ja) 1997-11-28 1997-11-28 導電性接着剤およびこれを用いた電子部品

Publications (1)

Publication Number Publication Date
JPH11158448A true JPH11158448A (ja) 1999-06-15

Family

ID=18212452

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9328633A Abandoned JPH11158448A (ja) 1997-11-28 1997-11-28 導電性接着剤およびこれを用いた電子部品

Country Status (1)

Country Link
JP (1) JPH11158448A (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196394A (ja) * 2000-01-14 2001-07-19 Denso Corp 半導体装置
WO2002091474A1 (en) * 2001-05-09 2002-11-14 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device and its manufacturing method
JP2005519150A (ja) * 2002-02-28 2005-06-30 ヘンケル コーポレイション 有機スペーサーを含有する接着剤組成物およびそれを用いた方法
US7138624B2 (en) 2003-12-24 2006-11-21 Hitachi High-Technologies Corporation Method for accurate mass determination with ion trap/time-of-flight mass spectrometer
KR100904159B1 (ko) 2006-03-30 2009-06-23 티디케이가부시기가이샤 전자 부품, 전자 부품의 제조 방법, 전자 부품의 실장구조, 및 전자 부품의 평가방법
JP2009206482A (ja) * 2008-01-28 2009-09-10 Renesas Technology Corp 半導体装置およびその製造方法
WO2011121756A1 (ja) * 2010-03-31 2011-10-06 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR101102214B1 (ko) * 2007-09-28 2012-01-05 헤레우스 머티어리얼즈 테크놀로지 게엠베하 운트 코 카게 금속 표면의 접촉을 위한 방법 및 페이스트
JP2012049575A (ja) * 2011-12-08 2012-03-08 Fuji Electric Co Ltd 半導体装置
JP2015115960A (ja) * 2013-12-12 2015-06-22 フリースケール セミコンダクター インコーポレイテッド 半導体デバイス及び製造方法
JP2022008950A (ja) * 2015-11-20 2022-01-14 積水化学工業株式会社 粒子、接続材料及び接続構造体
JP2022008951A (ja) * 2015-11-20 2022-01-14 積水化学工業株式会社 接続材料及び接続構造体
US11343919B2 (en) 2014-11-21 2022-05-24 Nxp Usa, Inc. Packaged electronic devices with top terminations

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196394A (ja) * 2000-01-14 2001-07-19 Denso Corp 半導体装置
WO2002091474A1 (en) * 2001-05-09 2002-11-14 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device and its manufacturing method
US7125754B2 (en) 2001-05-09 2006-10-24 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device and its manufacturing method
JP2005519150A (ja) * 2002-02-28 2005-06-30 ヘンケル コーポレイション 有機スペーサーを含有する接着剤組成物およびそれを用いた方法
US7138624B2 (en) 2003-12-24 2006-11-21 Hitachi High-Technologies Corporation Method for accurate mass determination with ion trap/time-of-flight mass spectrometer
KR100904159B1 (ko) 2006-03-30 2009-06-23 티디케이가부시기가이샤 전자 부품, 전자 부품의 제조 방법, 전자 부품의 실장구조, 및 전자 부품의 평가방법
KR101102214B1 (ko) * 2007-09-28 2012-01-05 헤레우스 머티어리얼즈 테크놀로지 게엠베하 운트 코 카게 금속 표면의 접촉을 위한 방법 및 페이스트
JP2009206482A (ja) * 2008-01-28 2009-09-10 Renesas Technology Corp 半導体装置およびその製造方法
TWI456707B (zh) * 2008-01-28 2014-10-11 Renesas Electronics Corp 半導體裝置及其製造方法
WO2011121756A1 (ja) * 2010-03-31 2011-10-06 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JPWO2011121756A1 (ja) * 2010-03-31 2013-07-04 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2012049575A (ja) * 2011-12-08 2012-03-08 Fuji Electric Co Ltd 半導体装置
JP2015115960A (ja) * 2013-12-12 2015-06-22 フリースケール セミコンダクター インコーポレイテッド 半導体デバイス及び製造方法
US10476442B2 (en) 2013-12-12 2019-11-12 Nxp Usa, Inc. Semiconductor package having an isolation wall to reduce electromagnetic coupling
US11343919B2 (en) 2014-11-21 2022-05-24 Nxp Usa, Inc. Packaged electronic devices with top terminations
JP2022008950A (ja) * 2015-11-20 2022-01-14 積水化学工業株式会社 粒子、接続材料及び接続構造体
JP2022008952A (ja) * 2015-11-20 2022-01-14 積水化学工業株式会社 粒子、接続材料及び接続構造体
JP2022008951A (ja) * 2015-11-20 2022-01-14 積水化学工業株式会社 接続材料及び接続構造体

Similar Documents

Publication Publication Date Title
JP2994510B2 (ja) 半導体装置およびその製法
US5888847A (en) Technique for mounting a semiconductor die
US5851845A (en) Process for packaging a semiconductor die using dicing and testing
US8941226B2 (en) Sealed semiconductor device having adhesive patch with inwardly sloped side surfaces
JP2001196407A (ja) 半導体装置および半導体装置の形成方法
JPH11158448A (ja) 導電性接着剤およびこれを用いた電子部品
JPH1117105A (ja) エポキシモールディングコンパウンドパッドを利用した半導体パッケージ構造及びエポキシモールディングコンパウンドパッドの製造方法
JP3832102B2 (ja) 半導体装置の製造方法
JPH1032307A (ja) 半導体装置及びその製造方法
JPH07263382A (ja) ウェーハ固定用テープ
JP4057875B2 (ja) 半導体装置の製造方法
JP2002134651A (ja) ベースレス半導体装置およびその製造方法
US20020072151A1 (en) Method of producing mounting structure and mounting structure produced by the same
JPH09330992A (ja) 半導体装置実装体とその製造方法
JPH0344040A (ja) 半導体装置及びその製造方法
JP4207696B2 (ja) 半導体パッケージの製造方法
JP2519903B2 (ja) 半導体装置の製造方法
JPH0547988A (ja) 半導体装置
JPH09326463A (ja) 樹脂封止型半導体装置
JPH01297828A (ja) 半導体装置
JPH05198615A (ja) 半導体装置の製造方法
JP2570123B2 (ja) 半導体装置及びその製造方法
JPH06177283A (ja) 樹脂封止型半導体装置
JPH1074854A (ja) 半導体パッケージの形成方法
JPH09246417A (ja) 半導体装置の製造方法及びフレーム構造体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20031210

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040817

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060704

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20060901