JPH06244225A - 半導体装置とその製法 - Google Patents

半導体装置とその製法

Info

Publication number
JPH06244225A
JPH06244225A JP50A JP2670893A JPH06244225A JP H06244225 A JPH06244225 A JP H06244225A JP 50 A JP50 A JP 50A JP 2670893 A JP2670893 A JP 2670893A JP H06244225 A JPH06244225 A JP H06244225A
Authority
JP
Japan
Prior art keywords
semiconductor device
spacer
adhesive layer
semiconductor element
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP50A
Other languages
English (en)
Inventor
Michiko Murayama
道子 村山
Masaji Ogata
正次 尾形
Hiroyuki Hozoji
宝蔵寺裕之
Teruo Kitamura
輝夫 北村
Kuniyuki Eguchi
州志 江口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP50A priority Critical patent/JPH06244225A/ja
Publication of JPH06244225A publication Critical patent/JPH06244225A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Abstract

(57)【要約】 【構成】基板8の所定の個所に接着層3を介して固着さ
れた半導体素子1の電極とその周辺に配置された外部配
線とが電気的に接続された半導体装置であって、前記接
着層3は、所定の径を有する無機または有機の材料の球
状粒子または棒状粒子からなるスペーサ9を含み、該ス
ペーサの粒子径と同じ厚さに形成されている半導体装
置。 【効果】スペーサ9により接着層3の厚さを一定に高精
度に制御したことによって接着層が均一な厚さとなり、
半導体装置の耐ヒートサイクル性等の信頼性が向上す
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体素子とそれを搭
載する基板との接着層の厚さを所定の厚さに制御した半
導体装置およびその製法に関する。
【0002】
【従来の技術】半導体素子を外部環境から保護し、プリ
ント基板等への実装を容易にするためのパッケージ技術
として、樹脂封止が広く知られている。しかし、半導体
素子はこれまで3年に約4倍のピッチで高集積度化が進
み、それに伴い素子サイズも大型化している。また、素
子の高性能,多機能化に伴ってピン数の増加も進んでい
る。
【0003】一方、各種エレクトロニクス機器の小型軽
量化、高性能化等のニーズから各種半導体装置は実装の
高密度化の要求が強く、そのパッケージは年々小型薄肉
化の趨勢にある。その結果、樹脂封止型半導体装置の封
止樹脂層は著しく薄肉化されている。
【0004】また、パッケージ形状は、ピンをプリント
基板のスルーホールに差し込んで実装するDIP(Dual
Inline Package)、ZIP(Zigzag Inline Package)、S
IP(Single Inline Package)等のいわゆるピン挿入型
から、実装の高密度化を図るために、SOP(Small Out
line Package)、SOJ(Small Outline J−leadpackag
e)、QFP(Quad Flat Package)等の両面実装が可能
で、しかもパッケージサイズが小さな表面実装型に移行
しつゝある。
【0005】半導体素子のパッケージの厚さは装置や部
品の薄型化を図る上で極めて重要である。そのため、最
近はTSOP(Thin Small Outline Package)、TSOJ
(Thin Small Outline J−lead package)、TQFP(Thi
n Quad Flat Package)のような厚さが1mm程度の超薄
型パッケージの開発も行われている。
【0006】このような樹脂封止型半導体装置は、通
常、回路を形成した半導体素子をリードフレームに銀粉
を分散させた樹脂系接着剤で固着し、素子表面の電極と
インナーリード間をワイヤボンデイングした後、エポキ
シ樹脂系の封止材料で封止することによって製造されて
いた。
【0007】
【発明が解決しようとする課題】しかし、こうした半導
体装置においては、半導体素子(チップ)の大型化、多
ピン化、パッケージの小型薄肉化、表面実装化が進むに
つれ、重要な技術課題が種々と発生するようになった。
【0008】すなわち、樹脂封止型半導体装置では熱膨
張係数が異なるリードフレーム、シリコンチップ、封止
樹脂等で構成されており、チップの大型化に伴ってパッ
ケージ内部に発生する熱応力が増大し、それによって、
パッシベーション膜クラック、チップクラック、パッケ
ージクラック、Al配線シフト等が問題となるようにな
った。
【0009】また、従来のピン挿入型パッケージは、プ
リント基板のスルーホールに差し込んだ状態でプリント
基板ごとはんだ槽に浮かべてはんだ付けが行なわれてい
た。それゆえ、実装時にパッケージ本体が直接高温に曝
されことはなかった。ところが、表面実装型パッケージ
は一般に赤外線リフローあるいはベーパーリフロー方式
によりはんだ付けが行われるため、パッケージ全体が直
接、二百数十度の高温に曝される。
【0010】チップ封止に用いるエポキシ系樹脂は一般
にかなりの透湿性を有する。そのため、パッケージの中
には常に少量の水分が存在する。また、封止樹脂とリー
ドフレーム、シリコンチップ、リード線、パッシベーシ
ョン膜等との接着は必ずしも十分ではなく、パッケージ
内部の隙間や微小ボイド等が侵入水分の溜り場になって
いる。
【0011】こうした状態ではんだ付けが行われると、
水分の急激な蒸発によってパッケージ内部に応力が発生
し、パッケージを構成する各材料間で剥離あるいはパッ
ケージクラック、リード線の断線等を生じ、特性や実装
後の信頼性を損なう等の問題を生じる。このような水蒸
気圧によって発生する応力はチップが大型化すればする
ほど大きくなる。また、パッケージの封止樹脂層が薄肉
化すればするほどパッケージ内部には水分が侵入し易く
なリ、パッケージは機械的に弱くなる。そのため、チッ
プの大型化や封止樹脂層の薄肉化を進めるに当って、こ
れらの課題の解決が強く要望されていた。
【0012】また、新しい技術としてプリント基板に直
接半導体素子を接着、ワイヤボンディングし、その後半
導体素子の上部、側部を封止することにより、プリント
基板に半導体装置を装着した全体の厚みを従来よりも薄
くする方法も考案されているが、この効果をより大きく
するためには、接着層の厚さ不均一による半導体素子の
傾きと、それをカバーするための封止層の厚肉化を避け
なければならない。
【0013】現在、パッケージ内に発生する熱応力を低
減する方法としては、封止材料の低弾性率化や低熱膨張
化が行われている。また、はんだリフローによって発生
するパッケージクラックや内部剥離を防止するため、半
導体装置のプリント基板への実装に当り、予めパッケー
ジを乾燥する方法が採用されている。こうした対策によ
って上記課題はかなり改善されてきた。しかし、これら
の特性は品種あるいは製造ロットによって大きなバラツ
キがありその対策が強く望まれていた。
【0014】本発明の目的は、半導体装置に要求される
パッシベーション膜クラック、チップクラック、パッケ
ージクラック、Al配線シフト等に対して安定した半導
体装置とその製法を提供することにある。
【0015】
【課題を解決するための手段】上記課題を解決するた
め、本発明者等は半導体装置の諸特性が変動する要因に
ついて種々検討を行った。従来、半導体素子のリードフ
レームへの固着に用いる接着剤には、通常、エポキシ樹
脂、ポリイミド樹脂、シリコーン樹脂に導電性や熱伝導
性、チキソトロピック性等を付与する目的で銀粉を分散
させ、かつ、接着剤をペースト状にするため有機溶剤を
配合したものが用いられてきた。
【0016】しかし、このような接着剤は加熱硬化の際
の温度上昇に伴う樹脂の粘度低下により、接着剤が流れ
出したり、有機溶剤の揮散により形成されたボイドによ
って押上げられたりして、硬化後の接着層の厚さは一つ
の半導体装置内においても場所によって異なることが多
く、半導体素子が傾斜した状態で固着されることがあっ
た。
【0017】そもそも半導体素子とダイパッド間の接着
剤層の厚さコントロールは塗布量によるもののみであっ
て、スペーサを用いると云う概念は存在せず、接着剤層
の厚さのバラツキは半導体装置の封止層の厚さを厚めに
とることによりカバーしていた。しかし、半導体素子の
傾斜により半導体装置間あるいはロット間、製品間等で
大きなバラツキが生じ、これが半導体装置、特に、樹脂
封止型半導体装置の特性を変動させる大きな原因である
ことを見出した。
【0018】本発明は上記の知見に基づいてなされたも
のであり、半導体素子の傾きをなくすことにより半導体
装置の品質を安定に保ち、さらに、封止層を薄くできる
ことからパッケージの薄型化,小型化に寄与するもので
ある。また、プリント基板に直接半導体素子を接着、ワ
イヤボンディングの後封止する方法において、封止層・
接着剤層を薄くできることから,半導体装置を装着した
プリント基板そのものの薄型化にも大変有効である。本
発明の要旨は次のとおりである。
【0019】(1) 基板の所定の個所に接着層を介し
て固着された半導体素子の電極とその周辺に配置された
外部配線とが電気的に接続された半導体装置であって、
前記接着層は所定の径を有する無機または有機の材料の
球状粒子または棒状粒子からなるスペーサを含み、該ス
ペーサの粒子径と同じ厚さに形成されていることを特徴
とする半導体装置。
【0020】(2) リードフレームのダイパッド部に
接着層を介して固着された半導体素子の電極とインナー
リード間がワイヤボンディングにより電気的に接続され
ており、前記接着層は所定の径を有する無機または有機
の材料の球状粒子または棒状粒子からなるスペーサを含
み、該スペーサの粒子径と同じ厚さに形成されているこ
とを特徴とする半導体装置。
【0021】(3) 基板の所定の個所に接着層を介し
て半導体素子を載置し、前記半導体素子の電極とその周
辺に配置された外部配線との間を電気的に接続する半導
体装置の製法であって、前記接着層に所定の径を有する
無機または有機の材料の球状粒子または棒状粒子からな
るスペーサを配合し接着層の厚さを制御して固着するこ
とを特徴とする半導体装置の製法。
【0022】(4) リードフレームのダイパッド部の
所定の個所に接着層を介して半導体素子を搭載し、前記
半導体素子の電極とインナーリード間をワイヤボンデイ
ングにより接続する半導体装置の製法であって、前記接
着層に所定の径を有する無機または有機の材料の球状粒
子または棒状粒子からなるスペーサを配合し接着層の厚
さを制御して固着することを特徴とする半導体装置の製
法。
【0023】上記接着剤は60℃〜室温の温度領域で粘
度が30〜3,000ポイズの範囲に調整されたペース
ト状が好ましい。
【0024】本発明の接着層を形成する接着剤の樹脂成
分としてはエポキシ樹脂、ポリイミド樹脂、シリコーン
樹脂等を用いることができるが、接着性、耐湿性、耐熱
性、イオン性不純物濃度等の点から、エポキシ樹脂、特
に、分子中に少なくとも二個以上のエポキシ基を有する
エポキシ樹脂が望ましい。エポキシ樹脂としてはその構
造を限定するものではないが、例えば、o−クレゾール
ノボラック型エポキシ樹脂、ビスフェノールAを原料と
した2官能あるいは多官能型エポキシ樹脂、ナフタレン
またはビフェニル骨格を有する2官能あるいは多官能型
エポキシ樹脂等が挙げられる。
【0025】また、その硬化剤としてアミン化合物、無
水酸化合物、フェノール化合物等が挙げられるが、接着
性、耐湿性、耐熱性等の観点から、フェノール化合物、
特に、分子中に少なくとも二個以上のフェノール性水酸
基を有するフェノール樹脂を用いるのが好ましい。該フ
ェノール化合物としてはフェノールノボラック樹脂、ビ
スフェノール樹脂、o−クレゾールノボラック樹脂、ポ
リ−p−ビニルフェノール、フェノールとアラルキルエ
ーテルとの縮合物等が望ましい。
【0026】なお、エポキシ樹脂としてビスフェノール
AまたはFのジグリシジルエーテル型エポキシ樹脂や脂
環式エポキシ樹脂、長鎖脂肪族型エポキシ樹脂、硬化剤
としてジアリルフェノール系オリゴマー等を併用すると
有機溶剤を用いずに接着剤をペースト状にすることがで
きる。
【0027】次に、本発明のポイントであるスペーサと
してはエポキシ樹脂、フェノール樹脂、ポリイミド樹
脂、溶融シリカ、ガラス,セラミック,カーボン等から
なる球状粒子、円柱状粒子等、実質的に同じ径となる形
状の粒子を用いる。製品によって要求される接着層の厚
さが異なるため、これらスペーサは要求される接着層厚
さと同じ径を有する粒子を用いる。また、場合によって
は導電性の粒子、例えば、表面が金属でコーティングさ
れた粒子やカーボン粒子を用いてもよい。
【0028】前記スペーサの配合量は、接着層の全体に
対して0.1〜53容量%、好ましくは5〜50容量%
の範囲が望ましい。53容量%よりも多い場合には、ス
ペーサ同士が重なりあって接着層の厚さがスペーサ径よ
りも大きくなり易い。また、0.1容量%未満では少な
過ぎて厚さ調整スペーサとしての役目を十分果たさな
い。
【0029】また、本発明の目的を損なわない範囲であ
れば、これらスペーサにそれよりも径の小さい粒子を混
入してもよい。例えば、熱膨張係数の低下を目的とした
無機充填剤を配合することは制限されない。
【0030】また、本発明の接着剤としては、無機また
は有機系の揺変性付与剤(チキソトロピック剤)を配合
し、揺変指数(回転式粘度計を用い、回転数1〜100
rpmの範囲で回転数を10倍変えて測定した粘度比を
もって定義)を1.2〜3の範囲に調整するのがよい。
上記の粘度は、東京計器製E型粘度計(VISCONI
C EMD型)を用いて測定した。
【0031】これは、接着剤の塗布および加熱硬化時
に、接着剤が半導体素子の外周に流れ出すのを防ぐ効果
がある。特に、揺変指数1.2〜3の範囲が望ましい。
揺変指数が1.2よりも小さいとその効果が不十分であ
り、3よりも大きいと揺変性が強過ぎて接着剤を半導体
素子と基板の間に十分塗り拡げられないためである。
【0032】チキソトロピック剤としては、特に限定さ
れないが、例えばアエロジル、シリカ粉末、スメクタイ
ト等各種無機物、脂肪酸系ワックス等が用いられる。
【0033】また、上記接着剤は必要に応じて有機溶剤
を配合しその粘度を調整することができる。このような
有機溶剤としては、例えば、ジアセトンアルコール、n
−ブチルアルコール、2−フェノキシエチルアルコー
ル、2−ブトキシエチルアルコール、2−エトキシエチ
ルアルコール、イソプロピルアルコール、2−メチル−
2.4−ペンタジオール、アセトフェノン、ジエチレン
グリコールモノメチルエーテル、ジエチレングリコール
モノエチルエーテル、ジエチレングリコールモノブチル
エーテル、ジプロピレングリコールモノメチルエーテ
ル、ジプロピレングリコールモノエチルエーテル、ジプ
ロピレングリコールモノプロピレンエーテル、ジプロピ
レングリコールモノブチルエーテル、フルフリルアルコ
ール、テトラヒドロフルフリルアルコール、ブチルセル
ソルブ、ブチルセルソルブアセテート、酢酸ブチルセル
ソルブ、N−メチルピロリドン、メチルエチルケトン、
メチルイソブチルケトン、トルエン、キシレン等を挙げ
ることができる。
【0034】
【作用】本発明の半導体装置の特性が、ロット間あるい
は製品間でのバラツキを低減できるのは、半導体素子と
基板の間の接着層の厚さを、接着面全体にわたり所定の
厚さに制御したことによって封止樹脂層はその厚さに偏
りがない均一層となり、耐ヒートサイクル性やはんだ付
け時のパッケージの耐クラック性が向上するためであ
る。
【0035】また、上記接着剤は室温〜60℃の温度領
域での粘度が3,000〜30ポイズに調整されたペー
スト状であるため接着の作業性もよい。
【0036】
【実施例】次に本発明を実施例により具体的に説明す
る。
【0037】〔実施例1〕 クレゾールノボラック型エポキシ樹脂(固形、エポ
キシ当量194)100重量部 フェノールノボラック型樹脂(固形、フェノール当
量186)96重量部 溶融シリカ粉末(スペーサ径10μm)240重量
部 エアロジル 4重量部 キシレン 44重量部 シリコーン系カップリング剤 1重量部 リン系硬化促進剤 1重量部 上記をに溶解させ、その後を加えてらい
潰機で十分に混練しペースト状の接着剤を得た。
【0038】〔実施例2〕 ビスフェノールA型エポキシ樹脂(液状、エポキシ
当量196)100重量部 フェノールノボラック型樹脂(固形、フェノール当
量106)38重量部 ビスフェノールA型フェノール樹脂(液状、フェノ
ール当量226)35重量部 グラスファイバー粉末(スペーサ棒状粒子:直径2
0μm)200重量部 エアロジル 4重量部 アミン系硬化促進剤 1重量部 直径20μmのグラスファイバーを粉砕してを作製す
る。これにを混合し、80℃に加熱してを溶解さ
せ、放冷後を加えてらい潰機にて十混練する。
これを減圧することにより十分に気泡を抜き、ペースト
状接着剤を得た。
【0039】〔実施例3〕 ビスフェノールAD型エポキシ樹脂(液状、エポキ
シ当量178)100重量部 クレゾールノボラック型樹脂(固形、フェノール当
量115)32重量部 ビスフェノールF型樹脂(液状、フェノール当量1
35)38重量部 溶融シリカ粉末(粒径5μm)69重量部 有機高分子球状粒子(スペーサ径20μm)8重量
部 シリコーン系カップリング剤 1重量部 イミダゾール系硬化促進剤 1重量部 を混合し、加熱してを溶解させる。放冷後
を加えてらい潰機で十分混練し、減圧下で十分に気
泡を抜き、ペースト状接着剤を得た。
【0040】〔比較例1〕 ビスフェノールA型エポキシ樹脂(固形、エポキシ
当量210)100重量部 フェノールノボラック型樹脂(固形、フェノール当
量170)81重量部 銀粉(粒径3μm)679重量部 ブチルセロソルブアセテート 86重量部 シリコーン系カップリング剤 1重量部 イミダゾール系硬化促進剤 1重量部 をに溶解させ、その後を加えてらい潰機で
十分混練し、ペースト状接着剤を得た。
【0041】前記の各接着剤を用い、図1に示すような
7.8mm角の半導体素子1をリードフレーム(素子搭
載部8.0mm角)4に固着、加熱硬化し、硬化後の接
着層3の厚さを比較した。また、素子を搭載したリード
フレーム4をエポキシ樹脂系の封止樹脂5で封止し、封
止品の耐はんだリフロー性および耐ヒートサイクル性を
評価した。
【0042】耐はんだリフロー性は封止品を85℃、8
5%RHで所定時間吸湿させた後、245℃で10秒間
の加熱を行い、吸湿時間とパッケージクラック発生率と
の関係を調べた。
【0043】また、耐ヒートサイクル性は封止品を−5
5℃で30分保持後、+150℃で30分保持するヒー
トサイクルを繰返したときのサイクル数とパッケージク
ラック発生率との関係を調べた。これらの結果を表1に
まとめて示す。
【0044】
【表1】
【0045】なお、接着層の厚さは次のようにして求め
た。
【0046】平均:各試料の最大厚と最小厚の平均を
「平均の厚さ」とし、全試料の「平均の厚さ」の平均を
取った。
【0047】最小:各試料について最小厚さを測定し、
全試料のそれの平均を取った。
【0048】最大:各試料について最大厚さを測定し、
全試料のそれの平均を取った。
【0049】表1から明らかなように、各実施例の接着
層を設けた半導体装置は、比較例1のものと比べ、耐は
んだリフロー性および耐ヒートサイクル性が格段に優れ
ていることが分かる。
【0050】また、本発明はセラミック封止型あるいは
キャン封止型の半導体装置にも応用することができる。
【0051】図2はセラミック封止型の半導体装置の模
式断面図である。セラミックパッケージ(基板)8の上
に半導体素子1を前記スペーサ9入りの接着層3で接着
した後、半導体素子1の表面の端子とリードフレーム4
とを金ワイヤで接続し、ガラスキャップ6を低融点ガラ
スからなる接着剤7で接着封止した半導体装置である。
上記スペーサ9を含む接着層3を用いることによって、
半導体素子1をセラミックパッケージ8上に傾くことな
く高精度に接着することができるので、信頼性の優れた
半導体装置を作製することができる。
【0052】
【発明の効果】本発明の半導体装置は、半導体素子/素
子固着部間の接着層を厚さ一定に高精度に制御したこと
によって厚さの偏りのない均一層となり、耐ヒートサイ
クル性,耐はんだリフロー性等の信頼性を向上すること
ができる。
【図面の簡単な説明】
【図1】本発明のスペーサを含む接着剤で素子とリード
フレームとを接着した樹脂封止型半導体装置の模式断面
図である。
【図2】本発明のスペーサを含む接着剤で素子をセラミ
ックパッケージの固着部に接着したセラミック封止型半
導体装置の模式断面図である。
【符号の説明】
1…半導体素子、2…金ワイヤ、3…接着層、4…リー
ドフレーム、5…封止樹脂、6…ガラスキャップ、7…
接着剤、8…セラミックパッケージ(基板)、9…スペ
ーサ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 北村 輝夫 茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内 (72)発明者 江口 州志 茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内

Claims (14)

    【特許請求の範囲】
  1. 【請求項1】 基板の所定の個所に接着層を介して固着
    された半導体素子の電極とその周辺に配置された外部配
    線とが電気的に接続された半導体装置であって、前記接
    着層は所定の径を有する無機または有機の材料の球状粒
    子または棒状粒子からなるスペーサを含み、該スペーサ
    の粒子径と同じ厚さに形成されていることを特徴とする
    半導体装置。
  2. 【請求項2】 リードフレームのダイパッド部に接着層
    を介して固着された半導体素子の電極とインナーリード
    間がワイヤボンディングにより電気的に接続されてお
    り、前記接着層は所定の径を有する無機または有機の材
    料の球状粒子または棒状粒子からなるスペーサを含み、
    該スペーサの粒子径と同じ厚さに形成されていることを
    特徴とする半導体装置。
  3. 【請求項3】 前記半導体素子,該半導体素子と外部配
    線を接続する配線が樹脂で一体に封止されている請求項
    1または2に記載の半導体装置の製法。
  4. 【請求項4】 前記スペーサが無機または有機の絶縁
    材料からなる球状粒子または棒状粒子である請求項1,
    2または3に記載の半導体装置。
  5. 【請求項5】 前記スペーサが溶融シリカ、セラミッ
    ク、ガラスまたはプラスチックである請求項1,2また
    は3に記載の半導体装置。
  6. 【請求項6】 前記接着層中にはスペーサが0.1〜5
    3容量%含まれている請求項1〜5のいずれかに記載の
    半導体装置。
  7. 【請求項7】 前記接着層の樹脂成分が、分子中に二個
    以上のエポキシ基を有するエポキシ樹脂と分子中に二個
    以上のフェノール性水酸基を有するフェノール樹脂との
    硬化物である請求項1〜6のいずれかに記載の半導体装
    置。
  8. 【請求項8】 基板の所定の個所に接着層を介して半導
    体素子を載置し、前記半導体素子の電極とその周辺に配
    置された外部配線との間を電気的に接続する半導体装置
    の製法であって、前記接着層に所定の径を有する無機ま
    たは有機の材料の球状粒子または棒状粒子からなるスペ
    ーサを配合し接着層の厚さを制御して固着することを特
    徴とする半導体装置の製法。
  9. 【請求項9】 リードフレームのダイパッド部の所定の
    個所に接着層を介して半導体素子を搭載し、前記半導体
    素子の電極とインナーリード間をワイヤボンデイングに
    より接続する半導体装置の製法であって、前記接着層に
    所定の径を有する無機または有機の材料の球状粒子また
    は棒状粒子からなるスペーサを配合し接着層の厚さを制
    御して固着することを特徴とする半導体装置の製法。
  10. 【請求項10】 前記半導体素子,該半導体素子と外部
    配線を接続する配線を樹脂で一体に封止し硬化する請求
    項8または9に記載の半導体装置の製法。
  11. 【請求項11】 前記スペーサが溶融シリカ、セラミッ
    ク、ガラスまたはプラスチックである請求項8,9また
    は10に記載の半導体装置。
  12. 【請求項12】 前記スペーサを含む接着剤の樹脂成分
    が、分子中に二個以上のエポキシ基を有するエポキシ樹
    脂と分子中に二個以上のフェノール性水酸基を有するフ
    ェノール樹脂である請求項8〜11のいずれかに記載の
    半導体装置の製法。
  13. 【請求項13】 前記スペーサを含む接着剤が液状樹脂
    または有機溶剤により室温〜60℃の領域における粘度
    が3,000〜30ポイズに調整されたペースト状接着
    剤である請求項8〜12のいずれかに記載の半導体装置
    の製法。
  14. 【請求項14】 前記接着剤の揺変指数(回転式粘度計
    の回転数1〜100rpmの範囲で回転数比を10倍変
    えて測定した2点の粘度の比)が1.2〜3となるよう無
    機または有機の揺変性付与剤を配合した接着剤を用いる
    請求項13に記載の半導体装置の製法。
JP50A 1993-02-16 1993-02-16 半導体装置とその製法 Pending JPH06244225A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP50A JPH06244225A (ja) 1993-02-16 1993-02-16 半導体装置とその製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50A JPH06244225A (ja) 1993-02-16 1993-02-16 半導体装置とその製法

Publications (1)

Publication Number Publication Date
JPH06244225A true JPH06244225A (ja) 1994-09-02

Family

ID=12200882

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50A Pending JPH06244225A (ja) 1993-02-16 1993-02-16 半導体装置とその製法

Country Status (1)

Country Link
JP (1) JPH06244225A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000036502A (ja) * 1998-07-17 2000-02-02 Sony Corp 接合材及びその接合物
JP2001228317A (ja) * 2000-02-16 2001-08-24 Kyodo Printing Co Ltd 接着剤による透明導電膜の支持方法および層構成
JP2005503468A (ja) * 2001-09-17 2005-02-03 ダウ・コ−ニング・コ−ポレ−ション 半導体デバイス用ダイ取付接着剤、このようなデバイスを製造する効率的な方法、およびこの方法で製造されるデバイス
JP2005503467A (ja) * 2001-09-17 2005-02-03 ダウ・コ−ニング・コ−ポレ−ション 半導体用途用のダイ取付接着剤、半導体デバイスを製造する方法、およびそのような方法により製造される半導体デバイス
JP2007169448A (ja) * 2005-12-21 2007-07-05 Sekisui Chem Co Ltd 熱硬化性樹脂組成物及び半導体装置
JP2009206482A (ja) * 2008-01-28 2009-09-10 Renesas Technology Corp 半導体装置およびその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000036502A (ja) * 1998-07-17 2000-02-02 Sony Corp 接合材及びその接合物
JP2001228317A (ja) * 2000-02-16 2001-08-24 Kyodo Printing Co Ltd 接着剤による透明導電膜の支持方法および層構成
JP4502441B2 (ja) * 2000-02-16 2010-07-14 共同印刷株式会社 接着剤による透明導電膜の支持方法および層構成
JP2005503468A (ja) * 2001-09-17 2005-02-03 ダウ・コ−ニング・コ−ポレ−ション 半導体デバイス用ダイ取付接着剤、このようなデバイスを製造する効率的な方法、およびこの方法で製造されるデバイス
JP2005503467A (ja) * 2001-09-17 2005-02-03 ダウ・コ−ニング・コ−ポレ−ション 半導体用途用のダイ取付接着剤、半導体デバイスを製造する方法、およびそのような方法により製造される半導体デバイス
JP2011157559A (ja) * 2001-09-17 2011-08-18 Dow Corning Corp 半導体用途用のダイ取付接着剤、半導体デバイスを製造する方法、およびそのような方法により製造される半導体デバイス
JP2007169448A (ja) * 2005-12-21 2007-07-05 Sekisui Chem Co Ltd 熱硬化性樹脂組成物及び半導体装置
JP2009206482A (ja) * 2008-01-28 2009-09-10 Renesas Technology Corp 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
KR100582037B1 (ko) 반도체 장치
JPS634701B2 (ja)
JPH08195414A (ja) 半導体装置
JP2002093825A (ja) 半導体パッケージの製造方法及び半導体パッケージ
US20020031672A1 (en) Packaging structure and method for automotive components
JPH06322350A (ja) 導電性接着剤及びその製造方法並びに半導体チップの接着方法
JPH11150135A (ja) 熱伝導性が良好な導電性ペースト及び電子部品
JP3947296B2 (ja) シート状封止材料およびそれを用いた半導体装置の製法
JPH06244225A (ja) 半導体装置とその製法
JP3336240B2 (ja) 半導体素子実装基板
JPH0790239A (ja) 導電性樹脂ペースト
KR100421517B1 (ko) 전자 부품용 절연성 접착제, 이것을 사용한 리드프레임 및반도체 장치
JP2002368183A (ja) 樹脂封止型モジュール装置及びその製造方法
JPH0841168A (ja) 液状エポキシ樹脂組成物及び半導体装置
JP2827115B2 (ja) 樹脂封止型半導体装置
JP2922672B2 (ja) 半導体装置の製法
JP2002252235A (ja) 半導体用樹脂ペースト及びそれを用いた半導体装置
JP3259968B2 (ja) 半導体装置の製法
JPH0967553A (ja) ダイボンディング用樹脂ペースト
JPH09172110A (ja) 半導体装置
JPH06151478A (ja) 樹脂封止型半導体装置
JP3422243B2 (ja) 樹脂フィルム
JPH0617443B2 (ja) 導電性樹脂ペ−スト
EP0670595A1 (en) Resin-sealed semiconductor device
JP2596663B2 (ja) 半導体用導電性樹脂ペースト