KR100582037B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR100582037B1
KR100582037B1 KR1019990027467A KR19990027467A KR100582037B1 KR 100582037 B1 KR100582037 B1 KR 100582037B1 KR 1019990027467 A KR1019990027467 A KR 1019990027467A KR 19990027467 A KR19990027467 A KR 19990027467A KR 100582037 B1 KR100582037 B1 KR 100582037B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
epoxy resin
encapsulant
delete delete
sealing material
Prior art date
Application number
KR1019990027467A
Other languages
English (en)
Other versions
KR20000011578A (ko
Inventor
다끼가와유끼오
야노에이
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20000011578A publication Critical patent/KR20000011578A/ko
Application granted granted Critical
Publication of KR100582037B1 publication Critical patent/KR100582037B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Compositions Of Macromolecular Compounds (AREA)

Abstract

반도체 소자와, 그 표면에 형성한 외부 단자용의 범프와, 이들 범프를 형성한 소자 표면을 덮고 또 범프의 단면을 노출하게 형성한 봉지재층을 포함하는 반도체 장치이고, 신뢰성을 높인 반도체 장치를 제공한다.
이 반도체 장치(1)는 반도체 소자(2)의 범프(3)를 형성한 면을 덮고 또 범프(3)의 단면을 노출하여 형성한 봉지재층(4)이 봉지재의 전체 중량의 70 중량% ~ 90 중량%의 용융 실리카를 함유하는 봉지재로 형성되어 있다.
반도체 장치, 봉지재

Description

반도체 장치{A SEMICONDUCTOR DEVICE}
도1은 본 발명에 관한 반도체 장치를 설명한 도면.
도2는 도1의 반도체 장치의 제조를 설명하는 도면.
부호의 설명
1 반도체 장치
2 반도체 소자
3 범프
4 봉지재층
5 땜납 볼
11 웨이퍼
본 발명은 외부 단자용의 범프의 단면이 노출하게 봉지재층으로 봉지한 웨이퍼를 개개의 소자로 절단함으로써 얻어지는 반도체 장치 및 그 제조 기술에 관한 것이다.
근년의 전자 기기의 박형화·소형화에 수반하여 반도체 장치는 소형· 박형화 및 고성능화가 진행되고 있다. 종래의 반도체 장치는 반도체 소자와 리드 프레임을 사용하고, 이들을 프린트 기판에 실장하는 데 필요한 부위 이외는 외부 환경으로부터의 보호를 목적으로 봉지 재료로 덮어서 봉지되어 있었다. 따라서 반도체 장치의 소형화를 위한 개발은 기판으로 되는 리드 프레임과 봉지재에 관한 것이 주 였다. 그 결과 봉재재의 용적을 작게하고 박육화한 TSOP(thin·small· outline· package)나 다핀화에 대응한 QFP(quad·flat·package) 등이 개발되어 왔다.
리드 프레임을 갖는 반도체 장치에서는, 다핀화에 수반하여 패키지 사이즈가 크게 되는 동시에 외부 리드의 피치가 좁게 되기 때문에 실장 작업을 하기 어렵게 된다. 근년에 개발된 볼 그리드 어레이(BGA)형 패키지 및 칩 사이즈 패키지는 상기의 문제를 해결한 타이프의 반도체 장치이다. 칩 사이즈 패키지를 예로 설명하면, 일례로서 각 소자(칩)용으로 표면에 외부 단자용의 범프를 구비하는 웨이퍼를 범프 단면이 노출하게 봉지한 후에 개개의 칩으로 절단함으로써 얻어진 것이 있다.
반도체 장치의 봉지시에는 봉지용 수지 성분을 기초 재료로 하는 봉지재를 사용하는 트랜스퍼 성형에 의해서, 반도체 장치를 넣은 성형 금형 내에 봉지재를 충전하여 반도체 장치의 외형을 형성하기 때문에, 금형과 봉지재의 이형성이 중요한 요구 특성이었다. 또 봉지재와 반도체 소자나 리드 프레임과의 밀착성이 나쁘면 이들과 봉지재 사이에 박리가 생겨서, 여기에 외부로부터의 수분이 침입하기 쉽게 되어 소자상의 배선이나 패드의 부식을 촉진하거나, 실장 리플로시에 수분이 가 스화하여 패키지 크랙이 발생하는 등의 문제가 있었다. 그러나 봉지재에 있어서, 성형시의 금형과의 이형성과 반도체 소자 보호를 위한 밀착성은 상반되는 특성이므로, 종래에는 양자의 균형을 취해 최적점을 찾는 일을 행하고 있었다. 또 반도체 소자의 재료로서 폴리이미드 코팅 등의 패시베이션 재료를 선택하거나 리드 프레임 표면에 요철을 만드는 등의, 봉지재와의 밀착성을 양호하게 하는 개발을 행하여 왔다. 그러나 종래의 봉지재를 사용한 반도체 장치에서는 밀착성과 이형성을 양립시키는 일은 곤란하였으므로, 목적을 충분히 만족하는 것은 얻어지지 않았다.
한편 이종 재료를 사용함으로써 생기는 내부 응력을 저감시켜서 반도체 장치의 신뢰성을 높힐 것이 요구되었고, 이 요구는 반도체 소자나 리드 프레임과 봉지재의 열팽창률을 일치시켜서 열응력을 저감시킴으로써 만족할 수 있었다. 이에 따라 반도체 장치의 신뢰성은 현저하게 향상되었다.
반도체 장치용 봉지재로는 에폭시 수지를 주제로 하고 알루미나, 실리카 등의 무기 충전재를 함유하는 조성물이 사용되고 있다. 이와 같은 조성물에서는 특히 실리카 충전재를 사용하는 경우에, 수지 성분과 무기 충전재와의 점착성을 향상시키기 위해서 충전재 표면을 실란 커플링제 등으로 처리하던가, 수지 성분을 혼련할 때에 커플링제를 수지와 혼합함이 행하여지고 있다.
수지를 기초 재료로 하는 봉지재를 사용하여 봉지를 행할 때에는 고온(예를 들어 175℃)이 사용되기 때문에, 큰판의 실리콘 웨이퍼를 봉지하는 경우에는 봉지 후 실온으로 돌아오는 과정에서 실리콘 웨이퍼와 봉지재의 수축율 차에 의해 휨이 발생한다. 이 휨은 개개의 소자(칩)용의 범프에 땜납 볼을 장착할 때나, 개개의 소자(칩)로 절단할 때에 장해로 된다.
수지 성분과 무기 충전제를 함유한 봉지재는, 상술한 바와 같이 성형에 의해 웨이퍼를 봉지한 후에 있어서, 봉지재의 경화 수축에 의한 웨이퍼 휨을 억제하기 위하여 충전재의 첨가량을 70 중량% 이하로 억제되고 있다. 70 중량% 보다 많으면, 봉지재의 영율이 높게되어 봉지재의 수축 응력이 커지게 되므로 휨이 커지게 되기 때문이다. 또 웨이퍼 휨이 커지게 되면, 봉지후의 반도체 장치의 제조 프로세스상 작업성을 크게 저하시키는 문제가 있었기 때문이다.
칩 사이즈 패키지에서는 봉지재와 칩 사이의 밀착성이 중요하며, 약간의 봉지재의 박리에 의해 패키지의 신뢰성은 현저히 저하한다. 또 봉지재의 두께는 80~120㎛이고, 칩은 봉지재만으로 보호된다. 따라서 봉지재에 대해서, 종래의 리드 프레임을 갖는 반도체 장치 이상으로 강인성, 기계적 강도가 요구된다. 또한 봉지재층의 약간의 기포에 의해 신뢰성이 크게 저하한다.
보이드 발생의 원인은 이하의 이유에 의한 것으로 사료된다. 무기 충전재 실리카 분말에 미리 직접 커플링제 처리를 행한 경우, 실란 커플링제와 실리카 표면의 수산기가 가수분해 반응을 일으켜서 실란 커플링제와 실리카가 화학적으로 결합하는 동시에 실리카 표면이 실란 커플링제로 피복된다. 여기서 사용하는 실란 커플링제로는 γ-글리시독시프로필트리메톡시 실란, γ-글리시독시프로필트리에톡시 실란 등의 글리시딜계 실란 커플링제, 아민계 실란 커플링제 등을 들 수 있다. 실란 커플링제와 실리카 표면의 수산기의 반응은 이하에 나타낸 바와 같은 탈알콜 반응이다.
Figure 111999007632592-pat00003
이 반응에서 발생하는 알콜 ROH는 이 충전재 처리시 대기중에 방출되기 때문에 충전재 표면에는 잔류하지 않는다. 그러나 미반응의 실란 커플링제가 잔류할 가능성이 있으므로, 상기 실란 처리 충전재가 충전된 봉지재, 또는 미리 수지 성분에 커플링제를 첨가하고 나서 충전재를 혼합하는 방법으로 얻어진 봉지재를 적용한 반도체 장치에서는 주위의 온도 및 습도의 영향에 의해 봉지재 중의 미반응의 실란 커플링제가 흡습 수분과 하기식으로 나타낸 가수분해 반응을 일으키기 때문에 알콜이 발생한다.
Figure 111999007632592-pat00004
봉지재 중의 이 알콜은 봉지를 위한 성형 작업시의 급격한 온도 상승에 의해 급격히 기화·팽창하여 경화한 봉지재에 기포나 크랙을 생기게 한다. 실장시에도 마찬가지이며, 이 기포나 크랙으로부터 수분이 침입하기 때문에 반도체 소자의 동작 불량이 생기게 된다. 또 커플링제의 가수분해 반응이 진행할 때에는 일시적으 로 봉지재의 전기 전도도가 저하되기 때문에, 실장 후에도 미가수분해 커플링제가 잔류하고 있는 경우에는 그 가수분해에 의해 배선간 쇼트가 발생하는 일이 있다.
한편 금속 함유량이나 나트륨 이온, 염소 이온이 적어야 함으로, 봉지재 조성물에 사용하는 충전재로서 실리카 분말 중에서도 특히 용융 실리카를 사용하는 경우가 있다. 용융 실리카 표면에는 수산기가 거의 존재하지 않기 때문에 용용 실리카 충전재를 원액 그대로의 실란 커플링제로 처리하면, 충전재와 실란 커플링제 사이에 탈알콜 반응이 일어나지 않는다. 따라서 커플링제로 처리한 용융 실리카 충전재를 충전한 봉지재를 적용한 반도체 장치에서는 주위의 온도 및 습도의 영향에 의해 봉지재 중에서 가수분해 반응이 일어나서 봉지를 위한 성형시에 기포가 발생하는 동시에, 반도체 장치의 신뢰성(봉지재와 실리콘 기판과의 접착력, 배선간의 절연성)을 저하시키는 문제가 있었다.
충전재 표면의 수산기와 가수분해 반응함을 전제로한 커플링제로의 충전재 처리 방법은 고열전도인 절연성 충전재로서 사용되는 알루미나, 질화 알루미늄, 산화마그네슘, 질화규소, 질화붕소 등에 적용할 수 없었다. 따라서 이들 충전재에서는 수지 성분에 대한 점착성을 향상시켜서 봉지재의 특성을 높이는 이익을 얻을 수가 없었다.
성형한 봉지재층에 기포나 크랙이 존재하면, 개개의 소자로 절단할 때의 충격에 의해 이들의 기포나 크랙을 기점으로 하여 봉지재층과 실리콘 기판과의 박리가 더욱 진행한다.
또한 웨이퍼의 봉지에서는 봉지재가 도달하지 않는 미충전부가 생기지 않도 록 하는 것이 중요하며, 미충전부가 발생한 웨이퍼는 불량품으로 되어 다수의 소자를 무용지물로 하게된다. 특히 직경 6~8 인치(약 15~20cm) 이상의 웨이퍼에서는 봉지할 때에 미충전부가 생기면 한번에 다수의 소자를 무용지물로 하게 되므로, 미충전부가 생기지 않도록 빠짐없이 웨이퍼를 덮는 것이 필수로 된다.
한편 기판에 실장된 봉지 반도체 장치는 실장 후에 장치의 온오프 및 외부 온도의 변화에 의해 온도 싸이클을 받는다. 그 때 실장 기판이 팽창, 수축하여, 그 응력이 반도체 장치에 걸린다. 이 응력은 특히 반도체 장치내의 동범프의 근원(실리콘 기판과의 접합부) 부근에 집중하여, 범프의 파손이나 소자 파괴 등이 발생한다.
또한 봉지재의 제조에는 수지 성분의 용융, 혼련 후의 고화와 분쇄가 불가결하므로, 이 과정에 사용하는 기기(니더나 크래셔 등)으로부터 금속분이 혼입하는 것을 피할 수없다. 종래의 반도체 소자와 리드 프레임의 접합에 사용되고 있던 와이어 본딩에서는 와이어 사이의 피치나 리드 사이의 피치의 관점에서, 봉지재 중에 예를 들어 34㎛ 길이의 금속이 혼입하여도 직접 불량으로는 연결되는 일은 없었다. 그러나 칩 사이즈 패키지에서는 소자 표면의 배선 간격이 25~10㎛로 되기 때문에, 봉지재 중에 34㎛ 길이 이상의 금속분 또는 도체분이 혼입된 경우, 배선간 쇼트의 원인으로 될 확률이 급격히 증가하므로, 봉지재로의 금속분 혹은 도체분의 혼입에 관해서 양이나 크기를 엄격히 콘트롤할 필요가 있다. 이것을 위한 수지 중 금속분의 분취 방법, 분석법은 지금까지 확립되어 있지 않다.
이와 같이, 외부 단자용 범프의 단면이 노출하게 봉지재층으로 봉지한 웨이퍼를 개개의 소자로 절단함으로써 얻어지는 반도체 장치에서는 봉지재층에 발생하는 기포나 크랙이 없고, 흡습 패키지 실장시에 발생하는 봉지재층의 크랙이 없고, 실장 후의 흡습에 의한 봉지재층의 절연 저항 저하가 없고, 또 웨이퍼를 개개로 절단할 때의 충격에 의한 실리콘 기판과 봉지재층과의 박리가 없을 것과, 온도 싸이클에 견딜 수 있는 강인성, 실리콘 기판과 봉지재층과의 충분한 접착 강도를 구비할 것, 또한 금속분이 관리된 봉지재층으로 봉지되어 있을 것이 중요하다.
그래서 본 발명은 이들 요건을 만족하는 고신뢰성의 반도체 장치의 제공을 목적으로 하는 것이다, 또 봉지재의 금속분의 측정을 위해서 봉지재 중의 금속분을 분취하는 방법을 제공하는 것도 본 발명의 목적이다.
본 발명의 반도체 장치는 반도체 소자와, 그 표면에 형성한 외부 단자용의 범프와, 이들 범프를 형성한 소자 표면을 덮고 또 범프의 단면을 노출하게 형성한 봉지재층을 포함하는 반도체 장치로서, 봉지재층이 봉지재의 전중량의 70 중량% ~ 90 중량%의 용융 실리카를 함유하는 봉지재로 형성되어 있는 것을 특징으로 한다.
본 발명의 봉지재 중의 금속분의 분취방법은 수지 성분과 용융 실리카 충전재를 함유하는 봉지재에 함유되는 금속분을 분취하는 방법으로서, 상기 봉지재를 수지 성분만을 용해 가능한 용제에 첨가하고, 수지 성분이 용해한 용액으로부터 용제 불용분을 분리하고, 이 불용분을 비중이 2.5~5.5의 액에 투입하여 분산시키고, 그 후 침강물을 회수하는 것을 특징으로 한다.
또 하나의 측면에서 본 발명은 수지 성분과 충전재를 함유하는 봉지재에 함유되는 금속분을 분취하는 방법으로서, 상기 봉기재를 수지 성분만을 용해 가능한 용제에 첨가하고, 수지 성분이 용해한 용액으로부터 용제 불용분을 분리하고, 이 불용분을 비중이 충전재의 비중과 금속분의 비중 사이에 있는 액에 투입하여 분산시키고, 그 후 침강물을 회수하는 것을 특징으로 한다.
도1에 본 발명의 반도체 장치(1)의 개요도를 나타낸다. 이 반도체 장치(1)는 소정의 미세 가공 처리를 행한 반도체 소자(2)의 표면에 외부 단자용의 범프(3)가 형성되어 있고, 이 범프(3)의 외부 접속용의 단면이 노출하게 봉지재층(4)이 형성되어 있다. 범프(3)가 노출한 단면에는 반도체 장치(1)를 기판에 실장하기 위해서 땜납 볼(5)이 구비되어 있다.
이 반도체 장치의 제조를 도2a~2d를 참조하여 설명한다. 먼저 웨이퍼(11)의 각 소자 영역에 소정의 미세 가공 처리를 행하고 나서, 웨이퍼(11)의 표면에 도금에 의해 동 범프(3)를 형성한다(도2a). 다음에 범프(3)의 외부 접속용의 단면이 노출하게 봉지재층(4)을 형성한다(도2b). 이어서 범프(3)의 노출 단면에 땜납 볼을 부착시킨다(도2c). 최후에 웨이퍼(11)를 칩마다 절단하여 개개의 반도체 장치(1)를 얻는다(도2d).
봉지재로는 수지 성분과 충전재를 함유하는 조성물이 사용된다. 여기서 말하는 수지 성분이란, 전형적으로는 에폭시 수지를 주제로 하고 이 주제 수지를 경화시키기 위한 경화제나 경화 반응을 촉진하기 위한 촉매 등을 함유하는 유기물질을 가르키는 것이다. 주제로서는 예를 들어 폴리이미드 수지와 같은 내열성이 높은 것을 사용하여도 지장이 없다. 또 충전재로는 봉지재와 소자의 선팽창 계수의 차에 의해 봉지재가 소자로부터 박리하는 것을 방지하기 위하여 봉지재의 선팽창 계수를 소자의 그것에 근접시켜야 하므로, 봉지재의 강화용으로 배합되는 일반적인 무기 재료를 가르키는 것이고, 본 발명의 반도체 장치의 봉지재에서는 용융 실리카가 그것에 합당한 것이다.
본 발명의 반도체 장치의 봉지재의 수지 성분으로는 통상 주제로서 에폭시 수지를 사용한다. 에폭시 수지로는 1분자 중에 에폭시기를 2개 이상 갖는 화합물이면 특별히 한정되지 않는다. 본 발명에서 사용할 수 있는 에폭시 수지로서는 예를 들어 크레졸노볼락형 에폭시 수지, 페놀노볼락형 에폭시 수지, 비페닐형 에폭시 수지, 나프탈렌형 에폭시 수지, 비스페놀A이나 레졸신 등으로부터 합성된 각종 노볼락형 에폭시 수지, 선상 지방족 에폭시 수지, 지환식 에폭시 수지, 복소환식 에폭시 수지, 할로겐화 에폭시 수지 등을 들 수 있다. 2종 이상의 에폭시 수지를 병용하여도 좋다.
특히 바람직한 에폭시 수지는 내열성 및 내습성의 관점에서 비페닐형 에폭시 수지이다. 이 의미에서 용도에 따라 2종 이상의 에폭시 수지를 병용하는 경우에는 전체 에폭시 수지 중의 비페닐형 에폭시 수지의 비율을 50 중량% 이상으로 하는 것이 유리하다.
봉지재에는 통상 경화제가 배합되며, 그것도 수지 성분으로 간주된다. 경화제는 에폭시 수지와 반응하여 이것을 경화시키는 것이면 특별한 한정은 없다. 구체예로는 예를 들어 페놀노볼락 수지, 크레졸노볼락 수지, 페놀아랄킬 수지, 트리 스하이드록시페닐메탄, 비스페놀A 이나 레졸신으로부터 합성된 각종 노볼락 수지, 폴리알릴페놀, 디시클로펜타디엔페놀, 레졸 수지, 폴리비닐페놀 등의 각종 다가 페놀 화합물이나, 무수 말레인산, 무수프탈산, 무수피로멜리트산 등의 산무수물이나, 메타페닐렌디아민, 디아미노디페닐메탄, 디아미노디페닐설폰 등의 방향족 아민 등을 들 수 있다. 이 중에서도 밀착성의 관점에서, 1분자 중에 수산기를 2개 이상 갖는 페놀 화합물이 바람직하고, 그 중에서도 페놀노볼락 수지, 페놀아랄킬 수지 등이 특히 바람직하다. 경우에 따라서는 2종 이상의 경화제의 병용도 가능하다.
에폭시 수지와 경화제의 배합비에 관해서는 특별한 제한은 없지만, 얻어지는 에폭시 수지의 경화물의 기계적 성질 및 이 경화물과 반도체 장치의 밀착성의 관점에서, 에폭시 수지에 대한 경화제의 화학 당량비가 0.5~1.5, 특히 0.8~1.2 범위인 것이 바람직하다.
본 발명의 반도체 장치용의 봉지재에서는 에폭시 수지와 경화제의 경화 반응을 촉진하기 위한 경화 촉매를 사용하여도 좋고, 이 경화 촉매도 수지 성분으로 간주된다. 경화 촉매는 경화 반응을 촉진하는 것이라면 특별히 한정되지 않는다. 예를 들어 2-메틸이미다졸, 2,4-디메틸이미다졸, 2-메틸-4-메틸이미다졸, 2-헵타데실이미다졸 등의 이미다졸 화합물이나, 트리에틸아민, 벤질디메틸아민, α-메틸벤질디메틸아민, 2-(디메틸아미노메틸)페놀, 2,4,6-트리스(디메틸아미노메틸)페놀, 1,8-디아자비시클로(5,4,0)운데센-7, 1,5-디아자비시클로(4,3,0)노넨-5 등의 3급 아민 화합물이나, 지르코늄테트라메톡사이드, 지르코늄테트라프로폭사이드, 테트라키스(아세틸아세토나토)지르코늄, 트리(아세틸아세토나토)알루미늄 등의 유기 금속 화합물이나, 트리페닐포스핀, 트리메틸포스핀, 트리에틸포스핀, 트리부틸포스핀, 트리(p-메틸페닐)포스핀, 트리(노닐페닐)포스핀, 트리페닐포스핀·트리페닐보란, 테트라페닐포스포늄·테트라페닐보레이트 등의 유기 포스핀 화합물을 들 수 있다. 이 중에서도 반응성의 관점에서, 트리페닐포스핀이나 테트라페닐포스포늄·테트라페닐보레이트나 1,8-디아자비시클로(5,4,0)운데센-7이 특히 바람직하게 사용된다. 이들의 경화 촉매는 용도에 따라서는 2종 이상 병용하여도 좋다. 경화 촉매의 첨가량은 에폭시 수지 100 중량부에 대해서 0.1~10 중량부의 범위인 것이 바람직하다.
본 발명의 반도체 장치의 봉지재는 충전재로서 봉지재 전체 중량의 70 중량% ~ 90 중량%의 용융 실리카를 함유한다. 용융 실리카는 알루미나 등에 비해서 불순물이 적어서 내습성의 향상에 유효하고, 게다가 충전재 함유량을 70 중량% 보다 많게 함으로써 실리콘 기판(실리콘칩)과 봉지재의 선팽창 계수의 차를 작게하여 반도체 장치의 열사이클 특성을 향상시켜 범프의 손상을 방지할 수 있음을 알았다. 충전재 함유량이 90 중량%를 초과하면 봉지 작업시의 봉지재의 유동성이 떨어져서, 형성한 봉지재층에 미충전부가 생기고, 봉지재층 표면에 핀홀이 발생하여 반도체 장치의 신뢰성을 저하시킨다. 용융 실리카 함유량을 증가함에 따라 생기는 웨이퍼 휨은 제조 프로세스를 휨에 대응시켜서 작업성의 저하를 회피할 수 있다.
용융 실리카의 평균 입경은 1~50㎛가 바람직하다. 평균 입경이 50㎛를 초과하면 소자 상의 배선이나 범프에 손상을 준다. 1㎛ 미만에서는 봉지 작업시에서의 봉지재의 유동성이 나뻐진다. 용융 실리카의 형상은 문제시 되지 않지만, 구상인 것이 바람직하다. 본 발명에서 사용하는 용융 실리카는 입경 분포를 특정 입경보다 작은 입자의 누적 개수가 전체에 대해 차지하는 비율로 표시한 경우에, 누적 개수가 10%, 50% 및 90%일 때의 각각의 입경(D10,D50,D90)이 하기 식의 관계를 만족하도록 입도 분포를 갖는 것이 바람직하다.
D10 ≥ (1/10) × D50
D90 ≤ 10 × D50
용융 실리카는 실란계 커플링제로 표면 처리를 하여도 좋고, 또는 하지 않아도 좋다. 용융 실리카는 표면에 수산기가 아주 적기 때문에 실란계 커플링제로 표면 처리를 하는 경우, 미반응의 실란계 커플링제가 봉지재 중에 잔존하기 쉽다. 봉지재 중의 잔존 실란계 커플링제는 대기중의 수분과 반응하여 알콜을 발생시킨다. 이 알콜은 봉지재 경화시에 기화하기 때문에, 경화물(즉 봉지재층) 중의 기포 발생 원인으로 된다. 또 형성한 봉지재층 중에 미반응의 실란계 커플링제가 잔존하는 경우가 있다. 미반응의 실란계 커플링제가 잔존한 반도체 장치가 흡습한 경우에, 흡습 수분과 실란계 커플링제의 반응에 의한 알콜 발생이 원인이 되어 반도체 장치의 신뢰성은 현저히 저하한다. 이 문제는 충전재를 미리 가수분해 처리를 행한 실란계 커플링제로 코팅함으로써 해결할 수있다. 실란계 커플링제의 미리 가수분해 처리는 예를 들어 실란계 커플링제를 물과 반응시킴으로써 간단히 행할 수 있다.
본 발명의 반도체 장치의 봉지재는 봉지재층의 미충전부를 없애서 핀홀이 생 기는 것을 방지하기 위해, 170℃의 용융 점도가 300 포아즈(30Pa·s) 이하, 겔화 시간이 30초 이상인 것이 바람직하다.
본 발명의 반도체 장치의 봉지재는 소망하는 바에 따라 실리콘 고무, 올레핀계 공중합체, 변성 니트릴 고무, 변성 폴리부타디엔 고무, 변성 실리콘 오일 등의 엘라스토머나, 폴리에틸렌 등의 열가소성 수지를 저응력화제로서 함유하여도 좋다. 이와 같은 저응력화제는 형성한 봉지재층의 실온에서의 굴곡 탄성율을 저하시키는 데에 유효하다.
또한 봉지재에는 할로겐화 에폭시 수지 등의 할로겐 화합물, 인 화합물 등의 난연제나, 삼산화 안티몬 등의 난연 보조제나, 유기 과산화물 등의 가교제나, 카본 블랙 등의 착색제를 임의로 첨가할 수 있다.
이같은, 먼저 설명한 수지 성분 이외의 여기서 예시한 임의 첨가 성분을 함유하고 있는 경우에, 수지 성분을 용해 가능한 액체는 이들 첨가 성분도 용해 가능할 것이 필요하다.
수지 성분과 충전제를 함유하는 봉지재는 통상 분말 또는 터블렛상으로 반도체 장치의 봉지에 제공된다. 본 발명의 반도체 장치는 미봉지의 웨이퍼를 준비하고, 그위에 봉지재를 배치하고, 봉지재를 쌓은 웨이퍼를 가열한 금형에 끼워 압축 성형하여 봉지한 웨이퍼를 만들고, 이어서 개개의 칩으로 분할함으로써 제조할 수 있다. 압축 성형은 예를 들어 120~250℃, 바람직하게는 150~200℃의 온도로 행한다. 웨이퍼의 봉지에는 트랜스퍼 성형, 사출 성형, 주형 등의 방법을 사용할 수 있다. 봉지 작업후 필요에 따라, 추가 열처리(후경화)를 예를 들어 150~180℃에서 2~16 시간 행하여도 좋다.
봉지재의 제조 과정에서는 수지 성분의 용융, 혼련 후의 고화와 분쇄가 불가결하고, 이 과정에 사용하는 기기로부터 봉지재에 금속분이 혼입하는 것을 피할 수 없다. 본 발명의 반도체 장치에서는 소자 표면의 배선 간격을 예를 들어 25~10㎛ 정도로 하는 것이 가능하고, 이 경우 봉지재 중에 예를 들어 34㎛ 길이의 금속이 혼입되어 있으면, 그것이 배선간 쇼트의 원인으로 될 확률이 급격히 증가한다. 그 때문에 본 발명의 반도체 장치의 봉지재에서는 혼입되어 있는 금속분의 길이를 34㎛ 미만으로 억제하는 것이 바람직하고, 더욱이 14㎛ 이하, 특히 10㎛ 이하로 억제하는 것이 바람직하다. 14㎛ 이하로 함으로써, 배선간 쇼트 발생에 의한 수율의 저하를 억제할 수 있다. 10㎛ 이상 34㎛ 미만의 금속분 길이에서도 배선간 쇼트에 의한 제품 수율의 저하는 허용될 수 있는 레벨이지만, 34㎛를 초과하면 수율이 매우 저하하여 양산성이 저하한다. 또 금속분의 전체양은 150ppm 이하로 하는 것이 바람직하다.
이와 같이 본 발명의 반도체 장치를 봉지하는 봉지재는 혼입 금속분의 관리를 엄격히 하는 것이 중요하고, 그 때문에 금속분의 분취(분리)·분석을 정확히 할 필요가 있다. 이 경우의 금속분의 분취 방법으로써 유효한 것은, 수지 성분과 용융 실리카 충전재를 함유하는 조성물을 수지 성분만을 용해 가능한 용제에 첨가하여 수지 성분만을 용해시킨 후, 용액으로부터 용제 불용분을 분리하고, 이어서 이 불용분을 비중이 2.5~5.5의 액에 넣어 분산시켜 침강물을 회수하는 방법이다.
수지 성분을 용해하는 용제로는 아세톤, 테트라하이드로퓨란, 디메틸포름아 미드, 톨루엔, 크실렌 등을 들 수 있지만, 용제는 이들에 한정되지 않는다. 수지 성분을 용해한 용액으로부터 불용분을 분리하기 위해서는 원심 분리기를 사용할 수 있지만, 이외의 수단을 채용해도 지장이 없다. 여기서 말하는 불용분이란 봉지재에 함유되어 있는 수지 성분이 용해한 후에 남는 고형분이고, 충전재 실리카와 금속분의 혼합물이다. 이 혼합물은 비중이 2.5~5.5의 액체에 투입함으로써 분리할 수 있다. 이것은 실리카 비중(2.1)과 금속분의 비중(봉지재 제조 과정에 사용하는, 금속분 혼입원의 기기에 사용되는 금속 재료에 의존하지만, 통상은 6.6 정도)의 차를 이용한 것이다. 이때 사용하는 액으로는 디요오드메탄(비중 3.3), 브로모포름(비중 2.82), 요오드화 칼륨과 요오드화 수은의 혼합액(비중 3.11), 요오드화 바륨과 요오드화 수은(II)의 혼합액(비중 3.56), 말론산 탈륨(I)과 포름산 탈륨(I)의 당량 혼합물의 포화 수용액(비중 3.4) 등을 들 수 있지만, 불용분 분리용의 액은 이들에 한정되지 않는다.
분리한 금속분의 크기를 주사형 전자 현미경(SEM), 전자 프로브 미량 분석(EPMA), 광학 현미경, 블로식 입자상 분석 장치(도우아이요우덴시 사제) 등에 의해 측정함으로써, 봉지재 중의 금속분을 용이하게 관리할 수 있다. 또 금속분의 총량은 분취에 의해 얻어진 금속분을 칭량함으로써 파악할 수 있다.
반도체 장치의 봉지재에서는 용융 실리카 외에 합성 실리카, 결정질 실리카, 탄산칼슘, 탄산마그네슘, 알루미나, 마그네시아, 클레이, 탈크, 규산칼슘, 산화티탄, 산화안티몬, 석면, 유리섬유 등이 사용된다. 상기의 분취 방법은 용융 실리카 이외의 임의 충전재를 함유하는 봉지재에 대해서도 적용할 수 있고, 즉 수지 성분 과 충전재를 함유하는 봉지재를 수지 성분만을 용해 가능한 용제에 첨가하고, 수지 성분이 용해한 용액으로부터 용제 불용분을 분리한 후, 이 불용분을 비중이 충전재의 비중과 금속분의 비중 사이에 있는 액에 투입하여 분산시키고, 이어서 침강물을 회수함으로써 임의 충전재를 함유하는 봉지재에 혼입되어 있는 금속분을 용이하게 분취할 수 있다.
실시예
다음에 본 발명의 실시예를 설명하지만, 본 발명이 이 실시예에 한정되는 것은 아니다.
주제인 비페닐형 에폭시 수지(유카쉘 에폭시 사제: YX-4000H), 경화제인 크실리렌페놀(미쓰이도아쯔가가쿠 사제:XLC-225LL), 가요성 부여제(쉘가가쿠 사제: 클레이톤 G-1901X), 용융 실리카(덴키가가쿠고교쇼 제: FB-6S) 및 트리페닐포스핀(경화촉매)을 표1에 나타낸 조성비로 믹서로 혼합한 후 니더에 의해 용융 혼련하고, 이어서 냉각 분쇄하고, 10KG의 마그네트 봉을 사용하여 금속분을 제거하여 봉지재를 제조했다. 실란 커플링제로 처리한 용융 실리카에 대해서는, 실란 커플링제로서 γ-글리시독시트리메톡시실란을 사용했다. 사용할 실란 커플링제를 미리 가수분해 처리를 하는 경우에는 실란 커플링제와 물을 혼합한 후, 24 시간 방치했다. 어느 경우라도 커플링제는 실리카 100 중량부에 대해서 1 중량부 양으로 사용했다.
원 료 배합량 (중량부)
비페닐형 에폭시 수지 p-크실리렌 페놀 가요성 부여제 트리페닐포스핀 100 94.1 5 1.6
제조한 봉지재를 사용하여 열압축법에 의해 봉지한 웨이퍼로부터, 도1에 나타낸 타이프의 반도체 장치를 제작했다. 사용한 웨이퍼는 직경이 8인치(약 20cm)이고, 반도체 장치는 6×7mm의 크기로서, 직경 150㎛의 범프를 48개 설치하고, 배선 간격은 10㎛로서, 봉지재층의 두께는 100㎛ 였다. 이 반도체 장치에 대해서 이하의 시험을 행하였다.
(1) 내습성
반도체 장치를 프레셔 쿠커 테스터(PCT)(121℃, 85% 상대 습도) 중에 1000 시간 방치하고, 바이아스 전압을 인가(7V)했을 때의 소자 불량을 체크했다. 결과는 시험한 20개의 반도체 장치당 소자 불량이 인정된 반도체 장치의 수로 나타낸다.
(2)흡습 실장시 내크랙성
85℃,85% 상대 습도에서 96시간 흡습된 반도체 장치에 대해서, 기판 실장(최고 온도 245℃의 적외선 전기로에서의 땜납 리플로에 의함)후에 봉지재층의 크랙의 유무를 실체 현미경으로 관찰했다.
(3) 기포
반도체 장치의 봉지재층의 기포 유무를 초음파 탐상 현미경으로 확인했다.
(4) 실리콘 소자/봉지재층 사이의 접착성
반도체 장치를 -65℃~150℃ 사이의 냉열 열충격 시험을 거쳐서 박리의 발생의 유무를 확인했다(1000 싸이클 박리). 결과는 시험한 20개의 반도체 장치당 박리가 발생한 반도체 장치의 수로 나타낸다.
(5) 소자 오픈 불량
반도체 장치를 유리 에폭시 기판 상에 실장 후, 온도 싸이클 시험(-65℃~150℃)을 행하여, 소자의 오픈 불량의 유무를 평가했다(1000 싸이클 오픈). 결과는 시험한 20개의 반도체 장치당의 오픈 불량(단선)이 발생한 반도체 장치의 수로 나타낸다.
(6) 용융 점도, 겔화 시간
봉지재의 용융 점도는 플로 테스터에 의해 측정했다.
봉지재의 겔화 시간은 170℃의 핫 플레이트 상에 분쇄한 시료 1g을 놓고, 동시에 스톱워치를 작동시키고, 금속제의 주걱으로 시료를 핫 플레이트를 향해서 눌러서 교반하고, 시료가 용용한 후 다시 겔화(고화)한 시점에서 스톱워치를 정지해서 얻어진 시간으로 했다.
(7) 금속분의 함유량, 최대 길이
봉지재 중에 함유되는 금속분을 이하의 방법으로 분리·분석했다.
봉지재 200g을 아세톤에 용해 분산시킨 후, 용제 불용분을 원심 분리하고, 이어서 이 불용분을 디요오드메탄에 분산시켜서 금속분을 침강물로서 회수했다. 회수한 금속분을 칭량(전체 금속) 후, 주사형 전자 현미경(SEM) 관찰에 의해 최대 길이를 확인했다.
이들 시험 결과를 충전재 첨가량(봉지재의 전체 중량에서 차지하는 충전재의 비율)과 함께 표2에 모아 정리했다.
실시예 1 실시예 2 실시예 3 실시예 4 비교예 1 비교예 2 비교예 3 비교예 4 비교예 5
충전재 첨가량 (wt%) 71 80 90 80 65 95 80 80 70
γ-글리시독시트리메톡시 실란 처리 무 무 무 무 무 무 유 무 무
상기 가수분해품 처리 무 무 무 유 무 무 무 무 무
내습성(PCT 1000h) 1/20 1/20 1/20 0/20 10/20 5/20 20/20 20/20 2/20
실장시 내크랙성 양호 양호 양호 양호 양호 불량 양호 양호` 양호
열충격시험 1000 싸이클 박리 0/20 0/20 0/20 0/20 20/20 범프손상 10/20 미충전 5/20 0/20 0/20
열충격시험 1000 싸이클 오픈 0/20 0/20 0/20 0/20 20/20 20/20 0/20 0/20 0/20
기포 무 무 무 무 무 유 무 무 무
전체 금속(ppm) 60 60 60 60 60 60 60 60 60
최대금속길이(㎛) 8 8 8 8 8 8 8 35 8
용융점도(170℃,P) 250 280 300 250 200 350 250 280 250
겔화시간(170℃,s) 50 40 35 40 40 25 50 40 50
이상과 같이 본 발명에 의하면, 외부 단자용의 범프의 단면이 노출하게 봉지재층으로 봉지한 웨이퍼를 개개의 소자로 절단함으로써 얻어진 반도체 장치의 신뢰성을 높일 수 있다.
또 신뢰성이 높은 반도체 장치의 제조에 없어서는 안되는 봉지재 중의 혼입 금속분의 관리가 용이하게 된다.

Claims (20)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 반도체 소자와, 그 표면에 형성한 외부 단자용의 범프와, 이들 범프를 형성한 소자 표면을 덮고 또 범프의 단면을 노출하도록 형성한 봉지재층을 포함하는 반도체 장치로서, 봉지재층이 봉지재의 전체 중량의 70 중량% 초과 90 중량% 이하의 용융 실리카를 함유하는 봉지재로 형성되어 있는 것을 특징으로 하는 반도체 장치.
  12. 제11항에 있어서,
    상기 봉지재가 에폭시 수지를 함유하고 있는 것을 특징으로 하는 반도체 장치.
  13. 제12항에 있어서,
    상기 에폭시 수지가 크레졸노볼락형 에폭시 수지, 페놀노볼락형 에폭시 수지, 비페닐형 에폭시 수지, 나프탈렌형 에폭시 수지, 비스페놀A나 레졸신으로부터 합성되는 노볼락형 에폭시 수지, 선상 지방족 에폭시 수지, 지환식 에폭시 수지, 복소환식 에폭시 수지, 할로겐화 에폭시 수지의 어느 하나를 함유하는 것을 특징으로 하는 반도체 장치.
  14. 제12항에 있어서,
    상기 봉지재가 에폭시 수지를 위한 경화제를 함유하고 있는 것을 특징으로 하는 반도체 장치.
  15. 제14항에 있어서,
    상기 경화제가 페놀노볼락 수지, 크레졸노볼락 수지, 페놀아랄킬 수지, 트리스하이드록시페닐메탄, 비스페놀A나 레졸신으로부터 합성되는 노볼락 수지, 다가 페놀 화합물, 산무수물, 방향족 아민의 어느 하나를 함유하는 것을 특징으로 하는 반도체 장치.
  16. 제14항에 있어서,
    상기 봉지재가 경화 촉매를 함유하는 것을 특징으로 하는 반도체 장치.
  17. 제16항에 있어서,
    상기 경화 촉매가 이미다졸 화합물, 3급 아민 화합물, 유기 금속 화합물, 유기 포스핀 화합물의 어느 하나를 함유하는 것을 특징으로 하는 반도체 장치.
  18. 제11항에 있어서,
    상기 용융 실리카의 평균 입경이 1~50㎛인 것을 특징으로 하는 반도체 장치.
  19. 제11항에 있어서,
    상기 용융 실리카가 미리 가수분해 처리를 실시한 실란계 커플링제로 코팅되어 있는 것을 특징으로 하는 반도체 장치.
  20. 제11항에 있어서,
    상기 봉지재에 함유되는 금속분의 최대 길이가 34㎛ 미만인 것을 특징으로 하는 반도체 장치.
KR1019990027467A 1998-07-17 1999-07-08 반도체 장치 KR100582037B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP98-203451 1998-07-17
JP10203451A JP2000036552A (ja) 1998-07-17 1998-07-17 半導体装置、及び半導体装置で用いる封止材中の金属分の分取方法

Publications (2)

Publication Number Publication Date
KR20000011578A KR20000011578A (ko) 2000-02-25
KR100582037B1 true KR100582037B1 (ko) 2006-05-23

Family

ID=16474344

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990027467A KR100582037B1 (ko) 1998-07-17 1999-07-08 반도체 장치

Country Status (5)

Country Link
US (1) US6278192B1 (ko)
JP (1) JP2000036552A (ko)
KR (1) KR100582037B1 (ko)
DE (1) DE19932399B4 (ko)
TW (1) TW510029B (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3423245B2 (ja) * 1999-04-09 2003-07-07 沖電気工業株式会社 半導体装置及びその実装方法
JP3526788B2 (ja) * 1999-07-01 2004-05-17 沖電気工業株式会社 半導体装置の製造方法
US6350664B1 (en) * 1999-09-02 2002-02-26 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of manufacturing the same
JP3973340B2 (ja) * 1999-10-05 2007-09-12 Ｎｅｃエレクトロニクス株式会社 半導体装置、配線基板、及び、それらの製造方法
US6670430B1 (en) * 1999-12-17 2003-12-30 Henkel Loctite Corporation Thermosetting resin compositions comprising epoxy resins, adhesion promoters, and curatives based on the combination of nitrogen compounds and transition metal complexes
US6617399B2 (en) * 1999-12-17 2003-09-09 Henkel Loctite Corporation Thermosetting resin compositions comprising epoxy resins, adhesion promoters, curatives based on the combination of nitrogen compounds and transition metal complexes, and polysulfide tougheners
JP3485513B2 (ja) * 2000-01-19 2004-01-13 沖電気工業株式会社 半導体装置の製造方法
JP4120133B2 (ja) * 2000-04-28 2008-07-16 沖電気工業株式会社 半導体装置及びその製造方法
JP4017378B2 (ja) * 2001-01-18 2007-12-05 イビデン株式会社 半導体チップおよびその製造方法
US6951907B1 (en) 2001-11-19 2005-10-04 Henkel Corporation Composition of epoxy resin, secondary amine-functional adhesion promotor and curative of nitrogen-compound and transition metal complex
US6893736B2 (en) * 2001-11-19 2005-05-17 Henkel Corporation Thermosetting resin compositions useful as underfill sealants
DE10224587A1 (de) * 2002-06-04 2003-12-18 Abb Patent Gmbh Vergußmasse
US6929981B2 (en) * 2002-09-06 2005-08-16 Advanpack Solutions Pte, Ltd. Package design and method of manufacture for chip grid array
US7830006B2 (en) * 2004-05-06 2010-11-09 United Test And Assembly Center, Ltd. Structurally-enhanced integrated circuit package and method of manufacture
US20060135653A1 (en) * 2004-12-22 2006-06-22 General Electric Company Electronic molding composition and method
DE102005045767B4 (de) 2005-09-23 2012-03-29 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauteils mit Kunststoffgehäusemasse
DE102006009789B3 (de) * 2006-03-01 2007-10-04 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauteils aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse
JP5226639B2 (ja) * 2009-10-09 2013-07-03 株式会社テラミクロス 半導体装置およびその製造方法
TWI450425B (zh) * 2010-12-31 2014-08-21 Ind Tech Res Inst 晶粒結構、其製造方法及其基板結構
JP5807348B2 (ja) * 2011-03-10 2015-11-10 富士電機株式会社 半導体装置およびその製造方法
US9978656B2 (en) * 2011-11-22 2018-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming fine-pitch copper bump structures
JP6403093B2 (ja) * 2015-02-04 2018-10-10 住友電気工業株式会社 複合材料、磁気部品用の磁性コア、リアクトル、コンバータ、及び電力変換装置
JP5978380B1 (ja) * 2015-12-25 2016-08-24 太陽インキ製造株式会社 半導体用封止材
JP6199451B2 (ja) * 2016-07-22 2017-09-20 太陽インキ製造株式会社 半導体用封止材
CN117250067A (zh) * 2023-11-20 2023-12-19 南京泛铨电子科技有限公司 一种能填满与保护半导体试片材料分析的样本制备方法与系统

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5258650A (en) * 1991-08-26 1993-11-02 Motorola, Inc. Semiconductor device having encapsulation comprising of a thixotropic fluorosiloxane material
JPH09100337A (ja) * 1995-10-04 1997-04-15 Nitto Denko Corp 半導体封止用エポキシ樹脂組成物及びこれを用いた半導体装置
JPH1077390A (ja) * 1996-08-30 1998-03-24 Sumitomo Bakelite Co Ltd エポキシ樹脂組成物
KR100346974B1 (ko) * 1997-04-21 2002-07-31 닛토덴코 가부시키가이샤 반도체 밀봉용 수지조성물 및 그를 이용한 반도체장치 및 반도체장치의 제법
US6063646A (en) * 1998-10-06 2000-05-16 Japan Rec Co., Ltd. Method for production of semiconductor package

Also Published As

Publication number Publication date
JP2000036552A (ja) 2000-02-02
TW510029B (en) 2002-11-11
DE19932399B4 (de) 2009-04-09
KR20000011578A (ko) 2000-02-25
DE19932399A1 (de) 2000-01-27
US6278192B1 (en) 2001-08-21

Similar Documents

Publication Publication Date Title
KR100582037B1 (ko) 반도체 장치
KR101712707B1 (ko) 반도체 소자 밀봉용 에폭시 수지 조성물 및 이를 사용하여 밀봉된 반도체 패키지
JP2701695B2 (ja) エポキシ樹脂組成物及び半導体装置
KR100663680B1 (ko) 에폭시 수지 조성물 및 반도체 장치
KR20010006204A (ko) 반도체 장치 및 그 제조방법 및 반도체 밀봉용 수지 조성물
US6656996B2 (en) Semiconductor-sealing resin composition and semiconductor device using it
JPH05230284A (ja) 樹脂組成物その製造法並びに樹脂封止型半導体装置
KR20170039063A (ko) 반도체 패키지 및 이의 제조방법
JP2000269387A (ja) 半導体封止用樹脂及びこれを用いた半導体装置
JPH09169891A (ja) 封止材用エポキシ樹脂組成物、その製造方法及び無機充填材
KR20200127043A (ko) 입자상 봉지용 수지 조성물, 반도체 장치 및 그 제조 방법
KR20190049671A (ko) 반도체 패키지 및 이의 제조방법
KR101293791B1 (ko) 반도체 소자 밀봉용 에폭시 수지 조성물 및 이를 이용한 반도체 소자
KR101758448B1 (ko) 반도체 소자 밀봉용 에폭시수지 조성물 및 이를 사용하여 밀봉된 반도체 소자
KR102507422B1 (ko) 반도체 소자 밀봉용 에폭시 수지 조성물 및 이를 사용하여 밀봉된 반도체 소자
KR100809454B1 (ko) 반도체 소자 밀봉용 에폭시 수지 조성물 및 이를 이용한 반도체 소자
JP4013028B2 (ja) エポキシ樹脂組成物及び半導体装置
JP4014307B2 (ja) 半導体封止用樹脂組成物
JP4033990B2 (ja) 樹脂封止型半導体装置および半導体装置封止用樹脂組成物
KR20170127816A (ko) 반도체 패키지 및 이의 제조방법
KR100870078B1 (ko) 반도체 소자 밀봉용 에폭시 수지 조성물　및 이를 이용한반도체 소자
KR102126050B1 (ko) 반도체 소자 밀봉용 에폭시 수지 조성물 및 이를 이용하여 밀봉된 반도체 장치
JPH0567703A (ja) 半導体装置およびその製法
JPH11289034A (ja) 半導体装置および半導体封止用樹脂組成物
JP3969003B2 (ja) エポキシ樹脂組成物及び半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120423

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130502

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee