DE102006009789B3 - Verfahren zur Herstellung eines Halbleiterbauteils aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse - Google Patents

Verfahren zur Herstellung eines Halbleiterbauteils aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse Download PDF

Info

Publication number
DE102006009789B3
DE102006009789B3 DE102006009789A DE102006009789A DE102006009789B3 DE 102006009789 B3 DE102006009789 B3 DE 102006009789B3 DE 102006009789 A DE102006009789 A DE 102006009789A DE 102006009789 A DE102006009789 A DE 102006009789A DE 102006009789 B3 DE102006009789 B3 DE 102006009789B3
Authority
DE
Germany
Prior art keywords
plastic housing
semiconductor chips
semiconductor
composite panel
housing composition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102006009789A
Other languages
English (en)
Inventor
Thorsten Meyer
Markus Dr. Rer. Nat. Brunnbauer
Jesus Mennen Belonio
Edward FÜRGUT
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Deutschland GmbH
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102006009789A priority Critical patent/DE102006009789B3/de
Priority to US11/680,171 priority patent/US7732242B2/en
Application granted granted Critical
Publication of DE102006009789B3 publication Critical patent/DE102006009789B3/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

Zur Reduzierung der beim Molding auftretenden Verwölbung (warpage) einer Verbundplatte (1) aus Halbleiterchips (3) in Halbleiterbauteilpositionen (5) und einer die Halbleiterchips (3) teilweise einbettenden Kunststoffgehäusemasse (4) wird eine Moldform (16) zum Umgeben der Halbleiterchips (3) mit Kunststoffgehäusemasse (4) bereitgestellt, wobei die Moldform (16) einen unteren Teil (18) und einen oberen Teil (17) und eine Moldkavität (21) aufweist und die Moldkavität (21) eine obere Kontaktfläche (30), die eine Grenzfläche zu der Oberseite (7) der aufzubringenden Kunststoffgehäusemasse (4) bildet, aufweist. Die obere Kontaktfläche (30) ist mit einer Trennschicht (22) bedeckt, die im Wesentlichen die gleiche Oberflächenbeschaffenheit und die gleiche Wärmeleitfähigkeit aufweist wie eine Klebefolie (27), die eine Grenzfläche zur Unterseite (6) der Kunststoffgehäusemasse (4) bildet, so dass eine Verwölbung der Verbundplatte (1) von weniger als 1% erzielt wird.

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung eines Halbleiterbauteils aus einer Verbundplatte mit Halbleiterchips. Diese Verbundplatte weist neben den Halbleiterchips auch eine Kunststoffgehäusemasse auf.
  • Sogenannte "Embedded-Die"-Technologien, bei denen ein oder sogar mehrere Halbleiterchips durch Techniken wie Einmolden, Einlaminieren oder schichtweises Aufbauen des Kunststoffes mit einem Kunststoffgehäuse umgeben werden, weisen gegenüber herkömmlichen Technologien, bei denen der Halbleiterchip über Kontakte wie Lotkugeln auf ein Substrat aufgebracht und anschließend mit einem Kunststoffgehäuse umgeben wird, zahlreiche Vorteile auf. So erlauben sie beispielsweise kleinere und leichtere Bauteile und ermöglichen die feste Verbindung mehrerer Chips in einem einzigen Gehäuse sowie eine höhere Dichte elektrischer Verbindungen.
  • Zudem bieten die "Embedded-Die"-Technologien Vorteile bei der Herstellung. Aus er. nicht vorveröffentlichten DE 10 2005 026 098 B3 ist ein Halbleiterbauteil bekannt zu dessen Herstellung Halbleiterchips durch Einmolden in eine Kunststoffmasse zu einer Verbundplatte verarbeitet werden, wobei die aktiven Oberseiten der Halbleiterchips mit der Oberseite der Verbundplatte eine koplanare Fläche bilden, während ihre Ränder und die Rückseite von der Kunststoffgehäusemasse bedeckt sind. Auf die koplanare Fläche kann besonders gut und präzise eine Verdrahtungsstruktur mit durch Dielektrikumsschichten voneinander Leiterbahnen aufgebracht werden.
  • Es besteht jedoch die Gefahr des Auftretens von Verwölbungen (warpage) der Verbundplatte bedingt durch die unterschiedlichen thermischen Ausdehnungskoeffizienten der Materialien, die zu lokal unterschiedlich starken Schrumpfungen der Kunststoffgehäusemasse während des Aushärtens und somit zu einem Verziehen und Verwölben der Verbundplatte führen.
  • Während ebene Verbundplatten, die die Form und Abmessungen von Standardwafern aufweisen können, den Vorteil haben, dass sie mit für Wafer etablierten Standardprozessen und Automaten weiterverarbeitet werden können, weisen verwölbte Verbundplatten diesen Vorteil nicht auf. Aufgrund ihrer Verwölbung können sie typischerweise nicht weiter prozessiert werden oder Verwölbungen müssen durch komplizierte Trägersysteme und/oder aufwendige Nachbehandlungen wie Belastung durch Gewichte während des Aushärtens und bei allen folgenden Prozessschritten, die mit Temperaturbelastungen einher gehen, also die Verbundplatte aufheizen und/oder wieder abkühlen, korrigiert werden. Dieses Vorgehen ist jedoch extrem aufwendig und somit kostenintensiv. Der ökonomische Vorteil, den die Herstellung von Halbleiterbauteilen aus der Verbundplatte eigentlich mit sich bringt, kann somit nicht genutzt werden.
  • Die EP 1 189 272 A1 offenbart ein Verfahren zur Herstellung eines Moduls mit mehreren, in eine gemeinsame Kunststoffgehäusemasse eingebetteten Halbleiterchips, bei dem zur Anpassung des thermischen Ausdehnungskoeffizienten der Kunststoffgehäusemasse an den der Halbleiterchips Füllstoffe für die Kunststoffgehäusemasse wie beispielsweise SiO2 eingesetzt werden. Füllstoffe zur Anpassung des thermischen Ausdehnungskoeffizienten sind auch aus der EP 0 611 129 A2 , der US 6,278,192 B1 und der US 2004/0214377 A1 bekannt.
  • Die US 6,271,469 B1 offenbart ein Verfahren zur Herstellung eines Nutzens aus in eine Kunststoffgehäusemasse eingebetteten Halbleiterchips, bei dem die Halbleiterchips durch eine Klebefolie auf einem Träger fixiert und in einer Gießform in eine Kunststoffgehäusemasse eingebettet werden, wobei die Gießform zum Schutz der Halbleiterchips ebenfalls mit einer Folie ausgelegt sein kann.
  • Gemäß der DE 102 13 296 A1 kann die Verwölbung eines fertigen Nutzens dadurch gering gehalten werden, dass die Glasübergangstemperaturen des Substrats und der Kunststoffgehäusemasse derart gewählt werden, dass ein während der Herstellung verwölbter Nutzen sich unter dem Einfluss der Schwerkraft wieder gerade biegt. Dabei ist jedoch nachteilig, dass Außenkontakte auf den noch verwölbten Nutzen aufgebracht werden müssen.
  • Aufgabe der Erfindung ist es daher, ein Verfahren zur Herstellung von Halbleiterbauteilen aus einer Verbundplatte anzugeben, mit dem die während des Mold- und des Aushärteschrittes auftretenden Verwölbungen der Verbundplatte auf einfache Weise deutlich reduziert werden können.
  • Erfindungsgemäß wird diese Aufgabe mit dem Gegenstand des unabhängigen Patentanspruchs gelöst. Vorteilhafte Weiterbildungen der Erfindung sind Gegenstand der abhängigen Patentansprüche.
  • Ein erfindungsgemäßes Verfahren zur Herstellung von Halbleiterbauteilen weist folgende Verfahrensschritte auf: Zunächst wird ein Halbleiterwafer und in eine Vielzahl von Halbleiterchips mit aktiven Oberseiten, Randseiten und Rückseiten aufgetrennt. Außerdem wird ein Träger mit einer Oberseite und einer Unterseite bereitgestellt, der die Form und Abmessungen eines Wafers aufweist. Die Oberseite des Trägers wird mit einer beidseitig klebenden Klebefolie bedeckt. Dann wird der Träger mit Halbleiterchips in Halbleiterbauteilpositionen bestückt, wobei die Halbleiterchips mit ihren aktiven Oberseiten auf der Klebefolie in Zeilen und Spalten fixiert werden.
  • Zum Umgeben der Halbleiterchips mit Kunststoffgehäusemasse in einem Moldingprozess wird eine Moldform bereitgestellt, wobei die Moldform einen unteren Teil und einen oberen Teil und eine Moldkavität aufweist und die Moldkavität eine obere Kontaktfläche, die eine Grenzfläche zu der Oberseite der aufzubringenden Kunststoffgehäusemasse bildet, aufweist. Die obere Kontaktfläche ist mit einer Trennschicht bedeckt, die im wesentlichen die gleiche Oberflächenbeschaffenheit und die gleiche Wärmeleitfähigkeit aufweist wie die Klebefolie, so dass eine Verwölbung der Verbundplatte von weniger als 1% erzielt wird. Der mit den Halbleiterchips bestückte Träger wird in die Moldkavität eingebracht und die Halbleiterchips zumindest mit ihren Randseiten in die Kunststoffgehäusemasse eingebettet. Dabei entsteht eine Verbundplatte aus der Kunststoffgehäusemasse und den Halbleiterchips mit einer Oberseite, die eine koplanare Fläche mit den Oberseiten der Halbleiterchips bildet.
  • Nach einem Aushärteschritt kann die Verbundplatte aus der Moldform entnommen und der Träger zusammen mit der Klebefolie entfernt werden, so dass sich ein freitragender, weitgehend verwölbungsfreier Nutzen ergibt, der – beispielsweise nach dem Aufbringen einer Verdrahtungsstruktur und von Außenkontakten – in einzelne Halbleiterbauteile aufgetrennt werden kann.
  • Die Erfindung geht von der Erkenntnis aus, dass es zur Kontrolle der sich während des Moldprozesses bildenden Verwölbung der Verbundplatte wichtig ist, die Adsorptionseigenschaften der Kunststoffgehäusemasse zu den während des Moldings mit ihr in Berührung kommenden Oberflächen zu kontrollieren. Sind diese Oberflächen sehr unterschiedlich, weisen sie also unterschiedliche Physi- und Chemisorptionsbedingungen, Rautiefen und Wärmeleitungseigenschaften auf, so beeinflussen sie die Schrumpfung der Kunststoffgehäusemasse während des Moldings und des anschließenden Aushärtens auf unterschiedliche Weise. Unterschiedlich starkes Schrumpfen der Kunststoffgehäusemasse auf der Ober- und der Unterseite der Verbundplatte führt aber gerade zu einer Verwölbung der Verbundplatte.
  • Wie sich herausgestellt hat, lässt sich durch die Verwendung ähnlicher oder sogar identischer Materialien für die Klebefolie und die Trennschicht eine nahezu verwölbungsfreie Verbundplatte herstellen. Unter „ähnlichen" Materialien werden in diesem Zusammenhang Materialien verstanden, deren Oberflächen- und Wärmeleitungseigenschaften hinreichend vergleichbar sind, so dass eine weitgehend gleichstarke Schrumpfung der Kunststoffgehäusemasse an diesen Oberflächen erzielt wird.
  • Das erfindungsgemäße Verfahren hat den Vorteil, dass mit einfachsten Mitteln die während des Moldings auftretende Verwölbung der Verbundplatte weitgehend verhindert wird. Somit kann die Verbundplatte problemlos mit Standardtechnologien weiter prozessiert und mit einer Verdrahtungsstruktur und Außenkontakten versehen werden, für die unter anderem bei photolithografischen Schritten eine möglichst ebene Oberfläche sehr von Vorteil ist.
  • Vorteilhafterweise wird als Kunststoffgehäusemasse ein Epoxidharz mit einem Anteil Quarzglas als Füllstoff verwendet, wobei der Anteil des Füllstoffes an der Kunststoffgehäusemasse vorteilhafterweise 70-95 Massenprozent beträgt. Dadurch kann auch eine Restverwölbung der Verbundplatte, die durch die unterschiedlichen Eigenschaften des Kunststoffes und der Halbleiterchips zustande kommt, weitgehend beseitigt werden.
  • Für eine besonders geringe Verwölbung sollte vorteilhafterweise eine bestimmte Größenverteilung der den Füllstoff bildenden Partikel gegeben sein. Die Größenverteilung sollte der folgenden Beziehung genügen, wobei die Größenverteilung gegeben ist durch den prozentualen Anteil der kumulativen Anzahl von Partikeln: D10 ≥ 1/10·D50 D90 ≤ 10·D50 wobei D10, D50 und D90 Partikeldurchmesser für kumulative Partikelanzahlen sind. Typischerweise liegt der durchschnittliche Partikeldurchmesser zwischen 20 μm und 55 μm.
  • Eine erfindungsgemäß hergestellte Verbundplatte aus Halbleiterchips in Halbleiterbauteilpositionen und einer zumindest Randseiten der Halbleiterchips 3 einbettenden, spritzgegossenen Kunststoffgehäusemasse, bei der eine Oberseite der Verbundplatte eine koplanare Fläche mit den Oberseiten der Halbleiterchips bildet, weist eine Verwölbung von weniger als 1% auf. Unter dieser relativen Verwölbung wird die Abweichung der Verbundplatte von einer ideal ebenen Platte bezogen auf die gesamte Fläche der Verbundplatte verstanden. Bei einer Verbundplatte mit einem Durchmesser von 200 mm beträgt die Abweichung von der ideal ebenen Platte also höchstens 2mm.
  • Ausführungsbeispiele der Erfindung werden im folgenden anhand der beigefügten Figuren näher erläutert.
  • 1 zeigt einen schematischen Querschnitt durch einen Träger mit darauf aufgebrachten Halbleiterchips;
  • 2 zeigt einen schematischen Querschnitt durch den Träger in einer Moldform;
  • 3 zeigt einen schematischen Querschnitt durch den Träger in der Moldform am Ende des Moldprozesses;
  • 4 zeigt einen schematischen Querschnitt durch den Träger mit in eine Kunststoffgehäusemasse eingebetteten Halbleiterchips;
  • 5 zeigt einen schematischen Querschnitt durch eine freitragende Verbundplatte aus den in die Kunststoffgehäusemasse eingebetteten Halbleiterchips und
  • 6 zeigt eine Aufsicht auf die Verbundplatte.
  • Gleiche Teile sind in allen Figuren mit den gleichen Bezugszeichen versehen.
  • Einzelne Fertigungsstufen einer Verbundplatte 1 sind in den 1 bis 5 anhand schematischer Querschnitte dargestellt. Ein erster Verfahrensschritt, in dem zunächst ein Halbleiterwafer hergestellt und anschließend in Halbleiterchips vereinzelt wird, ist nicht dargestellt. 1 zeigt erst das Ergebnis des anschließenden Verfahrensschritts, bei dem die Halbleiterchips 3, beispielsweise nach einer vorherigen Funktionsprüfung, in Halbleiterbauteilpositionen 5 auf einen Träger 26 aufgesetzt werden. Der Träger kann die Form und die Abmessungen eines Wafers aufweisen, so dass in den folgenden Verfahrensschritte ein künstlicher Wafer hergestellt wird, der mit ohnehin vorhandenen Automaten besonders einfach prozessiert werden kann. Als Material für den Träger sind beispielsweise Metalle, Silizium oder Polymere geeignet.
  • Die Halbleiterchips 3 werden nicht dicht nebeneinander angeordnet, sondern es werden Zwischenräume 11 zwischen den einzelnen Halbleiterchips 3 freigelassen, die später, mit Kunststoffgehäusemasse aufgefüllt, zu Gehäusewänden von Halbleiterbauteilen werden.
  • Die Halbleiterchips 3 sind mit ihren aktiven Oberseiten 8 und den darauf befindlichen Kontaktflächen 19 mit Hilfe einer doppelseitig klebenden Klebefolie 27 auf der Oberseite 28 des Trägers 26 fixiert. Um die Halbleiterchips 3 in die Halbleiterbauteilpositionen 5 aufzubringen, wird ein nicht dargestellter Bestückungsautomat eingesetzt, der die in Halbleiterchips 3 getrennten Teile eines Halbleiterwafers aufnimmt und mit Hilfe der Folie 27 auf der Oberseite 28 des Trägers 26 exakt positioniert und fixiert.
  • Anschließend werden die Halbleiterchips 3 zur Bildung von Chip-Scale-Packages wie in 2 gezeigt in eine Kunststoffgehäusemasse 4 eingebettet. Dazu wird der Träger 26 mit den darauf fixierten Halbleiterchips 3 in eine Moldkavität 21 einer Moldform 16 eingebracht, die einen unteren Teil 18 zur Aufnahme des Trägers 26 und einen oberen Teil 17 zum Schließen der Moldform 16 aufweist. Der obere Teil 17 der Moldform 16 ist auf seiner Innenseite mit einer Trennschicht 22 bedeckt, die eine obere Kontaktfläche 30 zu der Kunststoffgehäusemasse 4 aufweist. Der untere Teil 18 der Moldform 16 ist auf seiner Innenseite mit einer weiteren Trennschicht 23 bedeckt. Bei der Trennschicht 22 und/oder der weiteren Trennschicht 23 kann es sich beispielsweise um eine Beschichtung der Moldform 16 mit einem geeigneten Material oder um eine in die Moldform 16 eingelegte Folie handeln.
  • Mittels Kompressions- oder Transfermolding werden die Halbleiterchips 3 in eine Kunststoffgehäusemasse 4 eingebettet, wobei sich, wie in 3 gezeigt, eine Verbundplatte 1 aus der Kunststoffgehäusemasse 4 und den Halbleiterchips 3 bildet. Während sich die Verbundplatte 1 innerhalb der Moldkavität 21 befindet, wird sie oben durch die Trennschicht 22 und unten durch die Klebefolie 27 begrenzt. Wie sich herausgestellt hat, ist es zur Herstellung einer möglichst verwölbungsfreien Verbundplatte 1 entscheidend, dass die Beschaffenheit der Grenzflächen zwischen der Trennschicht 22 bzw. der Klebefolie 27 und der Verbundplatte 1, also der oberen Kontaktfläche 30 und der unteren Kontaktfläche 29, möglichst gleichartig ist. Die obere Kontaktfläche 30 und die untere Kontaktfläche 29 weisen daher im wesentlichen die gleichen Eigenschaften im Hinblick auf ihre Rautiefe, auf die Physi- und die Chemisorption zur Kunststoffgehäusemasse 4 und auf ihre Wärmeleitfähigkeit auf. Damit wird erreicht, dass die Schrumpfung der Kunststoffgehäusemasse 4, die während des Moldings und des anschließenden Aushärtens auftritt, an der Oberseite 6 und der Unterseite 7 der Verbundplatte 1 im wesentlichen gleich stark ist und somit Spannungen in der Kunststoffgehäusemasse 4, die eine Verwölbung der Verbundplatte 1 zur Folge haben, vermieden werden.
  • Für die Trennschicht 22 und die Klebefolie 27 kann das gleiche Material verwendet werden um eine ideale Übereinstimmung der Eigenschaften zu erzielen. Es ist jedoch auch möglich, lediglich ähnliche Materialien zu verwenden, beispielsweise Kunststofffolien, die in ihren die Schrumpfung der Kunststoffgehäusemasse 4 beeinflussenden Eigenschaften möglichst stark übereinstimmen.
  • Die Verwölbung der Verbundplatte 1 lässt sich auf diese Weise sehr stark reduzieren, wobei eine geringe Restverwölbung aus dem Verbundcharakter der Verbundplatte 1, also aus den unterschiedlichen Materialeigenschaften der Kunststoffgehäusemasse 4 und der Halbleiterchips 3 resultiert. Als weitere Maßnahme zur Vermeidung einer Verwölbung wird daher eine Kunststoffgehäusemasse 4 mit Quarzglas als Füllstoff verwendet. Durch die Verwendung dieses Füllstoffes mit einem Massenanteil von 70 bis 95% ist es möglich, die die Schrumpfung beeinflussenden Materialeigenschaften der Halbleiterchips in der Kunststoffgehäusemasse 4 weitgehend zu imitieren, so dass nochmals eine deutliche Reduzierung der Verwölbung erreicht wird.
  • 4 zeigt einen schematischen Querschnitt durch den Träger 26 nach Aufbringen einer Kunststoffgehäusemasse 4 in die Zwischenräume 11 zwischen den Halbleiterchips 3 sowie auf ihre Rückseiten 10. Dabei bilden die aktiven Oberseiten 8 der Halbleiterchips 3 mit der Kunststoffgehäusemasse 4 eine koplanare Fläche 9 der Verbundplatte 1.
  • Nach dem Aushärten der Kunststoffgehäusemasse 4 hat sich eine stabile, selbsttragende Verbundplatte 1 mit in der Kunststoffgehäusemasse 4 eingebetteten Halbleiterchips 3 ausgebildet und der Träger 26 wird zusammen mit der Klebefolie 27 entfernt. Das Entfernen des Trägers 26 kann durch Aufheizen der Verbundplatte 1 und des Trägers 26 erfolgen, wobei die doppelseitig klebende Folie 27 ihre Adhäsionswirkung verliert und der Träger 26 ohne erhebliche Krafteinwirkung auf die Verbundplatte 1 von der Oberseite 6 der Verbundplatte 1 abgezogen werden kann. Das Ergebnis dieses Verfahrensschrittes ist in 5 gezeigt.
  • Die aktive Oberseite 8 der Halbleiterchips 3 ist nun frei zugänglich, so dass sowohl die Kontaktflächen 19 als auch die übrige Oberfläche 8 der Halbleiterchips 3 sowie der Kunststoffgehäusemasse 4 für photolithographische Verfahren zur Verfügung stehen. Dafür ist es besonders wichtig, dass die Verbundplatte 1 möglichst verwölbungsfrei ist. Durch die Abstimmung der Eigenschaften von oberer und unterer Kontaktfläche und durch die Verwendung von Quarzglas als Füllstoff in der Kunststoffgehäusemasse 4 ist es möglich, die Verwölbung der Verbundplatte 1 auf unter 1% zu reduzieren.
  • 6 zeigt eine schematische Draufsicht auf eine Verbundplatte 1 eines Nutzens. Der hier gezeigte Nutzen 1 ist nur ein Ausschnitt eines Nutzens mit der Form und den Abmessungen eines Halbleiterwafers. Eine Vielzahl von Halbleiterbauteilpositionen 5 sind mit mindestens jeweils einem Halbleiterchip 3 in Zeilen 24 und Spalten 25 in einer Kunststoffgehäusemasse 4 in der Weise angeordnet, dass jeweils die Randseiten 12, 13, 14 und 15 sowie die in 6 nicht sichtbare Rückseite 10 der Halbleiterchips 3 von der Kunststoffgehäusemasse 4 eingebettet sind, während die hier sichtbare aktive Oberseite 8 der Halbleiterchips 3 frei zugänglich ist. Die Rückseite 10 kann, muss aber nicht in die Kunststoffgehäusemasse 4 eingebettet sein.
  • Die Kunststoffgehäusemasse 4 und die aktiven Oberseiten 8 der Halbleiterchips 3 bilden eine koplanare Oberseite 6 der Verbundplatte 1. Auf der koplanaren Oberseite 6 der Verbundplatte 1 sind im Bereich der aktiven Oberseiten 8 der Halbleiterchips 3 Kontaktflächen 19 angeordnet, die mit den einzelnen Halbleiterelementen einer integrierten Schaltung des Halbleiterchips 3 elektrisch in Verbindung stehen.
    • 1
    Verbundplatte
    3
    Halbleiterchip
    4
    Kunststoffgehäusemasse
    5
    Halbleiterbauteilposition
    6
    Oberseite der Verbundplatte
    7
    Rückseite der Verbundplatte
    8
    aktive Oberseite des Halbleiterchips
    9
    koplanare Fläche
    10
    Rückseite des Halbleiterchips
    11
    Zwischenraum
    12
    Randseite des Halbleiterchips
    13
    Randseite des Halbleiterchips
    14
    Randseite des Halbleiterchips
    15
    Randseite des Halbleiterchips
    16
    Moldform
    17
    oberer Teil
    18
    unterer Teil
    19
    Kontaktfläche
    20
    Entlüftungsöffnung
    21
    Moldkavität
    22
    Trennschicht
    23
    weitere Trennschicht
    24
    Zeile
    25
    Spalte
    26
    Träger
    27
    Klebefolie
    28
    Oberseite des Trägers
    29
    untere Kontaktfläche
    30
    obere Kontaktfläche

Claims (5)

  1. Verfahren zur Herstellung von Halbleiterbauteilen, wobei das Verfahren folgende Verfahrensschritte aufweist: – Herstellen eines Halbleiterwafers; – Auftrennen des Halbleiterwafers in eine Vielzahl von Halbleiterchips (3), die aktive Oberseiten (8), Randseiten (12, 13, 14, 15) und Rückseiten (10) aufweisen; – Bereitstellen eines Trägers (26) mit einer Oberseite (28) und einer Unterseite, der die Form und Abmessungen eines Wafers aufweist, und Bedecken seiner Oberseite (28) mit einer beidseitig klebenden Klebefolie (27); – Bestücken des Trägers (26) mit Halbleiterchips (3) in Halbleiterbauteilpositionen (5), wobei die Halbleiterchips (3) mit ihren aktiven Oberseiten (8) auf der Klebefolie in Zeilen (24) und Spalten (25) fixiert werden; – Bereitstellen einer Moldform (16) zum Umgeben der Halbleiterchips (3) mit Kunststoffgehäusemasse (4), wobei die Moldform (16) einen unteren Teil (18) und einen oberen Teil (17) und eine Moldkavität (21) aufweist und die Moldkavität (21) eine obere Kontaktfläche (30), die eine Grenzfläche zu der Oberseite (7) der aufzubringenden Kunststoffgehäusemasse (4) bildet, aufweist, wobei die obere Kontaktfläche (30) mit einer Trennschicht (22) bedeckt ist, die im wesentlichen die gleiche Oberflächenbeschaffenheit und die gleiche Wärmeleitfähigkeit aufweist wie die Klebefolie (27), so dass eine Verwölbung der Verbundplatte (1) von weniger als 1% erzielt wird; – Einbringen des mit den Halbleiterchips (3) bestückten Trägers (26) in die Moldkavität (21) und Einbetten der Halbleiterchips (3) zumindest mit ihren Randseiten (12, 13, 14, 15) in die Kunststoffgehäusemasse (4) unter Ausbilden einer Verbundplatte (1) mit einer Oberseite (6), die eine koplanare Fläche (9) mit den Oberseiten (8) der Halbleiterchips (3) bildet; – Aushärten der Kunststoffgehäusemasse (4) und Entnehmen der Verbundplatte (1) aus der Moldform (16); – Entfernen des Trägers (26) unter Ausbilden eines freitragenden verwölbungsfreien Nutzens (1); – Auftrennen des Nutzens (1) in einzelne Halbleiterbauteile.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass als Kunststoffgehäusemasse (4) ein Epoxidharz mit einem Anteil Quarzglas als Füllstoff verwendet wird.
  3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass der Anteil des Füllstoffes an der Kunststoffgehäusemasse (4) 70-95 Massenprozent beträgt.
  4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass die den Füllstoff bildenden Partikel eine Größenverteilung aufweisen, die der folgenden Beziehung genügt, wobei die Größenverteilung gegeben ist durch den prozentualen Anteil der kumulative Anzahl von Partikeln: D10 ≥ 1/10·D50 D90 ≤ 10·D50,wobei D10, D50 und D90 Partikeldurchmesser für kumulative Partikelanzahlen sind.
  5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass für die Klebefolie (27) und die Trennschicht (22) das gleiche Material verwendet wird.
DE102006009789A 2006-03-01 2006-03-01 Verfahren zur Herstellung eines Halbleiterbauteils aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse Expired - Fee Related DE102006009789B3 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102006009789A DE102006009789B3 (de) 2006-03-01 2006-03-01 Verfahren zur Herstellung eines Halbleiterbauteils aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse
US11/680,171 US7732242B2 (en) 2006-03-01 2007-02-28 Composite board with semiconductor chips and plastic housing composition and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006009789A DE102006009789B3 (de) 2006-03-01 2006-03-01 Verfahren zur Herstellung eines Halbleiterbauteils aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse

Publications (1)

Publication Number Publication Date
DE102006009789B3 true DE102006009789B3 (de) 2007-10-04

Family

ID=38460525

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006009789A Expired - Fee Related DE102006009789B3 (de) 2006-03-01 2006-03-01 Verfahren zur Herstellung eines Halbleiterbauteils aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse

Country Status (2)

Country Link
US (1) US7732242B2 (de)
DE (1) DE102006009789B3 (de)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8431264B2 (en) 2002-08-09 2013-04-30 Infinite Power Solutions, Inc. Hybrid thin-film battery
US8535396B2 (en) 2002-08-09 2013-09-17 Infinite Power Solutions, Inc. Electrochemical apparatus with barrier layer protected substrate
US8445130B2 (en) 2002-08-09 2013-05-21 Infinite Power Solutions, Inc. Hybrid thin-film battery
US8236443B2 (en) 2002-08-09 2012-08-07 Infinite Power Solutions, Inc. Metal film encapsulation
US20070264564A1 (en) 2006-03-16 2007-11-15 Infinite Power Solutions, Inc. Thin film battery on an integrated circuit or circuit board and method thereof
US8404376B2 (en) 2002-08-09 2013-03-26 Infinite Power Solutions, Inc. Metal film encapsulation
US8021778B2 (en) 2002-08-09 2011-09-20 Infinite Power Solutions, Inc. Electrochemical apparatus with barrier layer protected substrate
US8394522B2 (en) 2002-08-09 2013-03-12 Infinite Power Solutions, Inc. Robust metal film encapsulation
US8728285B2 (en) 2003-05-23 2014-05-20 Demaray, Llc Transparent conductive oxides
ATE447777T1 (de) 2004-12-08 2009-11-15 Symmorphix Inc Abscheidung von licoo2
US7959769B2 (en) 2004-12-08 2011-06-14 Infinite Power Solutions, Inc. Deposition of LiCoO2
DE102006012738A1 (de) * 2006-03-17 2007-09-20 Infineon Technologies Ag Nutzen aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse sowie Verfahren und Moldform zur Herstellung desselben
WO2008039471A2 (en) 2006-09-29 2008-04-03 Infinite Power Solutions, Inc. Masking of and material constraint for depositing battery layers on flexible substrates
US8197781B2 (en) 2006-11-07 2012-06-12 Infinite Power Solutions, Inc. Sputtering target of Li3PO4 and method for producing same
TWI360207B (en) 2007-10-22 2012-03-11 Advanced Semiconductor Eng Chip package structure and method of manufacturing
EP2225406A4 (de) 2007-12-21 2012-12-05 Infinite Power Solutions Inc Verfahren für sputter-targets für elektrolyt-filme
US8268488B2 (en) 2007-12-21 2012-09-18 Infinite Power Solutions, Inc. Thin film electrolyte for thin film batteries
EP2229706B1 (de) 2008-01-11 2014-12-24 Infinite Power Solutions, Inc. Dünnfilmeinkapselung für dünnfilmbatterien und andere geräte
US8609471B2 (en) * 2008-02-29 2013-12-17 Freescale Semiconductor, Inc. Packaging an integrated circuit die using compression molding
EP2266183B1 (de) 2008-04-02 2018-12-12 Sapurast Research LLC Passive über-/unterspannungssteuerung und schutz für energiespeichereinrichtungen in bezug auf die energiegewinnung
WO2010019577A1 (en) 2008-08-11 2010-02-18 Infinite Power Solutions, Inc. Energy device with integral collector surface for electromagnetic energy harvesting and method thereof
US8260203B2 (en) 2008-09-12 2012-09-04 Infinite Power Solutions, Inc. Energy device with integral conductive surface for data communication via electromagnetic energy and method thereof
WO2010042594A1 (en) 2008-10-08 2010-04-15 Infinite Power Solutions, Inc. Environmentally-powered wireless sensor module
TWI456715B (zh) * 2009-06-19 2014-10-11 Advanced Semiconductor Eng 晶片封裝結構及其製造方法
TWI466259B (zh) 2009-07-21 2014-12-21 Advanced Semiconductor Eng 半導體封裝件、其製造方法及重佈晶片封膠體的製造方法
TWI405306B (zh) * 2009-07-23 2013-08-11 Advanced Semiconductor Eng 半導體封裝件、其製造方法及重佈晶片封膠體
JP5492998B2 (ja) 2009-09-01 2014-05-14 インフィニット パワー ソリューションズ， インコーポレイテッド 薄膜バッテリを組み込んだプリント回路基板
US20110084372A1 (en) 2009-10-14 2011-04-14 Advanced Semiconductor Engineering, Inc. Package carrier, semiconductor package, and process for fabricating same
US8378466B2 (en) 2009-11-19 2013-02-19 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with electromagnetic interference shielding
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
US8372689B2 (en) * 2010-01-21 2013-02-12 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with three-dimensional fan-out and manufacturing methods thereof
US8320134B2 (en) 2010-02-05 2012-11-27 Advanced Semiconductor Engineering, Inc. Embedded component substrate and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8278746B2 (en) 2010-04-02 2012-10-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages including connecting elements
US8624374B2 (en) 2010-04-02 2014-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof
CN102947976B (zh) 2010-06-07 2018-03-16 萨普拉斯特研究有限责任公司 可充电、高密度的电化学设备
US8941222B2 (en) 2010-11-11 2015-01-27 Advanced Semiconductor Engineering Inc. Wafer level semiconductor package and manufacturing methods thereof
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
US8617935B2 (en) 2011-08-30 2013-12-31 Freescale Semiconductor, Inc. Back side alignment structure and manufacturing method for three-dimensional semiconductor device packages
NL2011512C2 (en) 2013-09-26 2015-03-30 Besi Netherlands B V Method for moulding and surface processing electronic components and electronic component produced with this method.
WO2015186744A1 (ja) 2014-06-04 2015-12-10 日立化成株式会社 フィルム状エポキシ樹脂組成物、フィルム状エポキシ樹脂組成物の製造方法、及び半導体装置の製造方法
WO2016125350A1 (ja) 2015-02-03 2016-08-11 日立化成株式会社 エポキシ樹脂組成物、フィルム状エポキシ樹脂組成物、硬化物及び電子装置
CN108137793B (zh) 2015-08-03 2021-12-24 昭和电工材料株式会社 环氧树脂组合物、膜状环氧树脂组合物及电子装置
US9389362B1 (en) * 2015-11-16 2016-07-12 International Business Machines Corporation Adaptive optical interconnection of components of an electro-optical circuit
JP7115469B2 (ja) 2017-03-31 2022-08-09 昭和電工マテリアルズ株式会社 封止フィルム、電子部品装置の製造方法及び電子部品装置
CN107195553B (zh) * 2017-06-01 2019-08-13 中芯长电半导体（江阴）有限公司 一种改善边缘形貌的成型方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0611129A2 (de) * 1993-02-08 1994-08-17 General Electric Company Eingebettetes Substrat für integrierte Schaltungsmodule
US6271469B1 (en) * 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
US6278192B1 (en) * 1998-07-17 2001-08-21 Fujitsu Limited Semiconductor device with encapsulating material composed of silica
EP1189272A1 (de) * 2000-03-17 2002-03-20 Matsushita Electric Industrial Co., Ltd. Module mit eingebauten elektronischen elementen und ihre herstellung
DE10213296A1 (de) * 2002-03-25 2003-10-23 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip
US20040214377A1 (en) * 2003-04-28 2004-10-28 Starkovich John A. Low thermal expansion adhesives and encapsulants for cryogenic and high power density electronic and photonic device assembly and packaging
DE102005026098B3 (de) * 2005-06-01 2007-01-04 Infineon Technologies Ag Nutzen und Halbleiterbauteil aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse sowie Verfahren zur Herstellung derselben

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4427309C2 (de) * 1994-08-02 1999-12-02 Ibm Herstellung eines Trägerelementmoduls zum Einbau in Chipkarten oder andere Datenträgerkarten
US5776798A (en) 1996-09-04 1998-07-07 Motorola, Inc. Semiconductor package and method thereof
US6255738B1 (en) 1996-09-30 2001-07-03 Tessera, Inc. Encapsulant for microelectronic devices
JP3751778B2 (ja) * 1999-04-26 2006-03-01 日本板硝子株式会社 ゾルゲル成形物の製造方法
DE10024824A1 (de) 2000-05-19 2001-11-29 Vacuumschmelze Gmbh Induktives Bauelement und Verfahren zu seiner Herstellung

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0611129A2 (de) * 1993-02-08 1994-08-17 General Electric Company Eingebettetes Substrat für integrierte Schaltungsmodule
US6278192B1 (en) * 1998-07-17 2001-08-21 Fujitsu Limited Semiconductor device with encapsulating material composed of silica
US6271469B1 (en) * 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
EP1189272A1 (de) * 2000-03-17 2002-03-20 Matsushita Electric Industrial Co., Ltd. Module mit eingebauten elektronischen elementen und ihre herstellung
DE10213296A1 (de) * 2002-03-25 2003-10-23 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip
US20040214377A1 (en) * 2003-04-28 2004-10-28 Starkovich John A. Low thermal expansion adhesives and encapsulants for cryogenic and high power density electronic and photonic device assembly and packaging
DE102005026098B3 (de) * 2005-06-01 2007-01-04 Infineon Technologies Ag Nutzen und Halbleiterbauteil aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse sowie Verfahren zur Herstellung derselben

Also Published As

Publication number Publication date
US20070205513A1 (en) 2007-09-06
US7732242B2 (en) 2010-06-08

Similar Documents

Publication Publication Date Title
DE102006009789B3 (de) Verfahren zur Herstellung eines Halbleiterbauteils aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse
DE102005026098B3 (de) Nutzen und Halbleiterbauteil aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse sowie Verfahren zur Herstellung derselben
DE3723547C2 (de) Trägerelement zum Einbau in Ausweiskarten
DE102008050972B4 (de) Verfahren zum Herstellen eines Bauelements
DE102006012738A1 (de) Nutzen aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse sowie Verfahren und Moldform zur Herstellung desselben
DE102005043557B4 (de) Verfahren zur Herstellung eines Halbleiterbauteils mit Durchkontakten zwischen Oberseite und Rückseite
DE10310617A1 (de) Elektronisches Bauteil mit Hohlraum und ein Verfahren zur Herstellung desselben
DE102006011753A1 (de) Halbleitersensorbauteil mit Sensorgehäuse und Sensorchip und Verfahren zur Herstellung desselben
DE10156386B4 (de) Verfahren zum Herstellen eines Halbleiterchips
DE102014118462A1 (de) Semiflexible Leiterplatte mit eingebetteter Komponente
DE102005020059B3 (de) Technik zur Verbesserung thermischer und mechanischer Eigenschaften eines Unterfütterungsmaterials einer Substrat/Chipanordnung
DE102006019244B4 (de) Nutzen und Halbleiterbauteil aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse sowie Verfahren zur Herstellung desselben
DE10240460A1 (de) Universelles Halbleitergehäuse mit vorvernetzten Kunststoffeinbettmassen und Verfahren zur Herstellung desselben
DE102006017115B4 (de) Halbleiterbauteil mit einem Kunststoffgehäuse und Verfahren zu seiner Herstellung
DE10245451A1 (de) Elektronisches Bauteil mit einem Halbleiterchip, der flexible Chipkontakte aufweist, und Verfahren zur Herstellung desselben
DE102013102908A1 (de) Verfahren zum Herstellen einer Halbleiter-Vorrichtung
DE102005015036A1 (de) Verfahren zur Montage eines Chips auf einer Unterlage und nach diesem Verfahren hergestellte Anordnung
DE102005023949B4 (de) Verfahren zur Herstellung eines Nutzens aus einer Verbundplatte mit Halbleiterchips und einer Kunststoffgehäusemasse und ein Verfahren zur Herstellung von Halbleiterbauteilen mittels eines Nutzens
DE102006027283A1 (de) Verfahren zur Herstellung eines Halbleiterbauteils
DE102009025070A1 (de) Verfahren zum Kapseln eines Chips
DE10304777B4 (de) Verfahren zur Herstellung eines Chipnutzens mittels eines Hitze- und Druckprozesses unter Verwendung eines thermoplastischen Materials und Vorrichtung zur Durchführung des Verfahrens
DE102005041539B4 (de) Verfahren zur Herstellung eines scheiben- und/oder plattenförmigen Verbundkörpers
DE10133571B4 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE10340129A1 (de) Elektronisches Modul mit Steckkontakten und Verfahren zur Herstellung desselben
EP1518270B1 (de) Verfahren zum herstellen einer verpackung für halbleiterbauelemente

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: INTEL DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS TECHNOLOGY GMBH, 85579 NEUBIBERG, DE

Effective date: 20130326

Owner name: INTEL DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS GMBH, 85579 NEUBIBERG, DE

Effective date: 20130315

Owner name: INTEL DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

Effective date: 20130314

Owner name: INTEL DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

Effective date: 20130315

Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE

Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS GMBH, 85579 NEUBIBERG, DE

Effective date: 20130315

Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE

Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS TECHNOLOGY GMBH, 85579 NEUBIBERG, DE

Effective date: 20130326

Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

Effective date: 20130315

Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

Effective date: 20130314

R081 Change of applicant/patentee

Owner name: INTEL DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS GMBH, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee